層壓式陶瓷電子元件及其製造方法

2023-06-28 13:18:56 2

層壓式陶瓷電子元件及其製造方法
【專利摘要】本發明提供一種層壓式陶瓷電子元件，該層壓式陶瓷電子元件包括：陶瓷本體，該陶瓷本體包括電介質層；以及第一內電極和第二內電極，該第一內電極和第二內電極彼此相對設置，在陶瓷本體中，所述電介質層插入於該第一內電極和第二內電極之間；其中，在電介質層中的以電介質顆粒的平均粒徑為依據的電介質顆粒的累積分布中，當將1%的值設定為D1、將50%的值設定為D50以及將99%的值設定為D99時，滿足2≤D99/D50≤3，以及2≤D50/D1≤3。本發明可以實現高電容層壓式陶瓷電子元件，該層壓式陶瓷電子元件具有電介質層和內電極之間的改善的粘附力，並且可以實現改善的耐壓特性和優異的可靠性。
【專利說明】層壓式陶瓷電子元件及其製造方法
[0001]相關申請的交叉引用
[0002]本申請要求在韓國知識產權局申請的申請號為10-2012-0079527、申請日為2012年7月20日的韓國專利申請的優先權，該韓國專利申請的全部內容在此通過引用合併於本申請。
【技術領域】
[0003]本發明涉及一種高電容層壓式陶瓷電子元件，該電子元件具有改善的耐壓特性和優異的可靠性。
【背景技術】
[0004]近來，由於電子產品已經小型化，因此對小型的、高電容的層壓式陶瓷電子元件的需求已經增大。
[0005]因此，已經通過多種方法嘗試電介質和內電極的薄型化和層壓化。目前，已經製造出具有薄型化的電介質層和層數增加的層壓件的層壓式陶瓷電子元件。
[0006]另外，為了在電介質層中實現薄型化，目前，已經製造出所具有的電介質層通過使用精細的陶瓷粉末顆粒形成的陶瓷電子部件。
[0007]在此情形中，能夠逐漸減少電介質層的表面粗糙度，但是電介質層和內電極之間的粘附力也會相應降低。
[0008]這樣，在層壓式陶瓷電子元件的製造過程中，會造成電介質層和內電極的分層，由此將降低層壓式陶瓷電子元件的可靠性。
[0009]另外，僅使用精細的陶瓷粉末顆粒可能會降低介電常數。
[0010]另一方面，當使用的陶瓷粉末具有相對較大的顆粒時，隨著電介質層的表面粗糙度的增加，將可能會降低耐壓特性。

【發明內容】

[0011]本發明一方面提供一種高電容層壓式陶瓷電子元件，該電子元件具有改善的耐壓特性和優異的可靠性。
[0012]根據本發明的一個方面，提供一種層壓式陶瓷電子元件，該層壓式陶瓷電子元件包括:陶瓷本體，該陶瓷本體包括電介質層；以及第一內電極和第二內電極，該第一內電極和第二內電極彼此相對設置，在所述陶瓷本體中，所述電介質層插入於該第一內電極和第二內電極之間；其中，在所述電介質層內部以電介質顆粒的平均粒徑為依據的電介質顆粒的累積分布中，當將1%的值設定為D1、將50%的值設定為D50以及將99%的值設定為D99時，滿足 2 ( D99/D50 < 3 和 2 < D50/D1 ( 3。
[0013]所述電介質層的平均厚度td可以滿足0.1 μ m < td < 0.5 μ m。
[0014]所述電介質層的平均厚度td和以電介質顆粒的平均粒徑為依據的電介質顆粒的累積分布的50%的值D50可以滿足關係式td/8 ( D50 ( td/3。[0015]當所述電介質層的中心線的平均粗糙度為Ra時,可以滿足5nm ^ Ra ^ 30nm。
[0016]用於所述電介質層的陶瓷粉末可以包括:第一陶瓷粉末；以及第二陶瓷粉末，該第二陶瓷粉末所具有的平均粒徑小於所述第一陶瓷粉末所具有的平均粒徑。
[0017]所述第一陶瓷粉末的平均粒徑可以比所述第二陶瓷粉末的平均粒徑大1.5倍到4.5 倍。
[0018]所述陶瓷粉末包含70到99重量份數的所述第一陶瓷粉末，和I到30重量份數的
第二陶瓷粉末。
[0019]根據本發明的另一個方面，提供一種層壓式陶瓷電子元件，該層壓式陶瓷電子元件包括:陶瓷本體，該陶瓷本體包括電介質層；第一內電極和第二內電極，該第一內電極和第二內電極彼此相對設置，在所述陶瓷本體中，所述電介質層設置於該第一內電極和第二內電極之間；其中，當所述電介質層的平均厚度為td時，滿足0.1 μ m≤td≤0.5 μ m ;並且在所述電介質層中的以電介質顆粒的平均粒徑為依據的電介質顆粒的累積分布中，當將1%的量的值設定為D1、將50%的值設定為D50以及將99%的值設定為D99時，滿足2 ( D99/D50S 3 和 2 < D50/D1 ( 3，並且滿足 td/8 ( D50 ( td/3。
[0020]當所述電介質層的中心線的平均粗糙度為Ra時,可以滿足5nm ^ Ra ^ 30nm。
[0021]當所述第一電極和第二電極的平均厚度為te時，可以滿足0.1 μ m < te < 0.5 μ m。
[0022]所述電介質層的平均厚度可以是:在所述陶瓷本體的寬度方向上的中心部分沿所述陶瓷本體的長度和厚度方向截取的截面中所獲得的所述電介質層的平均厚度。
[0023]用於所述電介質層的陶瓷粉末可以包括:第一陶瓷粉末；以及第二陶瓷粉末，該第二陶瓷粉末所具有的平均粒徑小於所述第一陶瓷粉末所具有的平均粒徑；並且所述第一陶瓷粉末的平均粒徑可以比所述第二陶瓷粉末的平均粒徑大1.5倍到4.5倍。
[0024]所述陶瓷粉末包含70到99重量份數的所述第一陶瓷粉末，和I到30重量份數的第二陶瓷粉末。
[0025]根據本發明的另一方面，提供一種製造層壓式陶瓷電子元件的方法，該方法包括:使用漿料準備陶瓷基片，該漿料包括第一陶瓷粉末，以及平均粒徑小於第一陶瓷粉末的平均粒徑的第二陶瓷粉末；使用導電金屬漿料在所述陶瓷基片上形成內電極樣式；以及形成陶瓷本體，該陶瓷本體包括電介質層，和彼此相對設置的第一內電極和第二內電極，通過層壓和燒結所述陶瓷基片，所述電介質層插入於所述第一內電極和第二內電極之間；其中，在電介質層中的以電介質顆粒的平均粒徑為依據的電介質顆粒的累積分布中，當將1%的量的值設定為Dl、將50%的值設定為D50以及將99%的值設定為D99時，滿足2 ≤D99/D50≤ 3和 2 ≤ D50/D1 ≤ 3。
[0026]所述電介質層的平均厚度td可以滿足0.1 μ m < td < 0.5 μ m。
[0027]所述電介質層的平均厚度td和以電介質顆粒的平均粒徑為依據的電介質顆粒的累積分布的50%的值D50滿足關係式td/8 ( D50 ( td/3。
[0028]當所述電介質層的中心線的平均粗糙度為Ra時,滿足5nm ^ Ra ^ 30nm。
[0029]所述第一陶瓷粉末的平均粒徑比所述第二陶瓷粉末的平均粒徑大1.5倍到4.5倍。
[0030]相對於全部陶瓷粉末的量，所述第一陶瓷粉末包含為70到99的重量份數，所述第二陶瓷粉末包含為I到30的重量份數。
【專利附圖】

【附圖說明】
[0031]通過以下結合附圖的詳細描述，將更加清楚地理解本發明上述的以及其他的方面、特徵和優點；其中:
[0032]圖1是示意性地顯示根據本發明的實施方式的層壓式陶瓷電容器的立體圖；
[0033]圖2是沿圖1中的B-B』線截取的剖視圖；[0034]圖3是顯示圖2中的內電極層和電介質層的厚度的放大圖；
[0035]圖4是顯示圖3中的電介質層中心線的平均粗糙度的示意圖；以及
[0036]圖5是根據本發明的另一實施方式的層壓式陶瓷電容器的製造工藝示意圖。
【具體實施方式】
[0037]以下將參考附圖詳細描述本發明的實施方式。不過，本發明可以以多種不同的方式體現，不應將本發明解釋為受限於此處所闡述的實施方式。更確切地說，提供這些實施方式是為了使所公開的內容詳盡和完整，並且向本領域技術人員全面地表達本發明的範圍。
[0038]在附圖中，為了清楚起見，可以放大元件的形狀和尺寸，並且，相同的附圖標記全部用於標識相同的或者相似的元件。
[0039]圖1是示意性地顯示根據本發明的實施方式的層壓式陶瓷電容器的立體圖；
[0040]圖2是沿圖1中的B-B』線截取的剖視圖；
[0041]圖3是顯示圖2中的內電極層和電介質層的厚度的放大圖。
[0042]參考圖1至圖3，根據本發明的實施方式的層壓式陶瓷電子元件包括:陶瓷本體
10,該陶瓷本體10包括電介質層I ;以及第一內電極21和第二內電極22,該第一內電極21和第二內電極22彼此相對設置，電介質層I在陶瓷本體10中插入於該第一內電極21和第二內電極22之間；其中，在電介質層I中的以電介質顆粒的平均粒徑為依據的電介質顆粒的累積分布中，當將1%的量的值設定為Dl、將50%的值設定為D50以及將99%的值設定為D99 時，可以滿足 2 ≤ D99/D50 < 3 和 2 < D50/D1 ≤3。
[0043]以下將參考附圖描述根據本發明的實施方式的層壓式陶瓷電子元件。特別地，本發明的實施方式描述層壓式陶瓷電容器，但並不限於此。
[0044]根據本發明的實施方式，形成電介質層I的原材料並不是特定地局限於僅能夠利用該材料獲得足夠的電容的材料。例如，鈦酸鋇(BaTiO3)可以作為原材料使用。
[0045]根據本發明的目的，可以將各種形式的陶瓷添加劑、有機溶劑、增塑劑、偶聯劑、分散劑和類似物添加到鈦酸鋇粉末等類似物中，以作為形成電介質層I的材料。
[0046]在電介質層I中的以電介質顆粒的平均粒徑(average particle diameter)為依據的電介質顆粒的累積分布中，當將1%的量的值設定為D1、將50%的值設定為D50並且將99%的值設定為D99時，根據本發明的實施方式的層壓式陶瓷電容器可以滿足2 ≤ D99/D50 ≤3 和≤ D50/D1 ≤3。
[0047]在本發明的實施方式中，可以用分布曲線表示:以粒度(particle size)為依據的電介質顆粒的累積分布，以粒度為依據按大小順序顯示所測量的電介質顆粒的累積函數。
[0048]在以粒度為依據的電介質顆粒的累積分布中，最小粒度的顆粒的粒度分布可以限定為1%的量的值，並可以用Dl表示。
[0049]類似地，粒度最大的顆粒的粒度分布可以限定為99%的值，並可以用D99表示，並且在全部電介質顆粒的粒度的累積分布中，50%的值可以用D50表示。
[0050]通過在電介質層I內部以粒度為依據的電介質顆粒的累積分布中，通過以粒度控制電介質顆粒使得2 ( D99/D50 < 3和2 < D50/D1 ( 3之間的關係滿足，可以通過防止介電常數的下降而實現高電容，並且可以通過降低電介質層的粗糙度而改善耐壓特性。
[0051]當D99/D50和D50/D1的值小於2時，可能產生分層缺陷而難以實現電容特性；當D99/D50和D50/D1的值超過3時，可能會因為電介質層的粗糙度增加而使耐壓特性降低。
[0052]根據本發明的實施方式，可以通過分析由掃描型電子顯微鏡(SEM)提取的電介質層的截面，來測量以粒度為依據的電介質顆粒的累積分布。可以使用粒度測量軟體來測量電介質顆粒的粒度，該粒度測量軟體支持在美國材料與試驗協會(ASTM) E112中定義的平均粒度標準測量方法。
[0053]可以將以粒度為依據的電介質顆粒的累積分布理解為:以粒度為依據按大小順序排列所測量的電介質顆粒。
[0054]根據本發明的實施方式，電介質層I的平均厚度td可以滿足0.1 μ m < td < 0.5 μ m。
[0055]根據本發明的實施方式，電介質層I的平均厚度可以是指設置於內電極層21和內電極層22之間的電介質層I的平均厚度。
[0056]如圖2中所示，電介質層I的平均厚度可以通過利用掃描型電子顯微鏡(SEM)在沿陶瓷本體10的長度方向的截面上實施圖像掃描來測量。
[0057]例如，如圖2中所示，從所獲得的圖像中提取的任一電介質層的厚度能夠沿長度方向在30個等距點進行測量，從而測量出電介質層I的厚度的平均值，其中，該圖像可以通過使用掃描型電子顯微鏡對在陶瓷本體10的寬度方向(W)的中心部分沿沿陶瓷本體10的長度和厚度(L-T)方向截取的截面進行掃描而獲得。
[0058]30個等距點可以在電容形成部位中測量，該電容形成部分可以參照內電極層21和22彼此重疊的區域。
[0059]另外，當通過測量至少10個電介質層的厚度來獲取電介質層的厚度的平均值時，電介質層的平均厚度更具有普遍性。
[0060]當電介質層I的平均厚度td滿足0.5μηι時,通過在電介質層I中的以粒度為依據的電介質顆粒的累積分布中控制電介質顆粒的粒度，以滿足2 ( D99/D50 < 3和2 < D50/D1 ( 3之間的關係，可以通過防止介電常數的下降而實現高電容，並且可以通過降低電介質層的粗糙度而改善耐壓特性。
[0061]也就是說，當電介質層的平均厚度超過0.5μπι時，電介質層具有足夠的厚度，並且因此耐壓特性不會降低。
[0062]根據本發明的實施方式，td (電介質層的平均厚度)和D50 (以電介質顆粒的平均粒徑為依據的電介質顆粒的累積分布的50%的值)可以滿足關係式td/8 ( D50 ( td/3。
[0063]如上所述，通過控制td和D50使得td/8 ( D50 ( td/3之間的關係成立，可以通過防止介電常數的下降而實現高電容，並且可以通過降低電介質層的粗糙度而改善耐壓特性。[0064]當D50的值低於td/8時，陶瓷粉末的粒度相對過小，可能會因為介電常數的下降而導致難以保證電容的安全。
[0065]另外，當D50的值超過td/3時，電介質層的表面粗糙度增加，可能導致耐壓特性降低。
[0066]圖4是顯示圖3中的電介質層中心線的平均粗糙度Ra的示意圖。
[0067]參考圖4，當電介質層I的中心線的平均粗糙度為Ra時，根據本發明的實施方式的層壓式陶瓷電容器滿足5nm ^ Ra ^ 30nm。
[0068]通過計算電介質層的表面粗糙度而獲取的電介質層的中心線平均粗糙度Ra的值，可以指的是根據粗糙度的虛擬中心線11獲取的平均值所計算出的電介質層的粗糙度。
[0069]更詳細地，參考圖4，計算電介質層的中心線的平均粗糙度Ra的方法可以包括:在電介質層的表面上形成的粗糙部分上繪製虛擬中心線11。
[0070]接下來，通過基於粗糙部分的虛擬中心線11測量的每個距離(例如，r1； r2,r3，……，r13)計算出的值，並基於下述方程式獲得每個距離的平均值，來計算電介質層的中心線的平均粗糙度Ra;。
[0071]
【權利要求】
1.一種層壓式陶瓷電子元件，該層壓式陶瓷電子元件包括: 陶瓷本體,該陶瓷本體包括電介質層；以及 第一內電極和第二內電極，該第一內電極和第二內電極彼此相對設置，在所述陶瓷本體內，所述電介質層插入於所述第一內電極和第二內電極之間； 在所述電介質層中的以電介質顆粒的平均粒徑為依據的電介質顆粒的累積分布中，當將1%的值設定為D1、將50%的值設定為D50以及將99%的值設定為D99時，滿足2 ≤ D99/D50 ≤ 3 和 2 ≤ D50/D1 ≤ 3。
2.根據權利要求1所述的層壓式陶瓷電子元件，其中，所述電介質層的平均厚度td滿足 0.1 μ m≤td ≤ 0.5 μ m。
3.根據權利要求1所述的層壓式陶瓷電子元件，其中，所述電介質層的平均厚度td和以電介質顆粒的平均粒徑為依據的電介質顆粒的累積分布的50%的值D50滿足關係式td/8 ( D50 ( td/3。
4.根據權利要求1所述的層壓式陶瓷電子元件，其中，當所述電介質層的中心線的平均粗糙度為Ra時，滿足5nm ≤ Ra≤ 30nm。
5.根據權利要求1所述的層壓式陶瓷電子元件，其中，用於所述電介質層的陶瓷粉末包括: 第一陶瓷粉末；以及 第二陶瓷粉末，該第二陶瓷粉末所具有的平均粒徑小於所述第一陶瓷粉末所具有的平均粒徑。
6.根據權利要求5所述的層壓式陶瓷電子元件，其中，所述第一陶瓷粉末的平均粒徑比所述第二陶瓷粉末的平均粒徑大1.5倍到4.5倍。
7.根據權利要求5所述的層壓式陶瓷電子元件，其中，所述陶瓷粉末包含70到99重量份數的所述第一陶瓷粉末，和I到30重量份數的所述第二陶瓷粉末。
8.一種層壓式陶瓷電子元件，該層壓式陶瓷電子元件包括: 陶瓷本體,該陶瓷本體包括電介質層； 第一內電極和第二內電極，該第一內電極和第二內電極彼此相對設置，在所述陶瓷本體中，所述電介質層插入于于所述第一內電極和第二內電極之間； 當所述電介質層的平均厚度為td時,滿足0.1 μ m≤td≤0.5 μ m ;並且在所述電介質層中的以電介質顆粒的平均粒徑為依據的電介質顆粒的累積分布中，當將1%的量的值設定為Dl、將50%的值設定為D50以及將99%的值設定為D99時，滿足2 ≤D99/D50 ≤ 3和2 ≤ D50/D1 ≤ 3，並且滿足 td/8 ≤ D50 ≤ td/3。
9.根據權利要求8所述的層壓式陶瓷電子元件，其中，當所述電介質層的中心線的平均粗糙度為Ra時，滿足5nm ≤ Ra ≤ 30nm。
10.根據權利要求8所述的層壓式陶瓷電子元件，其中，當所述第一電極和第二電極的平均厚度為te時，滿足0.1 μ m≤te≤0.5 μ m。
11.根據權利要求8所述的層壓式陶瓷電子元件，其中，所述電介質層的平均厚度是:在所述陶瓷本體的寬度方向上的中心部分沿所述陶瓷本體的長度和厚度方向截取的截面中所獲得的所述電介質層的平均厚度。
12.根據權利要求8所述的層壓式陶瓷電子元件，其中，用於所述電介質層的陶瓷粉末包括: 第一陶瓷粉末；以及 第二陶瓷粉末，該第二陶瓷粉末所具有的平均粒徑小於所述第一陶瓷粉末所具有的平均粒徑。
13.根據權利要求12所述的層壓式陶瓷電子元件，其中，所述第一陶瓷粉末的平均粒徑比所述第二陶瓷粉末的平均粒徑大1.5倍到4.5倍。
14.根據權利要求12所述的層壓式陶瓷電子元件，其中，所述陶瓷粉末包含70到99重量份數的所述第一陶瓷粉末，和I到30重量份數的所述第二陶瓷粉末。
15.一種製造層壓式陶瓷電子元件的方法，該方法包括: 使用漿料準備陶瓷基片，該漿料包括第一陶瓷粉末，以及平均粒徑小於所述第一陶瓷粉末的平均粒徑的第二陶瓷粉末； 使用導電金屬漿料在所述陶瓷基片上形成內電極樣式；以及 形成陶瓷本體，該陶瓷本體包括電介質層，和彼此相對設置的第一內電極和第二內電極，通過層壓和燒結所述陶瓷基片，所述電介質層插入於所述第一內電極和第二內電極之間； 在所述電介質層中的以電介質顆粒的平均粒徑為依據的電介質顆粒的累積分布中，當將1%的量的值設定為D1、將50%的值設定為D50以及將99%的值設定為D99時，滿足2 ( D99/D50 ≤ 3 和 2 ≤ D50/D1 ( 3。
16.根據權利要求15所述的方法，其中，所述電介質層的平均厚度td滿足0.1 μ m < td < 0.5 μ m。
17.根據權利要求15所述的方法，其中，所述電介質層的平均厚度td、和以電介質顆粒的平均粒徑為依據的電介質顆粒的累積分布的50%的值D50滿足關係式td/8 ( D50 ( td/3 ο
18.根據權利要求15所述的方法，其中，當所述電介質層的中心線的平均粗糙度為Ra時，滿足 5nm ^ Ra ^ 30nm。
19.根據權利要求15所述的方法，其中，所述第一陶瓷粉末的平均粒徑比所述第二陶瓷粉末的平均粒徑大1.5倍到4.5倍。
20.根據權利要求15所述的方法，其中，相對於全部陶瓷粉末的量，所述第一陶瓷粉末包含為70到99的重量份數，所述第二陶瓷粉末包含為I到30的重量份數。
【文檔編號】H01G4/30GK103578748SQ201210363732
【公開日】2014年2月12日 申請日期:2012年9月26日 優先權日:2012年7月20日
【發明者】鄭漢勝, 金昶勳, 權祥勳, 尹碩晛 申請人:三星電機株式會社