精密多晶矽電阻器的製造方法

2023-06-29 03:22:01

精密多晶矽電阻器的製造方法
【專利摘要】使用替換金屬柵極(RMG)工藝提供用於與金屬柵極電晶體並排創建精密多晶矽電阻器的機會。在形成犧牲多晶矽柵極期間，多晶矽電阻器也可以從相同多晶矽膜形成。可以略微凹陷多晶矽電阻器，使得保護絕緣層可以在用金屬柵極隨後替換犧牲柵極期間覆蓋電阻器。使用這樣的工藝來製作的精密多晶矽電阻器的最終結構比為具有金屬柵極電晶體的集成電路提供金屬電阻器的現有結構更緊湊並且複雜性更少。另外，可以通過向多晶矽膜注入摻雜物、調整多晶矽膜厚度或者二者來自由調節精密多晶矽電阻器至具有所需薄片電阻。
【專利說明】精密多晶矽電阻器

【技術領域】
[0001] 本公開內容涉及製作集成電路電晶體，並且具體地，涉及使用替換金屬柵極工藝 來製作的器件。

【背景技術】
[0002] 集成電路晶片通常包括電路設計者可以訪問的用於由晶片上的各種器件使用的 精密電阻器。例如可能需要電阻器來調節在晶片上供應的功率，或者來滿足用於可能需要 某些輸入或者輸出阻抗的通信功能的阻抗匹配要求。以往，在電晶體柵極由多晶矽製成時， 圖案化精密電阻器作為多晶矽掩膜層的一部分是簡單直接的，由此集成電阻器的製作與有 源器件的製作。
[0003] 隨著金屬柵極電晶體的開發，已經出現在適合用作電晶體柵極的金屬與適合用作 精密金屬電阻器的金屬之間的不兼容。例如常用於金屬柵極的鋁缺乏精密金屬電阻器需要 的電阻率。已經替代為諸如氮化鉭（TaN)、鎢（W)、氮化鈦（TiN)、鋁化鈦（A1N)或者具有相 似功函數的其它金屬之類的材料以形成集成電阻器。然而在材料性質不可互換時，沉積和 圖案化精密電阻器作為金屬柵極掩膜層的一部分一般是不可行的。從這樣的金屬構建電阻 器的缺點是使用這些附加材料需要額外設備和工藝步驟，並且一般增加半導體製造工藝的 複雜性並且因此增加半導體製造工藝的成本。一般希望從在用於金屬柵極電晶體的現有工 藝流程中已經可用的材料製作精密電阻器。


【發明內容】

[0004] 使用替換金屬柵極（RMG)工藝提供用於與金屬柵極電晶體並排創建精密多晶矽 電阻器的機會。這一機會之所以存在是因為初始地形成犧牲多晶矽柵極，並且然後用金屬 柵極替換它。因此，在形成犧牲多晶矽柵極期間，多晶矽電阻器也可以從相同多晶矽膜形 成。取代在平坦表面上沉積多晶矽的平坦掩蓋層，可以略微凹陷在多晶矽電阻器的所需位 置以下的淺溝槽隔離（STI)氧化物，並且保形多晶矽沉積遵循STI氧化物的凹陷輪廓。這一 凹陷允許用於保護絕緣層的空間在用金屬柵極隨後替換犧牲多晶矽柵極期間覆蓋電阻器。 最終精密多晶矽電阻器結構（圖2)比為具有金屬柵極電晶體的集成電路提供金屬電阻器 的現有結構（圖1)更緊湊並且複雜性更少。
[0005] 可以通過向多晶矽膜注入摻雜物、調整多晶矽膜厚度或者二者來調節精密多晶矽 電阻器至具有所需薄片電阻（sheet resistance)。由於多晶矽柵極是犧牲的，所以即使可 能有具體厚度要求（例如在多晶矽厚度約束RMG工藝的情況下），也可以布置摻雜柵極以 便與指定的薄片電阻匹配。與金屬柵極電晶體相鄰的精密多晶矽電阻器結構除了多晶矽電 阻器本身之外還可以包括：在矽襯底中形成的延伸隔離場，隔離場用相對於矽襯底的上表 面凹陷的氧化物填充；覆蓋多晶矽電阻器並且與多晶矽電阻器接觸的絕緣材料；層間電介 質；以及穿透層間電介質以在金屬-多晶矽結處與多晶矽電阻器發生歐姆接觸的一個或者 多個金屬塞。

【專利附圖】

【附圖說明】
[0006] 在附圖中，相同標號標識相似元件。未必按比例繪製附圖中的元件的尺寸和相對 位置。
[0007] 圖1是根據現有技術的與金屬電阻器相鄰的成對的RMG電晶體的側視圖，該金屬 電阻器形成於不同層中、通過氧化物阻擋層與RMG電晶體堅直分離。
[0008] 圖2是如本文描述的與精密多晶矽電阻器相鄰的完成的RMG器件的側視圖。
[0009] 圖3是示出在形成與圖2中所示與精密多晶矽電阻器相鄰的RMG電晶體時的基本 步驟的高級工藝流程圖。
[0010] 圖4A是示出可以用來形成凹陷隔離場的工藝步驟序列的工藝流程圖。
[0011] 圖4B是示出圖4A中描述的步驟形成的隔離區域的側視圖。
[0012] 圖5是示出如本文描述的在隔離溝槽和凹陷隔離場二者之上保形沉積的多晶矽 膜的側視圖。
[0013] 圖6A是示出可以用來圖案化多晶矽膜並且形成如圖6B中所示外延結的工藝步驟 序列的工藝流程圖。
[0014] 圖6B是圖6A中所示工藝流程形成的器件輪廓的側視圖，其中已經形成犧牲多晶 矽柵極、精密多晶矽電阻器和外延結。
[0015] 圖7A是示出可以用來形成替換金屬柵極和電接觸以訪問RMG電晶體和精密多晶 矽電阻器的工藝步驟序列的工藝流程圖。
[0016] 圖7B是本文描述的工藝流程形成的完整器件輪廓的側視圖。

【具體實施方式】
[0017] 在以下描述中，闡述某些具體細節以便提供對公開的主題內容的各種方面的透徹 理解。然而無這些具體細節仍然可以實現公開的主題內容。在一些實例中，尚未具體描述 包括本文公開的主題內容的實施例的公知結構和半導體處理方法以免模糊本公開內容的 其它方面的描述。
[0018] 除非上下文另有要求，貫穿說明書和所附權利要求，字眼"包括（comprise) "及其 變化，諸如"包括（comprises) "和"包括（comprising) "將在開放、包含意義上加以解釋， 也就是解釋為"包括但不限於"。
[0019] 貫穿說明書對絕緣材料或者半傳導材料的引用可以包括除了用來舉例說明呈現 的電晶體器件的具體實施例的材料之外的各種材料。不應狹義解釋術語"外延矽化合物"使 外延生長的結構例如限於Si或者SiGe，但是實際上，廣義解釋術語"外延矽化合物"覆蓋可 以從晶體矽表面外延生長的任何化合物。
[0020] 貫穿說明書對用於沉積氮化矽、二氧化矽、金屬或者相似材料的常規薄膜沉積技 術的引用包括諸如化學氣相沉積（CVD)、低壓化學氣相沉積（LPCVD)、金屬有機化學氣相沉 積（M0CVD)、等離子體增強化學氣相沉積（PECVD)、等離子體氣相沉積（PVD)、原子層沉積 (ALD)、分子束外延（MBE)、電鍍、無電鍍等這樣的工藝。本文參照這樣的工藝的示例描述具 體實施例。然而本公開內容和對某些沉積技術的引用不應限於描述的沉積技術。例如在一 些境況中，可以備選地使用PVD來完成引用CVD的描述，或者可以備選地使用無電鍍來實現 指定電鍍的描述。另外，對常規薄膜形成技術的引用可以包括原位生長膜。例如在一些實 施例中，可以通過在受熱室中使矽表面暴露於氧氣或者潮氣來實現控制氧化物生長至所需 厚度。
[0021] 貫穿說明書對半導體製作領域已知的用於圖案化各種薄膜的常規光刻技術的引 用包括涉及到光刻膠的旋塗-曝光-顯影工藝序列。這樣的光刻序列需要在光刻膠上旋 塗、通過圖案化的掩膜使光刻膠的區域暴露於紫外線並且顯影掉光刻膠的暴露（或者備選 地未暴露）區域，由此向光刻膠傳送正或者負掩膜圖案。光刻膠掩膜然後可以用來將掩膜 圖案蝕刻到一個或者多個下面的膜中。通常，如果後續蝕刻相對淺，則光刻膠掩膜有效，這 是因為可能在蝕刻工藝期間消耗光刻膠。否則，光刻膠可以用來圖案化硬掩膜，該硬掩膜又 可以用來圖案化更厚的下面的膜。
[0022] 貫穿說明書對半導體製作領域已知的用於選擇性去除多晶矽、氮化矽、二氧化矽、 金屬、光刻膠、聚醯亞胺或者相似材料的常規蝕刻技術的引用包括諸如溼法化學蝕刻、反應 離子（等離子體）蝕刻（RIE)、清洗、溼法清理、預清理、噴射清理、化學機械平坦化（CMP)等 這樣的工藝。本文參照這樣的工藝的示例描述具體實施例。然而本公開內容和對某些沉積 技術的引用不應限於描述的沉積技術。在一些實例中，兩種這樣的技術可以可互換。例如 剝離光刻膠可能需要在溼法化學浴器中浸漬樣本或者備選地向樣本上直接噴射溼化學劑。
[0023] 貫穿說明書對"一個實施例"或者"一實施例"的引用意味著結合該實施例描述的 特定特徵、結構或者特性包含於至少一個實施例中。因此，短語"在一個實施例中"或者"在 一實施例中"在貫穿說明書的各處的出現未必都指代相同方面。另外，可以在本公開內容的 一個或者多個方面中以任何適當方式組合特定特徵、結構或者特性。
[0024] 在說明書中使用術語"與......相鄰"意味著描述並排配置，這有別於其中集成 電路部件在分離層中相互分離的配置。
[0025] 貫穿說明書使用術語"柵極"或者"柵極結構"可以共同指代柵極及其關聯結構部 分，這些關聯結構部分包括柵極電介質、側壁間隔物並且在一些情況下包括柵極接觸。
[0026] 本文參照已經產生的RMG結構的示例描述具體實施例、如本文所用術語"替換金 屬柵極（RMG)"和"犧牲柵極"包括這一類型的所有結構並且含義為廣義的。除非具體指出， 本公開內容和對某些材料、尺度以及處理步驟的細節和排序的引用為舉例而不應限於所示 公開內容和引用。
[0027] 在圖中，相同標號標識相似特徵或者元件。未必按比例繪製圖中的特徵的尺寸和 相對位置。
[0028] 圖1示出矽襯底90,在該矽襯底中根據常規結構和方法在金屬電阻器96附近分別 構建成對的金屬柵極電晶體92和94。用絕緣材料（諸如二氧化矽）填充的隔離溝槽98用 於隔離有源器件，而也用二氧化矽填充的延伸隔離場100位於金屬電阻器96下面。所示的 截面切口（cross-section cut)截斷去往金屬電阻器96的接觸102和104。金屬電阻器96 可以由金屬（諸如TiN、TiAl、TaN或者WSi)製成。示出金屬柵極電晶體92為PFET (正場 效應電晶體），其中截面切口截斷去往正源極108的示例接觸106。金屬柵極電晶體92具 有包括鋁核心109的金屬柵極107。示出金屬柵極電晶體94為NFET(負場效應電晶體）， 其中截面切口截斷去往金屬柵極112的示例接觸110。金屬柵極112包括鋁核心114。
[0029] 示例接觸106和110可以例如由鎢製成。示出示例接觸106耦合到鎢塞116。示 出三個其它鎢塞118、120和122分別耦合到PFET金屬柵極電晶體92的p摻雜漏極124、以 及NFET金屬柵極電晶體94的η摻雜元件126和η摻雜漏極128。層間電介質129總體填 充在接觸（用於金屬柵極電晶體92和94與金屬電阻器96二者）之間的空間以提供絕緣。
[0030] 在每個鎢塞的底部的結可以是外延結。去往結的接觸可以是通過在鎢塞116、118、 120和122以下例如沉積鎳並且允許鎳與下面的矽反應以形成矽化鎳來實現的歐姆接觸。 示出PFET電晶體92的源極和漏極區域在可以由外延生長的矽化合物（諸如矽、鍺化矽或 者碳化矽）構成的阱130內。
[0031] 絕緣材料層132 (例如氮化物或者氧化物層）堅直分離金屬柵極電晶體92和94 與金屬電阻器96,使得金屬電阻器96位於與金屬柵極電阻器92和94不同的層中。因此， 金屬電阻器96未與金屬柵極電晶體92和94相鄰或者並排，而是代之以與這些器件堅直分 離（例如在金屬柵極電晶體上方位於不同層中）。從圖1清楚的是沉積和圖案化額外的層 以便從與用來構建金屬柵極107和112的材料不同的材料形成金屬電阻器96向製作工藝 中引入複雜性和成本。
[0032] 圖2示出根據本文描述的方法的在矽襯底203上與RMG電晶體202相鄰和協調構 建的完成的精密多晶矽電阻器結構200的一個實施例。RMG電晶體202包括圖2中表示為 多層金屬電晶體柵極的替換金屬柵極204。這樣的多層金屬電晶體柵極可以具有在其核心 處的諸如鋁之類的材料。精密多晶矽電阻器結構200包括精密多晶矽電阻器201和鄰近材 料（諸如電接觸、絕緣體等）。不同於圖1中所示金屬電阻器96,精密多晶矽電阻器201在 與替換金屬柵極204相同的層中與RMG電晶體202相鄰，這有別於在與替換金屬柵極204 不同的層中完全或者基本上位於電晶體上方或者以下。從圖2清楚的是與形成RMG電晶體 202並行形成精密多晶矽電阻器201，這有別於如在圖1中所示常規集成結構中清楚的那樣 在完成RMG電晶體202之後依次形成精密多晶矽電阻器201。因此，無需工藝中的專用層和 關聯專用處理設備來提供精密多晶矽電阻器201。
[0033] RMG電晶體202還包括源極和漏極區域，諸如在一些實施例中可以至少部分由外 延矽或者外延矽化合物製成的有源區域206。圖2中所示的截面切口圖截斷去往有源區域 206的接觸208以及去往精密多晶矽電阻器201的兩個接觸210和212。在接觸208的底 部可以有金屬矽化物（例如NiSi)區域214,以有助於建立與有源區域206的頂部分的歐姆 接觸，在該頂部分中可以形成外延結216。
[0034] 精密多晶矽電阻器201形成於與用來電隔離鄰近電晶體的隔離溝槽220相似的延 伸隔離場218 (氧化物）上。然而隔離場218可以具有在約0. 5 μ mXO. 5 μ m至15 μ mX 50 μ m 的範圍內的尺度。層間電介質222填充在接觸208、210和212周圍的空間以在它們之間提 供隔離。可以保形沉積和平坦化絕緣層224(例如氧化物或者氮化物）以在替換金屬柵極 工藝期間為下面的結構提供保護。
[0035] 圖3是描述用於圖2中所示示例RMG電晶體和多晶矽電阻器實施例的製作工藝 300的高級流程圖。
[0036] 在302,例如使用常規淺溝槽隔離（STI)工藝序列來形成隔離溝槽220和隔離場 218。然後在精密多晶矽電阻器201的區域中凹陷隔離場218內的填充氧化物。
[0037] 在304,沉積多晶矽作為用於犧牲電晶體柵極和多晶矽電阻器201二者的材料。
[0038] 在306,圖案化多晶矽並且形成電晶體結。
[0039] 在308,可以用金屬柵極替換多晶矽柵極，並且可以分別耦合接觸208、210和212 到金屬柵極和精密多晶矽電阻器201。
[0040] 以下參照圖4A-7B，每組圖通過呈現更全面的工藝步驟序列和在該步驟序列完成 時產生的對應側視圖來更具體示出圖3中的步驟之一。
[0041] 圖4A和4B更具體圖示步驟302,在該步驟中建立不同隔離區域412並且在精密 多晶矽電阻器201的區域中凹陷隔離氧化物。圖4A示出包括步驟402、404、406和408和 410的工藝步驟序列，可以執行這些步驟以形成隔離區域412。
[0042] 在402,可以使用光刻膠掩膜並且使用等離子體蝕刻蝕刻矽襯底203來在矽襯底 中形成隔離區域412。
[0043] 在404,可以例如使用常規高密度等離子體（HDP)氧化物沉積工藝用絕緣材料（諸 如二氧化矽）填充隔離區域412。
[0044] 在406,可以在常規平坦化（CMP)工藝中使用矽襯底203作為拋光停止層來拋光填 充隔離場218和隔離溝槽220的二氧化矽。
[0045] 在408,可以圖案化光刻膠掩膜420以覆蓋填充的隔離溝槽220並且暴露填充的隔 離場218。
[0046] 在410,可以通過使用對矽和光刻膠有選擇性的標準氧化物去除工藝（諸如氫氟 酸（HF)浸漬或者與光刻膠掩膜420兼容的緩衝氧化物蝕刻（Β0Ε))將隔離場218內的氧化 物填充凹陷規定的凹陷深度424,例如如圖所示40nm。可以調整凹陷深度424以便相對於 犧牲多晶矽柵極的高度略微降低多晶矽電阻器201而維持電阻器和犧牲多晶矽柵極在相 同工藝層內彼此相鄰。相對於隔離溝槽220內的氧化物填充的高度可以在圖4B中清楚地 看見凹陷深度424。
[0047] 圖5更具體圖示步驟304,在該步驟中沉積保形多晶矽膜500以用作犧牲柵極材料 和電阻器材料二者。圖5示出矽襯底203、填充的隔離場218和填充的隔離溝槽220以及在 表面上保形沉積的公共多晶矽膜500,使得也在凹陷的隔離場之上凹陷多晶矽層。在沉積多 晶矽期間，可以通過對材料進行原位注入摻雜或者通過調整沉積時間以變化多晶矽膜的厚 度來將材料的以歐姆每平方（Ω/口）為單位的薄片電阻調節成所需值。用來調節薄片電 阻的摻雜物可以包括典型結摻雜物，諸如硼、磷和砷。添加這樣的摻雜物往往改變多晶矽膜 的電阻率，從而通常使薄片電阻減少至更低值。
[0048] 圖6A和6B更具體圖示步驟306,在該步驟中可以執行包括步驟602、604、606和 608的工藝步驟序列以圖案化多晶矽膜500以形成精密多晶矽電阻器201和犧牲多晶矽柵 極600。然後可以使用犧牲多晶矽柵極600作為掩膜來形成電晶體源極和漏極結。
[0049] 在602,可以使用常規光刻和蝕刻工藝來圖案化多晶矽膜。如圖6B中所示，可以在 隔離溝槽220之上形成多晶矽形狀作為用於邏輯或者存儲器陣列的犧牲柵極600。同時，可 以在隔離場218之上形成另一大型多晶矽形狀作為精密多晶矽電阻器201。
[0050] 在604,可以使用犧牲柵極600取代掩膜以自對準方式對源極和漏極結進行定位 而無需單獨掩膜層。然後可以通過在有源區域206中從暴露的矽襯底外延生長矽或者矽化 合物來形成外延結216。雖然圖6B中所示具體截面切口示出隔離溝槽220直接在犧牲柵 極600下面，但是在另一截面切口中，例如在所示截面後面或者前面，矽有源區域206在犧 牲柵極600下面延伸，使得外延結216的橫向邊界到達犧牲柵極600的側面並且可能在犧 牲柵極以下延伸。如果必需，則光刻膠掩膜可以用來覆蓋暴露的矽襯底203的其中無需外 延生長的區域。通過矽蝕刻限定下外延生長邊界610。因此，外延結216可以在填充的隔離 溝槽220的相鄰表面以下延伸。在圖6B中所示示例實施例中，下外延生長邊界610與在多 晶矽電阻器201下面的凹陷的隔離氧化物填充的表面近似齊平。
[0051] 在606,可以使用常規沉積方法在如圖6B中所示整個結構之上保形沉積保護絕緣 材料612 (例如氧化物或者氮化物）的掩蓋層。
[0052] 在608,使用常規CMP工藝來平坦化絕緣材料612,其中多晶矽柵極600提供停止 層，該停止層防止拋光劑到達外延結216或者凹陷的精密多晶矽電阻器201。以這一方式， 犧牲多晶矽柵極600可以用來保持外延結216的膜質量並且維持精密多晶矽電阻器201的 所需厚度，該厚度如果被更改則將改變部件電阻。
[0053] 為了清楚，從圖6B省略多晶矽柵極結構的細節。這樣的結構細節通常包括柵極電 介質、殘留柵極硬掩膜和側壁間隔物。
[0054] 圖7A和7B更具體圖示步驟308,在該步驟中可以執行包括步驟702、704、706和 708的工藝步驟序列以用RMG電晶體202的可操作金屬柵極204替換犧牲多晶矽柵極600 並且形成去往精密多晶矽電阻器201和RMG電晶體202的接觸208、210和212。圖7B是圖 2的再現，該圖示出與RMG電晶體202相鄰的完成的精密多晶矽電阻器。為了清楚，從圖7B 省略金屬柵極結構的細節。這樣的細節可以包括柵極電介質、殘留硬掩膜和側壁間隔物中 的一項或者多項。
[0055] 在702,可以使用對絕緣材料612有選擇性的、侵蝕矽的溼化學蝕刻劑來去除多晶 矽犧牲柵極600。這一步驟還圖示凹陷深度424的作用，該凹陷深度允許絕緣材料612除了 在如以上描述的那樣平坦化絕緣材料612期間保護精密多晶矽電阻器201和外延結216免 受損壞之外，也在去除犧牲柵極600期間保護這些結構。
[0056] 在704,可以形成替換金屬柵極204取代犧牲柵極600。用於替換金屬柵極204的 材料可以例如是!1、11隊1141、了 &隊41203、41或者其合金，或者任何其它適當金屬。替換金 屬柵極204可以包括如圖7B中所示多個金屬層。形成金屬柵極可以根據RMG材料使用一 種或者多種常規沉積或者鍍制方法，其中絕緣材料612可以用作有效硬掩膜以在金屬沉積 工藝期間保護下面的結構。
[0057] 在706,可以沉積絕緣材料的厚層用作層間電介質222。通常，層間電介質是具有 在約為50-150nm的範圍內的厚度的氧化物或者正矽酸乙酯（TE0S)。
[0058] 在708,可以經過層間電介質222並且向下面的精密多晶矽電阻器201和外延結 216中蝕刻接觸孔。
[0059] 在710,可以在每個接觸孔的底部沉積具有選擇的功函數的金屬。然後允許金屬與 多晶矽電阻器或者外延矽化合物反應。這樣的反應產生可以有助於在金屬-多晶矽或者金 屬-矽結處形成歐姆接觸的金屬矽化物。具有選擇的功函數的金屬可以例如是鎢、鎳、鉬、 鈦、鈷或者這樣的金屬的合金。
[0060] 在712,可以用金屬塞（諸如鎢（W))填充接觸孔以分別形成去往外延結216和精 密多晶矽電阻器201的接觸208、210和212。也可以製作去往金屬柵極600的接觸，然而在 圖7B中所示具體截面切口中未示出這樣的柵極接觸。
[0061] 在714,可以使用層間電介質222作為用於常規金屬平坦化（CMP)步驟的拋光停止 層來拋光接觸金屬。
[0062] 可以組合以上描述的各種實施例以提供更多實施例。在本說明書中引用的和/或 在申請數據表中列舉的所有美國專利、美國專利申請公開、美國專利申請、外國專利、外國 專利申請和非專利公開通過引用而完全併入於此。可以如為了運用各種專利、申請和公開 的概念而必需的那樣修改實施例的方面以提供更多實施例。
[0063] 將理解雖然本文出於示例的目的而描述本公開內容的具體實施例，但是可以進行 各種修改而未脫離本公開內容的精神實質和範圍。因而，本公開內容除了受所附權利要求 限制之外未受限制。
[〇〇64] 可以按照以上詳述的描述對實施例進行這些和其它改變。一般而言，在所附權利 要求中，不應解釋使用的術語使權利要求限於在說明書和權利要求中公開的具體實施例， 但是應當解釋這些術語包括所有可能實施例以及這樣的權利要求有權具有的等效含義的 完全範圍。因而，權利要求不受公開內容限制。
【權利要求】
1. 一種精密多晶矽電阻器結構，包括： 具有上表面的娃襯底； 在所述矽襯底中形成的隔離場，所述隔離場由與金屬柵極電晶體接觸並且相鄰的氧化 物填充，所述氧化物相對於所述矽襯底的所述上表面凹陷； 精密多晶矽電阻器，覆蓋在填充的隔離場上面並且與填充的隔離場接觸； 絕緣材料，覆蓋所述多晶矽電阻器並且與所述多晶矽電阻器接觸； 層間電介質；以及 一個或者多個金屬塞，其穿透所述層間電介質以在金屬-多晶矽結處與所述多晶矽電 阻器形成歐姆接觸。
2. 根據權利要求1所述的電阻器結構，其中所述金屬塞包括鎢。
3. 根據權利要求1所述的電阻器結構，其中在所述金屬柵極電晶體內的有源矽區域的 至少一部分是外延生長的部分。
4. 根據權利要求3所述的電阻器結構，其中所述外延生長的部分用鍺或者碳中的一項 或者多項摻雜。
5. 根據權利要求1所述的電阻器結構，還包括在所述金屬-多晶矽結處形成的金屬矽 化物。
6. 根據權利要求4所述的電阻器結構，其中所述金屬矽化物包括鎢、鎳、鉬、鈦、鈷中的 一項或者多項，或者其合金。
7. 根據權利要求1所述的電阻器結構，還包括向所述多晶矽電阻器中注入的一種或者 多種摻雜物，所述摻雜物引起所述多晶矽電阻器的電阻改變。
8. -種製作與金屬柵極電晶體相鄰的精密多晶矽電阻器結構的方法，所述方法包括： 在矽襯底中形成隔離區域，所述隔離區域包括隔離場； 用氧化物填充所述隔離區域，所述氧化物與相鄰有源矽區域接觸； 凹陷所述隔離場內的所述氧化物至在所述矽襯底的表面以下的選擇的凹陷深度； 從公共的保形沉積的多晶矽膜形成多晶矽電阻器和犧牲多晶矽柵極，所述多晶矽電阻 器覆蓋在凹陷的隔離場上面並且與凹陷的隔離場接觸； 在所述多晶矽電阻器和所述相鄰有源矽區域之上形成保護絕緣體； 用金屬柵極替換所述犧牲多晶矽柵極； 在所述金屬柵極電晶體和所述精密多晶矽電阻器之上沉積層間電介質；並且 通過所述層間電介質形成去往所述金屬柵極電晶體和所述精密多晶矽電阻器的電接 觸。
9. 根據權利要求8所述的方法，還包括通過向所述多晶矽膜中注入摻雜物來調節所述 精密多晶矽電阻器。
10. 根據權利要求8所述的方法，還包括在製作期間通過變化所述多晶矽膜的厚度來 調節所述精密多晶矽電阻器。
11. 根據權利要求8所述的方法，其中所述電接觸包括鎢、鎳、鉬、鈦、鈷中的一項或者 多項，或者其合金。
12. 根據權利要求8所述的方法，其中外延生長所述有源矽區域至在所述犧牲多晶矽 柵極的頂表面以下的高度，使得所述保護絕緣體在替換所述多晶矽犧牲柵極期間覆蓋所述 有源矽區域。
13. 根據權利要求8所述的方法，其中選擇所述選擇的凹陷深度以便將所述精密多晶 矽電阻器的頂表面定位於所述多晶矽犧牲柵極的頂表面以下，使得所述保護絕緣體在替換 所述犧牲多晶矽柵極期間覆蓋所述精密多晶矽電阻器。
14. 一種集成電路，包括： 娃襯底； 在所述矽襯底中形成的替換金屬柵極電晶體，所述電晶體包括： 一個或者多個隔離溝槽； 源極區域和漏極區域；以及 替換金屬柵極；以及 至少一個多晶矽電阻器，與所述替換金屬柵極電晶體相鄰，所述多晶矽電阻器形成於 凹陷的隔離場之上。
15. 根據權利要求14所述的集成電路，其中使用犧牲多晶矽柵極作為掩膜來形成所述 源極區域和所述漏極區域。
16. 根據權利要求14所述的集成電路，其中外延生長所述源極區域和所述漏極區域。
17. 根據權利要求14所述的集成電路，還包括選擇性地耦合到所述多晶矽電阻器的除 了所述替換金屬柵極電晶體之外的電子部件。
18. 根據權利要求14所述的集成電路，其中通過用摻雜物注入來調節所述多晶矽電阻 器。
19. 根據權利要求14所述的集成電路，其中所述多晶矽電阻器包括具有厚度的多晶矽 膜，並且在製作期間通過變化所述多晶矽膜厚度來調節所述多晶矽電阻器。
20. 根據權利要求14所述的集成電路，還包括鎢互連，在所述鎢互連中通過金屬矽化 物形成去往所述多晶矽電阻器的歐姆接觸。
【文檔編號】H01L23/64GK104064555SQ201310726298
【公開日】2014年9月24日 申請日期:2013年12月20日 優先權日:2012年12月21日
【發明者】P·蒙塔尼尼, G·利克, B·H·恩格爾, R·M·米勒, J·Y·金 申請人:意法半導體公司, 國際商業機器公司, 格羅方德公司, 三星電子株式會社