洩放電路及其控制方法及LED控制電路與流程
2023-06-29 15:39:21
本發明涉及電力電子技術領域，具體涉及一種洩放電路及其控制方法及LED控制電路。
背景技術：
LED燈由於其比傳統的螢光燈和白熾燈更節能環保，所以LED燈正在慢慢替換現有的螢光燈和白熾燈。在帶有可控矽調光器的白熾燈中，也同樣希望採用LED燈來替換，因而LED需兼容可控矽調光器。但是，將在LED燈來替換白熾燈的應用中，由於在可控矽導通時，其輸出端電壓會有較大的電壓變化率(dv/dt)，導致在輸入端產生較大的浪湧電流。此浪湧電流震蕩幅度大，持續時間短，極易造成可控矽的誤關斷，影響LED驅動電路的穩定工作，使LED燈產生閃爍；另外，可控矽器件的輸入電流需大於其維持電流，當輸入電流小於維持電流時，極易造成可控矽的關斷，同樣會導致LED的閃爍。為了解決上述技術問題，現有技術中採用如下方案，但仍存在一定的技術缺陷。
如圖1所示的電路原理圖，示意了現有技術的洩放電路，即電流源I10和調整管M00串聯組成洩放電路，電流源I10可以用電阻代替。當可控矽調光器導通時，線性LED驅動電路電流難以達到可控矽調光器的維持電流時，洩放電路的調整管M00導通，洩放電路產生洩放電流iblr，使得輸入電流可以達到維持電流。如圖2所示，示意了輸入電壓vin和輸入電流iin的波形，陰影部分即洩放電路產生的電流，這部分洩放電流會帶來額外的功耗。並且可控矽調光器導通角越大，洩放電路產生洩放電流iblr的時間t1越長，損耗越大，轉換效率也就越低。
技術實現要素：
有鑑於此，本發明的目的在於提供一種功耗小、效率高的洩放電路及其方法及LED控制電路，用以解決現有技術存在的技術問題。
本發明的技術解決方案是，提供一種以下結構的洩放電路，包括：
洩放模塊，交流輸入經可控矽調光器和整流橋得到輸入電壓經驅動電路對負載供電，所述洩放模塊的兩端分別與輸入電壓的高低電位端連接；
洩放控制電路，與所述洩放模塊的控制端連接；直接或間接檢測輸入電壓過零點，在輸入電壓過零點延時第二時間後，控制所述洩放模塊產生洩放電流，所述驅動電路的輸入電流達到預定值時刻則控制洩放電流為零；可控矽調光器導通時刻與所述驅動電路的輸入電流達到預定值時刻之間的時間為第一時間；
其中，當所述的第一時間大於參考時間時，則延長第二時間；當第一時間小於參考時間時，則縮短第二時間，使得第一時間趨近於參考時間。
作為優選，所述的洩放控制電路包括輸入電壓檢測電路、驅動電路輸入電流檢測電路和邏輯電路，所述的邏輯電路與洩放模塊的控制端連接，所述的輸入電壓檢測電路採樣輸入電壓，當輸入電壓採樣信號達到閾值電壓時，則在延時第二時間後，經邏輯電路控制所述洩放模塊產生洩放電流；所述的驅動電路輸入電流檢測電路檢測驅動電路輸入電流，當採樣電流達到表徵預定值的閾值電流時，則經邏輯電路控制洩放電流為零；將所述第一時間與所述參考時間進行比較，根據比較結果相應地調整所述第二時間。
作為優選，所述的洩放控制電路還包括延時模塊和時間比較模塊，所述的延時模塊分別與輸入電壓檢測電路的輸出端、邏輯電路和時間比較模塊連接，所述的延時模塊在當輸入電壓採樣信號達到閾值電壓時進行延時第二時間，延時結束後，通過邏輯電路控制產生洩放電流，在所述時間比較模塊中進行第一時間與所述參考時間的比較，並將比較結果反饋至所述延時模塊以調整所述第二時間。
作為優選，所述的邏輯電路包括第一觸發器和第二觸發器，所述的延時模塊輸出表徵延時是否結束的狀態信號，所述第一觸發器的置位端接收所述表徵延時是否結束的狀態信號，輸入電壓檢測電路的輸出端和延時模塊的輸出端分別接入與非門，所述與非門的輸出端與所述第一觸發器的重置端連接；所述第一觸發器的輸出端取反後與所述第二觸發器的置位端連接，驅動電路輸入電流檢測電路的輸出端取反後與所述第二觸發器的重置端連接，所述第二觸發器的輸出端和所述驅動電路輸入電流檢測電路的輸出端分別連接與門的兩個輸入端，所述與門的輸出端和第一觸發器的輸出端分別連接或門的兩個輸入端，所述或門輸出表徵是否使能的信號至所述洩放模塊，所述與門的輸出端輸出用於表徵第一時間的計時信號。
作為優選，所述的洩放控制電路包括驅動電路輸入電流檢測電路、洩放電流檢測電路和邏輯電路，所述的邏輯電路與洩放模塊的控制端連接，所述的驅動電路輸入電流檢測電路採樣驅動電路輸入電流，並與閾值電流進行比較；所述的洩放電流檢測電路在輸入電壓過零檢測期間，所述邏輯電路控制所述洩放模塊產生洩放電流，採樣所述洩放電流，並與洩放閾值進行比較；所述驅動電路輸入電流低於所述閾值電流時，開始計時，直到所述洩放電流達到洩放閾值時，計時結束，該計時時間作為第三時間。
在所述驅動電路輸入電流低於所述閾值電流時，經第三時間後即判斷輸入電壓達到過零點；並可定時或不定時更新第三時間。
作為優選，在判斷輸入電壓達到過零點時，延時第二時間後，經邏輯電路控制所述洩放模塊產生洩放電流；所述的驅動電路輸入電流檢測電路檢測驅動電路輸入電流，當採樣電流達到表徵預定值的閾值電流時，則經邏輯電路控制洩放電流為零；將所述第一時間與所述參考時間進行比較，根據比較結果相應地調整所述第二時間。
作為優選，所述的洩放控制電路還包括延時模塊、時間比較模塊和過零判斷模塊，所述的延時模塊分別與過零判斷模塊的輸出端、邏輯電路和時間比較模塊連接，所述過零判斷模塊分別與洩放電流檢測電路的輸出端和驅動電路輸入電流檢測電路的輸出端連接；由所述過零判斷模塊對第三時間進行計時，並判斷輸入電壓的過零點時刻，所述的延時模塊接收所述過零判斷模塊輸出的表徵過零點時刻的信號，並延時第二時間，延時結束後，通過邏輯電路控制產生洩放電流，在所述時間比較模塊中進行第一時間與所述參考時間的比較，並將比較結果反饋至所述延時模塊以調整所述第二時間。
作為優選，所述的邏輯電路包括第三觸發器和第四觸發器，所述的延時模塊輸出表徵延時是否結束的狀態信號，所述第三觸發器的置位端接收所述表徵延時是否結束的狀態信號，過零判斷模塊的輸出端和延時模塊的輸出端分別接入與非門，所述與非門的輸出端與所述第三觸發器的重置端連接；所述第三觸發器的輸出端取反後與所述第四觸發器的置位端連接，驅動電路輸入電流檢測電路的輸出端取反後與所述第四觸發器的重置端連接，所述第四觸發器的輸出端和所述驅動電路輸入電流檢測電路的輸出端分別連接第一與門的兩個輸入端，驅動電路輸入電流檢測電路的輸出端和表徵過零判斷模塊是否使能的信號分別接入第二與門的兩個輸入端；所述第一與門的輸出端、第二與門的輸出端和第三觸發器的輸出端分別連接或門的三個輸入端，所述或門輸出表徵是否使能的信號至所述洩放模塊，所述第一與門的輸出端輸出用於表徵第一時間的計時信號。
本發明的另一技術解決方案是，提供一種以下步驟的洩放電路的控制方法：
交流輸入經可控矽調光器和整流橋得到輸入電壓經驅動電路對負載供電，洩放模塊的兩端分別與輸入電壓的高低電位端連接；
直接或間接檢測輸入電壓過零點，在輸入電壓過零點延時第二時間後，控制所述洩放模塊產生洩放電流，所述驅動電路的輸入電流達到預定值時刻則控制洩放電流為零；可控矽調光器導通時刻與所述驅動電路的輸入電流達到預定值時刻之間的時間為第一時間；
其中，當所述的第一時間大於參考時間時，則延長第二時間；當第一時間小於參考時間時，則縮短第二時間，使得第一時間趨近於參考時間。
本發明的又一技術解決方案是，提供一種以下結構的LED控制電路，包括：以上任意一種洩放電路和LED驅動電路，所述的LED驅動電路為線性驅動電路或開關電路。
採用本發明的電路結構和方法，與現有技術相比，具有以下優點：本發明應用於可控矽調光的LED控制電路，直接或間接檢測輸入電壓過零點，在輸入電壓過零點處延時第二時間後，洩放模塊工作以產生洩放電流，可控矽調光器導通時刻與驅動電路輸入電流達到預定值(可控矽調光器的維持電流)時刻之間的的時間為第一時間。在時間第一時間內，洩放電路產生損耗，當第一時間大於預定值時，延長第二時間；當第一時間小於預定值時，縮短第二時間，使得時間第一時間接近或等於預定值。採用本發明，能夠自適應地根據第一時間與預定值的大小，來調節作為延遲時間的第二時間，降低了洩放功耗，並提升了系統效率。
附圖說明
圖1為現有技術的應用洩放電路的可控矽LED控制電路的結構示意圖；
圖2為現有技術圖1的工作波形圖；
圖3為本發明洩放電路的工作波形圖；
圖4為本發明的流程框圖；
圖5為本發明洩放電路實施例一的電路結構圖；
圖6為本發明洩放電路實施例一的邏輯電路的流程框圖；
圖7為本發明洩放電路實施例一中邏輯電路的結構示意圖；
圖8為本發明洩放電路實施例一中時間比較模塊的結構示意圖；
圖9為本發明洩放電路實施例一中延時模塊的結構示意圖；
圖10為本發明洩放電路實施例一的工作波形圖；
圖11為本發明洩放電路實施例二的電路結構圖；
圖12為本發明洩放電路實施例二的邏輯電路的流程框圖；
圖13為本發明洩放電路實施例二中邏輯電路的結構示意圖；
圖14為本發明洩放電路實施例二中過零判斷模塊的流程框圖；
圖15為本發明洩放電路實施例二的工作波形圖。
具體實施方式
以下結合附圖對本發明的優選實施例進行詳細描述，但本發明並不僅僅限於這些實施例。本發明涵蓋任何在本發明的精神和範圍上做的替代、修改、等效方法以及方案。
為了使公眾對本發明有徹底的了解，在以下本發明優選實施例中詳細說明了具體的細節，而對本領域技術人員來說沒有這些細節的描述也可以完全理解本發明。
在下列段落中參照附圖以舉例方式更具體地描述本發明。需說明的是，附圖均採用較為簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。
參考圖3所示，示意了本發明洩放電路的工作波形。圖中示意了輸入電壓Vin、輸入電流iin和洩放電流iblr的波形。通過直接或間接檢測輸入電壓Vin過零點，在輸入電壓達到過零點時則延時第二時間t2後，控制洩放電路產生洩放電流iblr，可控矽調光器導通時刻與驅動電路輸入電流iin2達到預定值(一般為可控矽調光器的維持電流)時刻之間的時間為第一時間t1。在第一時間t1內，洩放電路產生損耗，當t1大於預定值T時，增大第二時間t2；當t1小於預定值T時，減小第二時間t2，使得時間第一時間t1接近或等於預定值T。圖中，+VF和-VF等於二極體的導通閾值。
參考圖4所示，示意了本發明洩放電路的流程框圖。先判斷輸入電壓Vin是否過零，設置接近於零的閾值電壓與採樣電壓進行比較，也可以通過其他量間接得到輸入電壓Vin過零的時刻。所述的輸入電壓Vin為交流輸入經可控矽調光器所得到的輸入電壓Vin。在輸入電壓過零點延時第二時間t2後，控制所述洩放模塊使能以產生洩放電流iblr。當輸入電壓Vin過零後，開始計時，所述驅動電路的輸入電流iin2達到預定值(一般採用可控矽調光器的維持電流大小)時刻，則洩放電路不使能，洩放電流為零，此時計時結束；上述計時時間即為可控矽調光器導通時刻與所述驅動電路的輸入電流達到預定值時刻之間的時間，為第一時間t1。當所述的第一時間t1大於參考時間T時，則延長第二時間t2；當第一時間t1小於參考時間T時，則縮短第二時間t2，使得第一時間趨近於參考時間T。該方法縮短了洩放時間，降低洩放功耗，提升系統效率。
參考圖5所示，示意了本發明洩放電路實施例一的電路結構，應用於可控矽調光的LED控制電路中。LED控制電路包括洩放電路和LED驅動電路，所述的洩放電路包括洩放模塊和洩放控制電路，所述的洩放電路被用於解決在可控矽調光器下的由輸入電流過小造成的閃爍問題，並克服現有技術所存在的技術缺陷。其輸入電源為交流輸入，所述交流輸入經可控矽調光器U02和整流橋U01後輸出直流的輸入電壓vrec，即作為LED負載的輸入電壓。交流輸入經過可控矽調光器U02連接到整流橋U01，整流橋的正輸出端與二極體D00的陽極連接，LED驅動電路正端與所述二極體D00的陰極連接。通常LED驅動電路會呈現一定容性，因此，在vrec和LED驅動電路之間加入二極體D00；當交流輸入的絕對值降低時，LED驅動電路由於具有容性，其電壓會降低較慢，加入了二極體D00和輸入電壓vrec檢測電路的採樣電阻會將vrec電壓跟隨交流輸入的絕對值，從而保證對輸入電壓採樣的準確度。
所述的洩放電路包括洩放模塊和洩放控制電路，所述的洩放模塊包括調整管和與所述調整管串聯的電流源或電阻。本發明的主要改進在於洩放控制電路以及相應的控制方法。所述的洩放控制電路包括輸入電壓vrec檢測電路、驅動電路輸入電流檢測電路和邏輯電路U12，所述的邏輯電路U12與洩放模塊U03的控制端連接，所述的輸入電壓vrec檢測電路採樣輸入電壓，當輸入電壓採樣信號達到閾值電壓VREF1時(在比較器U10中進行比較)，則在延時第二時間t2後，經邏輯電路U12控制所述洩放模塊U03產生洩放電流iblr；所述的驅動電路輸入電流檢測電路檢測驅動電路輸入電流iin2，當採樣電流達到表徵預定值的閾值電流VREF4時(在比較器U40中進行比較)，則經邏輯電路U12控制洩放電流iblr為零；將所述第一時間t1與所述參考時間T進行比較，根據比較結果相應地調整所述第二時間t2。當所述的驅動電路為線性驅動電路時，採樣流經線性驅動電路之調整管M30的電流，即可用於表徵所述驅動電路的輸入電流in2。
所述的洩放控制電路還包括延時模塊U13和時間比較模塊U14，所述延時模塊U13用於對輸入電壓vrec檢測電路產生的輸入電壓過零點信號ZVD進行延時，並在延時結束後，將信號傳遞給邏輯電路U12，以使得洩放模塊U03使能。所述時間比較模塊U14用於將第一時間t1與所述參考時間T進行比較，以實現對第二時間t2的反饋調節。所述的延時模塊U13分別與輸入電壓vrec檢測電路的輸出端、邏輯電路U12和時間比較模塊U13連接，所述的延時模塊U13在當輸入電壓採樣信號達到閾值電壓VREF1時進行延時第二時間t2，延時結束後，通過邏輯電路U12控制產生洩放電流iblr，在所述時間比較模塊U14中進行第一時間t1與所述參考時間T的比較，並將比較結果反饋至所述延時模塊以調整所述第二時間t2。
參考圖6所示，示意了本發明洩放電路實施例一邏輯電路U12的流程框圖。本附圖結合圖5，得到實施例一的具體實施步驟為：t2的初始值為0。交流電源經可控矽調光器U02、整流橋U01後，得到整流後的電壓vrec。電阻R10、R11對vrec進行分壓，當電阻R11上的電壓低於參考電壓VREF1時，比較器U10的輸出ZVD翻轉，作為輸入電壓vrec過零點的起始點信號。以R11連接到比較器U10的負輸入端，參考電壓連接到比較器U10的正輸入端為例。當輸入電壓過零時，電阻R11上電壓低於VREF1，則比較器U10的輸出ZVD由低電平變為高電平。ZVD的高電平信號經延時電路U13延時t2後，延時電路輸出信號ZVDLY翻轉，並輸入到邏輯電路U12，邏輯電路U12將洩放電路使能標誌位EN置1，洩放電路使能，母線電壓vrec被下拉至接近0V。比較器U10的輸出ZVD為低時，即圖3中的t01時刻，邏輯電路U12開始計時，計時信號BLT從低變高。驅動電路輸入電流檢測電路檢測iin2電流，當電流採樣電阻R40上電壓RS低於參考電壓VREF4時，即t01-t02之間，洩放電路U03繼續使能。當電壓RS高於參考電壓VREF4時,比較器U40的輸出信號ZC翻轉，邏輯電路U12計時結束計時信號BLT由高變低，同時洩放電路U03不使能，即洩放電路不產生洩放電流。t01-t02即為洩放電路產生功耗的時間t1，即BLT在t01-t02之間輸出為高。計時信號BLT連接到時間比較電路U14的輸入端，當t1大於T時，時間比較電路U14輸出延時方向標誌位BLDIR為高電平；反之，延時方向標誌位BLDIR為低電平。延時電路U13根據延時方向標誌位BLDIR調整輸入電壓過零點信號ZVD後的延時時間t2，將t1調整至T或接近T。其中延時t2最小值為0，最大為半個工頻周期或更多。
參考圖7所示，示意了本發明洩放電路實施例一中邏輯電路的電路結構。所述的邏輯電路包括第一觸發器U12_1和第二觸發器U12_5，所述的延時模塊輸出表徵延時是否結束的狀態信號ZVDLY，所述第一觸發器的置位端S接收所述表徵延時是否結束的狀態信號ZVDLY，輸入電壓檢測電路的輸出端和延時模塊U13的輸出端分別接入與非門U12_2，所述與非門U12_2的輸出端與所述第一觸發器U12_1的重置端R連接；所述第一觸發器U12_1的輸出端取反後與所述第二觸發器的置位端連接，驅動電路輸入電流檢測電路的輸出端取反後與所述第二觸發器U12_5的重置端R連接，所述第二觸發器U12_5的輸出端和所述驅動電路輸入電流檢測電路的輸出端分別連接與門U12_4的兩個輸入端，所述與門U12_4的輸出端和第一觸發器U12_1的輸出端分別連接或門U12_3的兩個輸入端，所述或門U12_3輸出表徵是否使能的信號EN至所述洩放模塊U03，所述與門U12_4的輸出端輸出用於表徵第一時間的計時信號BLT。以上雖然給出了一個具體的邏輯電路之結構，但是可以對其進行替換，而不限於上述結構。
參考圖8所示，示意了本發明洩放電路實施例一中時間比較模塊的電路結構。邏輯電路U12產生的有效洩放時間信號BLT控制開關S14_1、S14_2，當BLT為高時S14_1導通，電流源I14給電容C14充電，當電容C14電壓大於基準電壓VREF14時輸出高電平信號，延時加減標誌信號BLDIR為高，同時將計數器U14_6清零，說明延時時間需要加長；當BLT為低時S14_2導通C14放電。
T＝C14*Vref14/I14；
當BLT時間短於T時，持續時間超過T5，計數器U14_6加計數產生進位，U14_5復位，BLDIR為低，說明延時時間需要減短。
T5＝TCLK14*2N1
其中N1為計數器U14_6的位數。
參考圖9所示，示意了本發明洩放電路實施例一中延時模塊的電路結構。延時加減標誌位作為計數器U13_1、U13_2的加減計數使能信號；CLK13作為計數器U13_2的時鐘信號，其周期為延時的最小步長；當輸入電壓過零時，ZVD信號為高電平，R/S觸發器U13-5輸出高電平，直至驅動電路輸入電流標誌位ZC置0時，R/S觸發器U13-5輸出復位，產生ZVDC信號，作為計數器U13-1的時鐘信號。當延時加減標誌位信號BLDDIR為1時，計數器U13_1、U13_2加計數；當延時加減標誌位信號BLDDIR為0時，計數器U13_1減計數、計數器U13_2加計數。當計數器U13_1、U13_2計數值相同時，異或非門U13_3輸出高電平，與門U13_4輸出高電平，ZVDLY輸出高電平，作為ZVD延時後的過零信號，之後經邏輯電路U12產生洩放電路使能信號。
參考圖10所示，示意了本發明洩放電路實施例一的工作波形。示意了輸入電壓Vin、輸入電流iin、洩放電流iblr、使能信號EN和採樣信號RS的相對應的具體波形。由圖中可以看出，在初始上電時洩放電流iblr工作時間較長，經延時處理後，iblr時間越來越短，直至維持在最小洩放時間T以內，保證了洩放電路具有較低的功耗。
參考圖11所示，示意了本發明洩放電路實施例二的電路結構。此方案可以無需輸入電壓vrec檢測電路，也能達到以上方案的效果，用以簡化周邊元件，即通過其他方式檢測輸入電壓vrec的過零點，但需要增加洩放電流iblr檢測電路。
本實施例中，所述的洩放控制電路包括驅動電路輸入電流檢測電路、洩放電流檢測電路和邏輯電路U11，所述的邏輯電路U11與洩放模塊U03的控制端連接，所述的驅動電路輸入電流檢測電路採樣驅動電路輸入電流，並與閾值電流進行比較，所述的洩放電流檢測電路在輸入電壓過零檢測使能時，所述邏輯電路控制所述洩放模塊產生洩放電流，並採樣所述洩放電流，通過電阻R50採樣，並與洩放閾值(用VREF4來表徵)進行比較；所述驅動電路輸入電流低於所述閾值電流VREF4(該參考信號表徵的是接近於零的低閾值)時，即驅動電路輸入電流接近於零或過零，開始計時，直到所述洩放電流iblr達到洩放閾值時，計時結束，該計時時間作為第三時間T3，通過所述驅動電路輸入電流達到所述閾值電流後再經第三時間T3的時刻判斷輸入電壓達到過零點。
在判斷輸入電壓達到過零點時，延時第二時間t2後，經邏輯電路U11控制所述洩放模塊產生洩放電流iblr；所述的驅動電路輸入電流檢測電路檢測驅動電路輸入電流，當採樣電流達到表徵預定值的閾值電流時，則經邏輯電路U11控制洩放電流iblr為零；將所述第一時間t1與所述參考時間T進行比較，根據比較結果相應地調整所述第二時間t2。
所述的洩放控制電路還包括延時模塊U13、時間比較模塊U14和過零判斷模塊U15，所述的延時模塊U13分別與過零判斷模塊U15的輸出端、邏輯電路U11和時間比較模塊U14連接，所述過零判斷模塊U15分別與洩放電流檢測電路的輸出端和驅動電路輸入電流檢測電路的輸出端連接；由所述過零判斷模塊對第三時間T3進行計時，並判斷輸入電壓的過零點時刻，所述的延時模塊接收所述過零判斷模塊輸出的表徵過零點時刻的信號，並延時第二時間t2，延時結束後，通過邏輯電路U11控制產生洩放電流iblr，在所述時間比較模塊U14中進行第一時間t1與所述參考時間T的比較，並將比較結果反饋至所述延時模塊以調整所述第二時間t2。
參考圖12所示，示意了本發明洩放電路實施例二邏輯電路U11的流程框圖。本附圖結合圖11，得到實施例二的具體實施步驟為：
第二時間t2的初始值為0。交流電源經可控矽調光器U02、整流橋U01後，得到整流後的電壓vrec。輸入電壓過零檢測使能信號CTL用於輸入電壓過零時間第三時間的檢測，並且為了保證第三時間的準確性同時減小洩放功耗，CTL可以為遠低於工頻頻率的方波信號。初次上電時，輸入電壓過零檢測使能信號CTL為高電平，此時只要驅動電路輸入電流採樣電阻R40電壓RS低於參考電壓Vref4，比較器U40輸出端為高電平，洩放電路U03處於使能工作狀態。輸入電壓較高時，LED電流大，驅動電路採樣電阻R40電壓高於VREF4，比較器U40輸出低電平，輸入電壓過零信號ZVD此時為低電平；輸入電壓由高降低時，驅動電路輸入電流採樣電阻R40電壓降低，當驅動電路輸入電流採樣電阻R40電壓RS低於VREF4時，比較器U40輸出翻轉，洩放電路U03使能，輸入電壓過零點檢測電路U15開始計時；洩放電流iblr採樣電阻R50電壓高於基準電壓VREF5，比較器U50輸出低電平；輸入電壓繼續降低，當接近0V時，洩放電流iblr減小至接近0，洩放電流iblr採樣電阻R50電壓低於基準電壓VREF5，比較器U50輸出高電平，輸入電壓過零點信號ZVD變為高電平，同時輸入電壓過零點檢測電路U15計數結束，計時時間為T3，即為驅動電路輸入電流iin2下降沿過零點與輸入電壓過零點之間的時間T3。
當輸入電壓過零檢測使能信號CTL為低電平時，之後的每個工頻周期，當驅動電路輸入電流採樣電阻R40電壓由高於參考電壓VREF4變為低於參考電壓VREF4時(比較器U40上升沿)延時T3產生輸入電壓過零點信號ZVD。ZVD的高電平信號經延時環節U13延時t2後，經過邏輯電路U11，邏輯電路U11將洩放電路工作標誌位EN置1，洩放電路使能，母線電壓vrec被下拉至接近0V。洩放電流檢測比較器U50的輸出ZCBLD為低時，即圖15中的t01時刻，時間比較電路U14開始工作。驅動電路輸入電流檢測電路檢測iin2電流，當電流採樣電阻R40上電壓RS低於參考電壓VREF4時，即t01-t02之間，洩放電路U03繼續使能。當電壓RS高於參考電壓VREF4時,比較器U40的輸出信號ZC翻轉，時間比較電路U14工作結束，同時洩放電路U03不使能，即洩放電路不產生洩放電流。從t01-t02即為洩放電路產生功耗的時間t1，當t1大於T時，時間比較電路輸出延時方向標誌位BLDIR為高電平；反之，延時方向標誌位BLDIR為低電平。延時電路U13根據延時方向標誌位BLDIR調整輸入電壓過零點信號ZVD後的延時時間t2，將t1調整至T或接近T。其中延時t2最小值為0，最大為半個工頻周期或更多。參考圖13所示，示意了本發明洩放電路實施例二中邏輯電路的電路結構。當輸入電壓過零點檢測使能信號CTL為高電平時，只要驅動電路輸入電流iin2低於設定值，即ZC為高電平時，與門U11_6輸出為高電平，三輸入或門U11_3輸出高電平，洩放電路使能，輸入電壓過零點檢測電路U15檢測輸入電壓過零點，如圖15中0-t07，並保存時間T3。當輸入電壓過零點檢測使能信號CTL為低電平時，與門U11_6輸出為低電平。當驅動電路輸入電流iin2檢測電路ZC由低電平翻轉為高電平時(t03)，延時時間T3，ZVD信號由低電平變為高電平，此時即使ZC為高電平，但R/S觸發器U11_1(t01時刻復位)、U11_5(t02時刻復位)輸出低電平，與門U11_4輸出為低電平，洩放電路不使能。直到延時電路U13輸出信號ZVDLY置1時，R/S觸發器U11_1輸出為高電平，洩放電路使能信號EN為高電平，洩放電路使能，輸入電壓vrec為0，直到可控矽調光器導通，ZVD為低，R/S觸發器U11_1輸出低電平，U11_5輸出高電平，此時如果ZC為高，與門U11_4輸出高電平，洩放電路使能信號EN繼續為高電平，用以維持輸入電流保證可控矽的穩定導通；直至ZC為低時，U11_4、U11_5輸出復位，洩放電路使能信號EN為低，洩放電路停止工作。與門U11_4輸出即為洩放電路產生功耗的時間信號BLT(t01～t02)。
參考圖14所示，示意了本發明洩放電路實施例二中過零判斷模塊U15工作的流程框圖。通過過零判斷模塊U15檢測並保存驅動電路輸入電流iin2過零點與洩放電流iblr過零點時間。在過零判斷模塊U15使能的情況下，判斷驅動電路輸入電流是否低於閾值電流，當其低於閾值電流時，則洩放模塊使能產生洩放電流。當洩放電流低於相應閾值時，則保存該時刻，更新第三時間T3。所述第三時間T3為從ZC由高變低到ZCBLD由高變低的時間。
參考圖15所示，示意了本發明洩放電路實施例二的工作波形。示意了輸入電壓Vin、輸入電流iin、洩放電流iblr、使能信號EN、CTL和採樣信號RS的相對應的具體波形。由圖中可以看出，與實施例一相似，在初始上電時洩放電流iblr工作時間較長，經延時處理後，iblr時間越來越短，直至維持在最小洩放時間T以內，保證了洩放電路具有較低的功耗。
除此之外，雖然以上將實施例分開說明和闡述，但涉及部分共通之技術，在本領域普通技術人員看來，可以在實施例之間進行替換和整合，涉及其中一個實施例未明確記載的內容，則可參考有記載的另一個實施例。
以上所述的實施方式，並不構成對該技術方案保護範圍的限定。任何在上述實施方式的精神和原則之內所作的修改、等同替換和改進等，均應包含在該技術方案的保護範圍之內。