化學機械拋光用於接合多晶矽插拴製造方法及其結構的製作方法
2023-06-07 21:30:56
專利名稱：化學機械拋光用於接合多晶矽插拴製造方法及其結構的製作方法
技術領域：
本發明涉及集成電路以及半導體器件的製造。更具體地，本發明提供了對動態隨機存取存儲器(「DRAM」)集成電路器件中的接合插拴(contact)結構進行化學機械拋光的方法及其結構。但是，應該認識到本發明具有更加廣泛的可應用性。例如，本發明可以應用於各種其他的應用，例如專用集成電路、微處理器、微控制器、其他的存儲器應用等。
背景技術：
在過去的幾十年中，集成電路已經從製造在單個矽晶片上的少數的互連器件發展到數百萬個器件。性能和複雜度已遠遠超過了當初的想像。為了實現複雜度和電路密度(即，能夠被製造到給定晶片面積上的器件的數量)的提高，對於每一代集成電路，最小器件特徵的尺寸(也被稱為器件「幾何」)變得越來越小。某些半導體器件正在被製成小於0.10微米的特徵尺寸。
不斷增大的電路密度已不僅提高了電路的複雜度和性能，而且也為客戶提供了更便宜的價格。建造傳統的半導體製造工廠常常可能花費成百上千萬，甚至十幾億美元。每一套製造設備具有以每個月幾千到幾萬晶片原料計的生產量。每片晶片上將會有一定數量的晶片產出。通過製造越來越小的個體器件，更多的器件可以被製造半導體的給定的面積中，這樣就可以增加製造設備的產量。使器件更小具有很大的挑戰性，因為每一種用於製造半導體器件的工藝都存在極限。那也就是說，一種給定的工藝通常只能加工到某一特定的特徵尺寸，於是不是工藝就是器件布局需要被改變了。
運行製造晶片的成本也已經極大的提高。眾所周知，在二十世紀七十年代和八十年代中可運行的許多美國製造晶片的公司或廠房現在不再存在了。有些晶片製造二十世紀八十年代搬遷到了日本，並隨後在九十年代搬遷到了韓國和中國臺灣。隨著對於更低成本的製造晶片的不斷需求，中國大陸現在已經成為用於投產製造晶片的地理位置上的選擇。很多公司已經宣布了在中國投產製造晶片的計劃。這樣的公司包括但不限於，摩託羅拉公司、臺灣積體電路製造公司(也被稱為TSMC)等。雖然在中國勞動力成本可能更低，但是隨著對於低成本矽的不斷需求，仍然存在許多依然需要被降低或甚至消除的成本。
從上面可以看出，用於處理半導體器件的改進技術是人們所需要的。
發明內容
根據本發明，提供了用於製造半導體器件的技術。更具體地，本發明提供了對動態隨機存取存儲器集成電路器件中的接合多晶矽插拴進行化學機械拋光的方法及其結構。在這裡，對於本領域的一般技術人員，術語「接合了的(landed)」和「接合的(landing)」是指相似的結構。但是，應該認識到本發明具有更加廣泛的可應用性。例如，本發明可以應用於各種其他的應用，例如專用集成電路、微處理器、微控制器、其他的存儲器應用等。
在具體的實施例中，本方法提供了用於形成接合多晶矽插拴的化學機械拋光的方法。在具體的實施例中，化學機械拋光使用氧化物研磨液而不是傳統的多晶矽研磨液。優選地，通過根據本發明的使用氧化物研磨液的化學機械拋光，獲得適當的柵極氮化矽關鍵尺寸。更重要的是，除了其他的優點之外，本方法還獲得了更低的成本、良好的材料選擇性、減小的凹陷、更低的腐蝕以及提供了更高的產量。
優選地，本方法提供了一種方法，所述方法能夠同時拋光三個不同的膜，並還獲得適當的柵極氮化矽關鍵尺寸。我們已經發現，傳統的多晶矽研磨液具有多晶矽和通常被稱為「BPSG」的硼磷矽玻璃之間的選擇性，這使得這樣的傳統工藝難以令人滿意。
根據本發明，使用了根據本發明的氧化物研磨液拋光諸如多晶矽、BPSG和氮化矽的三種不同的材料。傳統技術的示例不使用根據本發明的氧化物研磨液進行拋光。參見例如美國專利No.5,700,706、No.6,200,875和No.6,524,906。
在一個具體的實施例中，本方法提供了一種用於製造例如DRAM的集成電路器件的方法。本方法包括提供半導體襯底，例如矽晶圓。本方法包括形成位於所述半導體襯底之上的多個MOS電晶體器件。每一個所述MOS電晶體器件都具有氮化物覆蓋和氮化物側壁隔離物。每一個所述電晶體被例如0.1μm的預定寬度互相隔開。本方法包括形成位於所述多個MOS電晶體器件之上的層間介電質層(例如BPSG)，並去除所述層間介電質材料的一部分，以暴露出三個MOS電晶體器件中的至少某一部分和暴露出相應MOS電晶體器件之間的至少三個區域(例如襯底表面)。優選地，所述三個區域對應於MOS電晶體器件的活性區域。本方法將多晶矽填充材料沉積在所述暴露的三個區域的上方，以及所述三個MOS電晶體器件的上方。接著，本方法對所述多晶矽材料進行化學機械平坦化工藝，來減小多晶矽材料的厚度以暴露所述層間介電質材料的一部分。本方法繼續進行所述化學機械平坦化工藝以去除所述層間介電質材料和所述多晶矽膜材料，直至每個所述MOS電晶體上的覆蓋氮化物層已經被暴露。本方法使用位於每個所述MOS電晶體上方的覆蓋氮化物層作為拋光停止層。
在可選的另一個實施例中，本方法提供了一種用於製造例如DRAM的集成電路器件的方法。本方法包括提供半導體襯底，例如矽晶圓。本方法包括形成位於所述半導體襯底之上的多個MOS電晶體器件。每一個所述MOS電晶體器件都具有氮化物覆蓋和氮化物側壁隔離物。每一個所述電晶體被預定寬度互相隔開。本方法包括形成位於所述多個MOS電晶體器件之上的層間介電質層，並去除所述層間介電質材料的一部分，以暴露出三個MOS電晶體器件中的至少若干部分和暴露出相應MOS電晶體器件之間的至少三個區域。本方法包括將多晶矽填充材料沉積在所述暴露的三個區域的上方，以及所述三個MOS電晶體器件的上方，並使用氧化物研磨液對所述多晶矽材料進行化學機械平坦化工藝，來減小多晶矽材料的厚度以暴露所述層間介電質材料的一部分。本方法繼續進行所述化學機械平坦化工藝以去除所述層間介電質材料和所述多晶矽膜材料，直至每個所述MOS電晶體上的覆蓋氮化物層已經被暴露。本方法使用位於每個所述MOS電晶體上方的覆蓋氮化物層作為拋光停止層。
通過本發明獲得了較傳統技術的很多優點。例如，本技術提供一種使用依賴於傳統技術的工藝的簡單方法。在一些實施例中，本方法提供了每個晶片的按管芯計的更高的器件產率。此外，本方法提供了與傳統工藝技術兼容而不用對傳統設備和工藝進行實質修改的工藝。本方法的另一方面提供了使用氧化物研磨液的接合多晶矽插拴的化學機械拋光工藝，以獲得更低的成本、合適的柵極氮化矽關鍵尺寸、改善的均一性、接合多晶矽和BPSG的更低的凹陷和腐蝕。在另一個實施例中，本方法提供了一種包括了回蝕工藝的工藝，其在沉積多晶矽之後，首先進行回蝕，接著進行化學機械拋光。還有，本發明提供了直接化學機械拋光工藝，其在沉積多晶矽之後，進行接合多晶矽插拴的化學機械拋光。優選地，本發明提供一種工藝，其使用特定的氧化物研磨液的稀釋物，而具有相同的或者相近的多晶矽和BPSG去除速率，以及較低的氮化矽去除速率。依據實施例，可以獲得這些優點中的一個或多個。在本說明書的下文中，將詳細並更具體地描述這些以及其它的優點。
參考下文詳細的描述和附圖，可以更全面地理解本發明的各種其它目的、特徵和優點。
圖1是根據本發明實施例的回蝕工藝的簡化示圖。
圖2是根據本發明實施例的直接接合多晶矽插拴的化學機械拋光工藝的簡化示圖。
圖3是在根據本發明實施例的接合多晶矽插拴的化學機械拋光之後斜角度橫截面掃描電鏡圖(SEM)。
圖4是在根據本發明實施例的接合多晶矽插拴的化學機械拋光之後活性區域的橫截面SEM。
圖5是在根據本發明實施例的接合多晶矽插拴的化學機械拋光之後接合多晶矽插拴圖案的橫截面SEM。
圖6是根據本發明實施例，使用了光學終點系統的終點曲線圖。
具體實施例方式
根據本發明，提供了用於製造半導體器件的技術。更具體地，本發明提供了對動態隨機存取存儲器(「DRAM」)集成電路器件中的接合多晶插拴進行化學機械拋光的方法及其結構。但是，應該認識到本發明具有更加廣泛的可應用性。例如，本發明可以應用於各種其他的應用，例如專用集成電路、微處理器、微控制器、其他的存儲器應用等。
根據本發明的實施例的CMP(化學機械拋光)方法可以概括如下。
1.提供半導體襯底，例如矽晶圓；2.形成位於半導體襯底之上的多個MOS電晶體器件(每一個都具有柵極氧化物、氮化物覆蓋和氮化物隔離物以及源/漏區)；3.形成位於多個MOS電晶體器件之上的層間介電質層(例如BPSG)；4.去除層間介電質材料的一部分，以暴露出三個MOS電晶體器件中的至少若干部分(例如柵極結構)和暴露出相應MOS電晶體器件之間的至少三個區域(例如，源/漏區)；5.將多晶矽填充材料沉積在用於電接觸的暴露的三個區域的上方，以及三個MOS電晶體器件的上方；6.使用氧化物研磨液，以對多晶矽材料進行化學機械平坦化工藝，來減小多晶矽材料的厚度以暴露層間介電質材料的一部分；7.繼續進行化學機械平坦化工藝以去除層間介電質材料和多晶矽膜材料，直至每個MOS電晶體上的氮化物層覆蓋已經被暴露，同時使用位於每個MOS電晶體上方的氮化物層覆蓋作為拋光停止層；以及8.按需要進行其他的步驟。
上述順序的步驟提供了根據本發明的一個實施例的用於對接合多晶矽插拴進行CMP的方法。如所示出的，本方法使用了包括使用氧化物拋光研磨液對接合多晶矽插拴進行CMP法的步驟的組合。同樣還有許多其他可供選擇的方法，其中在不背離這裡的權利要求的範圍的情況下，加入某些步驟，移除一個或多個步驟，或者一個或多個步驟按照不同的順序進行。本發明進一步的詳細說明在本說明書中可以找到，在下文中將作更詳細的描述。
圖1是根據本發明實施例的回蝕工藝的簡化示圖。此圖僅作為示例，在這裡其不應不適當地限制權利要求的範圍。本領域的普通技術人員可以發現很多變化、修改和替代。如圖所示，本發明包括用於製造例如DRAM的集成電路器件的方法。還是如圖所示，本方法圖示了單元區域102和外圍區域104中的電晶體。外圍區域可以包括邏輯電路。單元區域包括存儲器單元等。存儲器單元可以是動態隨機存取存儲器單元等。當然，本領域的普通技術人員可以發現其他的變化、修改和替代。
本方法包括提供半導體襯底100，例如矽晶圓。本方法包括形成位於半導體襯底上方的多個MOS電晶體器件101。每個MOS電晶體器件具有氮化物覆蓋103和氮化物側壁隔離物105。每個器件還包括耦合到源/漏區域的柵極區域。電晶體中的每一個被例如0.1μm的預定寬度107相互隔開。源/漏區域與柵極區域中的每一個隔開。
優選地，本方法包括形成位於多個MOS電晶體器件上方的層間介電質層109。優選地，層間介電質是諸如BPSG、FSG等的摻雜玻璃層。本方法包括去除層間介電質材料的一部分，以暴露出三個MOS電晶體器件中的至少若干部分和暴露出相應MOS電晶體器件之間的至少三個區域。所述三個暴露的區域是用於所述MOS電晶體器件的源/漏區域。
接著，本方法將多晶矽填充材料111沉積在所述暴露的三個區域的上方和所述三個MOS電晶體器件的上方。優選地，多晶矽填充材料可以是摻雜多晶矽材料，例如原位(in-situ)摻雜多晶矽材料。依據應用，可以以非晶狀態或者多晶矽狀態沉積所述材料。如果以非晶狀態被沉積，則其稍後被結晶成多晶矽狀態。依據應用，摻雜劑可以是磷，具有從約1.4×1020cm-3到約1.4×1021cm-3的濃度範圍。優選地，多晶矽填充材料形成與暴露的源/漏區域的良好的電接觸，並且與這些暴露的源/漏區域直接接觸。
可選地，如所示出的，本方法進行回蝕工藝131。回蝕工藝可以使用任何合適的刻蝕工藝，例如幹法或溼法刻蝕或者是它們的組合。可以使用反應離子刻蝕(RIE)工藝。優選地，可以進行回蝕，而所述結構的外圍部分已經使用掩蔽層進行了保護。使用去除多晶矽並保留層間介電質層的選擇性刻蝕工藝進行回蝕。當然，本領域的普通技術人員可以發現其他的變化、修改和替代。
接著，本方法對多晶矽材料進行化學機械平坦化工藝133，來減小多晶矽材料的厚度以暴露層間介電質材料的一部分。本方法繼續進行化學機械平坦化工藝以去除層間介電質材料和多晶矽膜材料，直至每個MOS電晶體上的氮化物層覆蓋已經被暴露。優選地，多晶矽填充材料和層間介電質材料被同時去除。本方法使用位於每個MOS電晶體上方的氮化物層覆蓋作為拋光停止層。
優選地，本方法使用氧化物研磨液，以同時去除所述填充材料和層間介電質層。氧化物研磨液還可以將多晶矽填充材料和層間介電質材料之間的選擇性提供至氮化物層覆蓋和氮化物隔離物。在一個具體實施例中，氧化物研磨液可以以水稀釋。僅僅作為示例，氧化物研磨液可以是由CabotMicroelectronics Corporation of 870 Commons Drive，Aurora IL 60564製造的SS-25，但也可以是其他的。SS-25可以以10∶1至2∶1(水與SS-25之比)進行稀釋。當然，可以有其他的變化、修改和替換。在一個具體實施例中，化學機械拋光工藝以44rpm和3psi的下壓力進行。
圖2是根據本發明實施例的簡化的直接接合多晶矽插拴化學機械拋光工藝。此圖僅作為示例，在這裡其不應不適當地限制權利要求的範圍。本領域的普通技術人員可以發現很多變化、修改和替代。如圖所示，本發明包括用於製造例如DRAM的集成電路器件的方法。還是如圖所示，本方法圖示了單元區域和外圍中的電晶體。外圍區域可以包括邏輯電路。單元區域包括存儲器單元等。存儲器單元可以是動態隨機存取存儲器單元等。當然，本領域的普通技術人員可以發現其他的變化、修改和替代。
本方法包括提供半導體襯底，例如矽晶圓。本方法包括形成位於半導體襯底上方的多個MOS電晶體器件101。每個MOS電晶體器件具有氮化物覆蓋和氮化物側壁隔離物。電晶體中的每一個被例如0.1μm的預定寬度相互隔開。
優選地，本方法包括形成位於多個MOS電晶體器件上方的層間介電質層。優選地，層間介電質是諸如BPSG、FSG等的摻雜玻璃層。本方法包括去除層間介電質材料的一部分，以暴露出三個MOS電晶體器件中的至少若干部分和暴露出相應MOS電晶體器件之間的至少三個區域。電晶體之間的至少三個區域被從層間介電質暴露出來。電晶體的至少四個區域被從層間介電質暴露出來。
接著，本方法將多晶矽填充材料111沉積在所述暴露的三個區域的上方和所述三個MOS電晶體器件的上方。優選地，多晶矽填充材料可以是摻雜多晶矽材料，例如原位摻雜多晶矽材料。依據應用，可以以非晶狀態或者多晶矽狀態沉積所述材料。如果以非晶狀態沉積，則其稍後被結晶成多晶矽狀態。依據應用，摻雜劑可以是磷，具有從約1.4×1020cm-3到約1.4×1021cm-3的濃度範圍。
接著，本方法對多晶矽材料進行化學機械平坦化工藝，來減小多晶矽材料的厚度以暴露層間介電質材料的一部分。本方法繼續進行化學機械平坦化工藝以去除層間介電質材料和多晶矽膜材料，直至每個MOS電晶體上的氮化物層覆蓋已經被暴露。優選地，多晶矽填充材料和層間介電質材料被同時去除。本方法使用位於每個MOS電晶體上方的氮化物層覆蓋作為拋光停止層。當然，可以有其他的變化、修改和替換。
在一個具體的實施例中，本方法提供了使用氧化物研磨液並停止於柵極氮化矽的同時拋光多晶矽、BPSG和氮化矽的方法。在形成了柵極並且使用CMP磨光BPSG之後，接多晶矽插拴圖案被形成通過曝光和刻蝕。摻雜多晶矽被沉積在BPSG和接合插拴之上。使用回蝕工藝，刻蝕摻雜多晶矽層，直至BPSG膜被暴露。BPSG層和接合多晶矽被一起拋光並停止於柵極氮化矽。本方法包括過量拋光時間，用於接觸拋光部分氮化矽層，形成最終的接合多晶矽插拴圖案。優選地，少量的氮化矽膜在圖案處被去除，以獲得適當的柵極氮化矽關鍵尺寸，減小凹陷並減小多晶矽和BPSG的腐蝕。
使用直接化學機械拋光工藝，摻雜多晶矽被首先拋光，然後BPSG層和接合多晶矽被拋光，接著柵極氮化矽上的一部分接合多晶矽插拴圖案、接合多晶矽和柵極之間的BPSG被去除。所述工藝然後在圖案處將少量的柵極氮化矽去除，以獲得適當的柵極氮化矽關鍵尺寸，以獲得適當的柵極氮化矽關鍵尺寸，減小凹陷並減小多晶矽和BPSG的腐蝕。
接合多晶矽插拴常常是用於0.13μm DRAM和下一代DRAM的關鍵工藝，但其需要在接合多晶矽插拴CMP(poly CMP)步驟後保持良好的頂部柵極AEI關鍵尺寸的均一性，以及較低的凹陷和腐蝕，而這利用傳統的多晶矽研磨液是很難實現的。本發明具有這樣的一種方法，該方法使用氧化物研磨液來同時拋光多晶矽、BPSG和氮化矽，使多晶矽插拴起作用並獲得高產量。此外，依據實施例，包括回蝕工藝也可以不包括回蝕工藝。
圖3是在根據本發明實施例的接合多晶矽插拴的化學機械拋光之後斜角度橫截面掃描電鏡圖(SEM)。此圖僅作為示例，在這裡其不應不適當地限制權利要求的範圍。本領域的普通技術人員可以發現很多變化、修改和替代。
圖4是在根據本發明實施例的接合多晶矽插拴的化學機械拋光之後圖案的簡化的橫截面SEM。此圖僅作為示例，在這裡其不應不適當地限制權利要求的範圍。本領域的普通技術人員可以發現很多變化、修改和替代。如圖所示，本圖示出了凹陷和腐蝕非常小，並且示出了凹陷為約100～400A，這正是預期的。由圖中還可看出，其中多晶矽填充材料在每一個所述MOS電晶體器件之間形成一個插塞結構，所述插塞結構具有0.06微米至0.15微米的寬度。
圖5是在根據本發明實施例的接合多晶矽插拴的化學機械拋光之後接合多晶矽插拴圖案的簡化的橫截面SEM。此圖僅作為示例，在這裡其不應不適當地限制權利要求的範圍。本領域的普通技術人員可以發現很多變化、修改和替代。如圖所示，本圖示出了凹陷和腐蝕較小，但它們大於活性區域，這是因為在接合多晶矽插拴圖案處比活性區域更高的氮化矽去除量。多晶矽凹陷約為200～400A，而BSPG凹陷約為300～600A。
圖6是根據本發明實施例，使用了光學終點系統的終點曲線圖。此圖僅作為示例，在這裡其不應不適當地限制權利要求的範圍。本領域的普通技術人員可以發現很多變化、修改和替代。數據示出了光學終點可以起到令人滿意的效果。依據實施例，可以有關於本發明的其他細節。
在優選實施例中，本發明提供了一種用於接合多晶矽插拴化學機械拋光的方法。本方法包括形成包括更厚的氮化矽沉積的柵極；在接合多晶矽插拴光刻和刻蝕之後形成接合多晶矽插拴圖案；沉積摻雜多晶矽以形成接合多晶矽插拴；利用化學機械拋光控制柵極氮化矽關鍵尺寸，並保持接合多晶矽插塞和BPSG的更低的凹陷和腐蝕。優選地，本方法使用氧化物研磨液而不是多晶矽研磨液來拋光多晶矽、BPSG和氮化矽。此外，本方法使用名為Cobat Microelectronics SS-55的研磨液和其他合適的混合物作為氧化物研磨液和所有或者某些種類的氧化物研磨液的任何稀釋物。優選地，柵極氮化矽比以前厚200埃至800埃。可選地，依據具體的實施例，本方法還可以包括回蝕工藝。
優選地，本方法包括在多晶矽和BPSG之間的相同或相近的去除速率，以及對氮化矽膜的更低的去除速率，所述氮化矽膜被用作拋光停止層。依據實施例，多晶矽和BPSG的去除速率約為1200A/min到5000A/min，而氮化矽去除速率約為120A/min到800A/min。當然，可以有其他的變化、修改和替換。
還應當理解，這裡所描述的示例和實施例只是為了說明的目的，本領域的普通技術人員可以根據上述實施例對本發明進行各種修改和變化。這些修改和變化都在本申請的精神和範圍內，並且也在所附權利要求的範圍內。
權利要求
1.一種用於製造集成電路器件的方法，所述方法包括提供一個半導體襯底；形成位於所述半導體襯底之上的複數個MOS電晶體器件，每一個所述MOS電晶體器件都具有一個氮化物覆蓋和氮化物側壁隔離物，每一個所述電晶體被一個預定的寬度互相隔開；形成位於所述多個MOS電晶體器件之上的一個層間介電質層；去除所述層間介電質材料的一部分，以暴露出三個MOS電晶體器件中的至少若干部分和暴露出相應MOS電晶體器件之間的至少三個區域；將多晶矽填充材料沉積在所述暴露的三個區域的上方，以及所述三個MOS電晶體器件的上方；對所述多晶矽材料進行化學機械平坦化工藝，來減小多晶矽材料的厚度以暴露所述層間介電質材料的一部分；繼續進行所述化學機械平坦化工藝以去除所述層間介電質材料和所述多晶矽膜材料，直至每個所述MOS電晶體上的氮化物覆蓋層已經被暴露；以及使用位於每個所述MOS電晶體上方的氮化物覆蓋層作為拋光停止層。
2.如權利要求1所述的方法，其中所述層間介電質層是硼磷矽玻璃。
3.如權利要求1所述的方法，其中所述多晶矽填充材料是原位摻雜的，並以非晶態沉積。
4.如權利要求1所述的方法，其中所述化學機械平坦化工藝包括具有對於所述層間介電質與多晶矽選擇性為約1∶1的研磨液。
5.如權利要求1所述的方法，其中所述化學機械平坦化研磨液是美國嘉柏公司的SS-25。
6.如權利要求1所述的方法，其中所述化學機械平坦化工藝的特徵在於，對於多晶矽與氮化物研磨去除率至少為多晶矽∶氮化物研磨去除率為3∶1，優選大於8∶1。
7.如權利要求1所述的方法，其中所述三個MOS器件被提供在單元區域中。
8.如權利要求1所述的方法，還包括檢測所述化學機械拋光平坦化工藝的終點。
9.如權利要求1所述的方法，其中所述覆蓋氮化物被拋光200埃或更小。
10.如權利要求1所述的方法，其中所述多晶矽填充材料在每一個所述MOS電晶體器件之間形成一個插塞結構，所述插塞結構具有0.06微米至0.15微米的寬度。
11.如權利要求1所述的方法，還包括在化學機械平坦化之前，使用回蝕工藝去除所述多晶矽填充材料中的一部分。
12.一種用於製造集成電路器件的方法，所述方法包括提供一個半導體襯底；形成位於所述半導體襯底之上的複數個MOS電晶體器件，每一個所述MOS電晶體器件都具有一個氮化物覆蓋和氮化物側壁隔離物，每一個所述電晶體被一個預定的寬度互相隔開；形成位於所述多個MOS電晶體器件之上的層間介電質層；去除所述層間介電質材料的一部分，以暴露出三個MOS電晶體器件中的至少若干部分和暴露出相應MOS電晶體器件之間的至少三個區域；將多晶矽填充材料沉積在所述暴露的三個區域的上方，以及所述三個MOS電晶體器件的上方；使用氧化物研磨液，對所述多晶矽材料進行化學機械平坦化工藝，來減小多晶矽材料的厚度以暴露所述層間介電質材料的一部分；繼續進行所述化學機械平坦化工藝以去除所述層間介電質材料和所述多晶矽膜材料，直至每個所述MOS電晶體上的覆蓋氮化物層已經被暴露；以及使用位於每個所述MOS電晶體上方的覆蓋氮化物層作為拋光停止層。
13.如權利要求12所述的方法，其中所述化學機械拋光工藝以44rpm和3psi的下壓力進行。
14.如權利要求12所述的方法，其中所述層間介電質材料包括硼磷矽玻璃。
15.如權利要求12所述的方法，其中利用所述化學機械平坦化工藝，同時去除所述層間介電質材料的一部分和所述多晶矽材料的一部分。
16.如權利要求12所述的方法，其中所述化學機械平坦化工藝還去除外圍區域中的所述層間介電質材料的一部分，直至所述相應MOS電晶體上的所述覆蓋氮化物層中的一個或多個已經被暴露。
17.一種用於製造集成電路器件的方法，所述方法包括提供一個半導體襯底；形成位於所述半導體襯底之上的複數個MOS電晶體器件，每一個所述MOS電晶體器件都具有一個氮化物覆蓋和氮化物側壁隔離物，每一個所述電晶體被一個預定的寬度互相隔開；形成位於所述多個MOS電晶體器件之上的一個層間介電質層；去除所述層間介電質材料的一部分，以暴露出三個MOS電晶體器件中的至少若干部分和暴露出相應MOS電晶體器件之間的至少三個區域；將多晶矽填充材料沉積在所述暴露的三個區域的上方，以及所述三個MOS電晶體器件的上方；使用氧化物研磨液，對所述多晶矽材料進行化學機械平坦化工藝，來減小多晶矽填充材料的厚度以暴露所述層間介電質材料的一部分；繼續進行所述化學機械平坦化工藝；使用所述氧化物研磨液進行所述化學機械平坦化工藝，同時去除所述層間介電質材料和所述多晶矽填充材料，直至每個所述MOS電晶體上的覆蓋氮化物層已經被暴露；以及使用位於每個所述MOS電晶體上方的覆蓋氮化物層作為拋光停止層，而同時去除所述層間介電質材料和所述多晶矽填充材料；以及拋光位於每一個所述MOS電晶體上方的所述覆蓋氮化物層的一部分，以圖案化每一個所述MOS電晶體；其中對所述覆蓋氮化物層部分的拋光是為了獲得每個所述的MOS電晶體的一個預定的關鍵尺寸。
18.如權利要求17所述的方法，其中所述層間介電質層是硼磷矽玻璃。
19.如權利要求17所述的方法，其中所述MOS電晶體用於動態隨機存取存儲器單元。
20.如權利要求17所述的方法，還包括對於所述多晶矽填充材料的回蝕工藝。
全文摘要
一種用於製造集成電路器件如DRAM的方法，包括提供半導體襯底；形成位於半導體襯底之上的多個MOS電晶體，每一個MOS電晶體都具有氮化物覆蓋和氮化物側壁隔離物並被預定寬度互相隔開；形成位於多個MOS電晶體之上的層間介電質層，並去除層間介電質材料的一部分以暴露出三個MOS電晶體中的至少若干部分和相應MOS電晶體器件之間的至少三個區域；將多晶矽填充材料沉積在暴露的三個區域和三個MOS電晶體上方；對多晶矽材料進行CMP工藝，來減小多晶矽材料厚度以暴露層間介電質材料的一部分；繼續進行CMP工藝以去除層間介電質材料和多晶矽膜材料，直至每個MOS電晶體上的覆蓋氮化物層已暴露；以及使用位於每個MOS電晶體上方的覆蓋氮化物層作為拋光停止層。
文檔編號H01L21/8234GK1700447SQ20041002461
公開日2005年11月23日 申請日期2004年5月20日 優先權日2004年5月20日
發明者俞昌, 彭洪修 申請人:中芯國際集成電路製造(上海)有限公司