橫向dmos電晶體及其製造方法
2023-06-01 06:17:06 1
專利名稱：橫向dmos電晶體及其製造方法
技術領域：
本發明涉及半導體器件，更具體地，涉及LDMOS電晶體及其製造方法。
背景技術：
理想情況下，作為功率半導體器件，可以在接近半導體的理論擊穿電壓下工作的器件是優選的。 因此，在通過集成電路控制採用高電壓的外部系統的情況下，該集成電路需要一
個用於控制高電壓的內置器件，該內置器件設置有具有高擊穿電壓的結構。 即，在具有高電壓直接施加其上的電晶體的漏極或源極中，要求漏極和源極與半
導體襯底之間的穿通電壓，以及漏極和源極與阱或襯底之間的擊穿電壓高於該高電壓。 高電壓半導體器件中，用於高電壓的LDMOS (Lateral DiffusedMOS，橫向擴散MOS)
具有適於高電壓的結構，因為該LDMOS具有由漂移區分開並由柵電極控制的溝道區和漏極
電極。圖1示出了示例性的L匿OS電晶體的截面圖。 參照圖1 ，為了調節聚集在柵極邊緣的電場以提高漏極_源極擊穿電壓BVdss，在漂移區形成LOCOS 130。 儘管LOCOS 130對提高擊穿電壓BVdss是有效的，但與沒有LOCOS應用到其上的LDMOS相比，鑑於漏極_源極之間的阻抗，LOCOS 130不是有利的。 然而，如果漂移區的濃度增強以提高漏極_源極之間的阻抗，則擊穿電壓BVdss相
應於此降低。即，擊穿電壓BVdss和漏極-源極之間的阻抗具有一種權衡關係。 因此，當維持擊穿電壓BVdss的電平時，提高漏極-源極之間的阻抗存在限制。
發明內容
因此，本發明旨在提供一種L匿OS電晶體及其製造方法。 本發明的一個目的是提供一種L匿OS電晶體及其製造方法，其可以提高LDMOS電晶體的漏極_源極之間的阻抗。 本公開的其他優點、目的和特徵一部分將在下文說明書中闡述，一部分通過對下文的審視對於本領域的普通技術人員將變得明顯或者可以從本發明的實踐中獲得。通過本發明所寫的說明書及其權利要求以及附圖中特別指出的結構，可以實現和獲知本發明的目的和其他優點。 為了實現這些目的和其他優點以及根據本發明的目的，如在本文中所實施的和概括描述的， 一種L匿OS電晶體，包括P型本體區(body region)，形成在N阱中；源極區和源極接觸區，形成在P型本體區中；漏極區，形成為與P型本體區隔開一個距離；L0C0S，形成在P型本體區和漏極區之間的N阱的表面上；主柵電極(main gate electrode)，形成在LOCOS和N阱上；以及輔柵電極(sub-gate electrode)，形成在源極區和源極接觸區之間。
在本發明的另一方面中，一種用於製造LDMOS電晶體的方法，包括以下步驟在N阱中形成P型本體區；在P型本體區中形成源極區和源極接觸區；在源極區和源極接觸區之間形成輔柵電極(sub-gate electrode);形成在與P型本體區隔開一個距離的漏極區；在P型本體區和漏極區之間的N阱的表面上形成LOCOS ;以及在LOCOS和N阱上形成主柵電極。 應當理解，本發明的上述總體描述和以下的具體描述都是示例性的和說明性的，並且旨在提供對所要求的本發明的進一步解釋。
所含附圖用來提供對本公開的進一步理解，其結合到本申請中，構成本申請的一
部分，圖示出本公開的實施例，並與說明書一起解釋本公開的原理。在附圖中 圖1示出了相關技術的L匿OS電晶體的截面圖。 圖2示出了根據本發明的優選實施例的LDMOS電晶體的截面圖。 圖3A 圖3C示出了根據本發明的優選實施例的製造L匿OS電晶體的方法的步驟
的截面圖。
具體實施例方式
現在將詳細參考本發明的具體實施例，其舉例示於附圖中。無論在何種情況下，全部附圖使用相同參考編號來指代相同或類似的部分。 圖2示出了示出了根據本發明的優選實施例的L匿OS電晶體的截面圖。參考圖2，LDMOS電晶體包括N阱210，形成在P型半導體襯底200上；LOCOS 230，形成在N阱210的表面上；漏極區260，形成在N阱210中，在LOCOS 230的一側；以及摻雜N+型雜質的源極區252，摻雜P+型雜質的源極接觸區254 ;以及具有溝槽形狀的第二柵電極256，形成在P型本體區250中，該P型本體區250與漏極區260隔開一定的距離，在LOCOS 230的另一側上。
源極區252和漏極區260形成在LOCOS 230的相對側而彼此隔開。柵極絕緣薄膜240形成在襯底的不包含LOCOS 230的表面上。 第一柵電極270形成在源極區252和漏極區260之間的L0C0S230上。 雖然相關技術的LDMOS電晶體僅具有在源極區252和漏極區260之間形成的第一
電流路徑A，但本發明的LDMOS電晶體，通過在源極區252和源極接觸區254之間形成溝槽
以形成第二柵極，可以另外形成第二電流路徑B。 由於第一電流路徑A從源極區252和漏極區260之間的LOCOS 230的下側繞道，因而使用常規的LOCOS的LDMOS電晶體的第一電流路徑A，即形成在源極區252和漏極區260之間的溝道區具有源極_漏極之間的阻抗所造成的損耗。 因此，在本發明中，通過形成第二柵電極256形成另外的垂直溝道以形成另外的電流路徑。 相應地，由於該另外的電流路徑提高了總電流密度，因而可以提高源極-漏極之間的阻抗。 此外，通過提高電流密度(甚至無需改變漂移區的濃度)，不會發生與源極_漏極之間的阻抗有權衡關係的源極_漏極擊穿電壓BVdss的下降。 將參照附圖根據本發明的優選實施例描述製造LDMOS電晶體的方法。 圖3A 圖3C示出了根據本發明的優選實施例的製造LDMOS電晶體的方法的步驟
的截面圖。 參照圖3A，在P型半導體襯底200上形成NBL 205後，在NBL205上形成N阱210。
在N阱210中形成P型本體區250和LOCOS 230。 例如，通過在半導體襯底上沉積氧化矽薄膜(半導體襯底中摻雜有P型雜質)、在
氧化矽薄膜上塗敷光刻膠以及利用掩模對光刻膠進行曝光和顯影以形成圖樣。 然後，向半導體襯底中注入雜質以形成第一離子注入區後，去除光刻膠。 在氧化矽薄膜上再次塗敷光刻膠，並利用掩模對光刻膠進行曝光和顯影以形成圖樣。 然後，通過向半導體襯底注入雜質形成第二離子注入區後，去除光刻膠。 然後，進行熱處理並且在其上沉積氮化矽薄膜後，在氮化矽薄膜上塗敷光刻膠，並
且利用掩模對光刻膠進行曝光和顯影以形成圖樣。通過使用光刻圖樣作為掩模刻蝕氮化矽
薄膜區域後，去除光刻膠。 然後，執行氧化步驟以形成LOCOS 230。將氧化應用到高電壓區的整個部分。
在N阱210上形成LOCOS 230， LOCOS 230與P型本體區250隔開一定距離。
參照圖3B，在P型本體區250中形成溝槽以形成第二柵電極256。通過在溝槽中埋置氧化物可以形成第二柵電極256。 參照圖3C，向N阱210中注入雜質離子以形成N+型漏極區260和P型本體區250。
通過製成選擇性的P型雜質離子(例如born B)形成P型本體區250，通過使用預定的離子注入掩模(未示出)以固定的劑量(dose)注入P型雜質離子。
P型本體區250的部分用來作為L匿OS電晶體的溝道區。 在P型本體區250中形成摻雜P+型雜質的源極接觸區254和摻雜N+型雜質的源極區252，源極接觸區254和源極區252位於第二柵電極256的相對側上。
然後，在襯底上形成第一柵電極270，柵極絕緣層240設置在襯底和第一柵電極270之間。 將偏置電壓同時施加至第一柵電極270和第二柵電極256上，當施加偏置電壓時，由於存在第二柵電極256，隨該偏執電壓形成溝道區A和垂直溝道區B，溝道區A從P型本體區250開始在LOCOS 230的下側繞道至漏極區260，垂直溝道區B從源極區252至漏極區260。 g卩，在LOCOS 230的下側形成從P型本體區250開始的第一電流路徑A，以及在P型本體區250和漏極區260之間形成第二電流路徑B。 對比相關技術，第二電流路徑B是由溝槽型第二柵電極256的形成而產生的另外
的電流路徑，以與相關技術的電流路徑A —起形成雙電流路徑。 如上述所描述的，本發明的LDMOS電晶體及其製造方法具有以下優點。 由於雙電流路徑提高了總電流密度，雙電流路徑可以提高源極-漏極之間的阻抗。 無需改變漂移區的濃度就可提高電流密度，這可以防止擊穿電壓BVdss的下降，而擊穿電壓BVdss與Rdson具有權衡關係。 在不背離本發明的精神和範圍的前提下，可以對本發明作各種修改及變化，這對 於本領域的技術人員而言是顯而易見的。因此，本發明意在涵蓋在所附權利要求及其等同 替換的範圍內的對本發明的修改和變化。
權利要求
一種LDMOS電晶體，包括P型本體區，形成在N阱中；源極區和源極接觸區，形成在所述P型本體區中；漏極區，形成為與所述P型本體區隔開一個距離；LOCOS，形成在所述P型本體區和所述漏極區之間的所述N阱的表面上；主柵電極，形成在所述LOCOS和所述N阱上；以及輔柵電極，形成在所述源極區和所述源極接觸區之間。
2. 根據權利要求1所述的LDMOS電晶體，其中所述輔柵電極是形成在所述源極區和所 述源極接觸區之間的溝槽型柵電極。
3. 根據權利要求2所述的U)MOS電晶體，其中所述輔柵電極是通過在所述溝槽中埋置 氧化物形成的柵電極。
4. 根據權利要求1所述的LDMOS電晶體，其中所述輔柵電極在所述源極區和所述漏極 區之間形成垂直溝道區。
5. —種用於製造LDMOS電晶體的方法，包括以下步驟 在N阱中形成P型本體區；在所述P型本體區中形成源極區和源極接觸區； 在所述源極區和所述源極接觸區之間形成輔柵電極； 形成與所述P型本體區隔開一個距離的漏極區； 在所述P型本體區和所述漏極區之間的所述N阱的表面 上形成LOCOS ;以及在所述LOCOS和所述N阱上形成主柵電極。
6. 根據權利要求5所述的方法，其中形成輔柵電極的步驟包括在所述源極區和所述源 極接觸區之間形成溝槽的步驟。
7. 根據權利要求5所述的方法，其中形成輔柵電極的步驟包括在所述溝槽中埋置氧化 物的步驟。
8. 根據權利要求5所述的方法，其中形成輔柵電極的步驟包括在所述源極區和所述漏 極區之間形成垂直溝道區的步驟。
全文摘要
本發明的目的是提供一種LDMOS電晶體及其製造方法，可以提高LDMOS電晶體的漏極-源極之間的阻抗。LDMOS電晶體包括P型本體區，形成在N阱中；源極區和源極接觸區，形成在P型本體區中；漏極區，形成在與P型本體區隔開一定距離處；LOCOS，形成在P型本體區和漏極區之間的N阱的表面上；主柵電極，形成在LOCOS和N阱上；以及輔柵電極，形成在源極區和源極接觸區之間。
文檔編號H01L29/423GK101714577SQ20091017883
公開日2010年5月26日 申請日期2009年9月28日 優先權日2008年10月1日
發明者李相容 申請人:東部高科股份有限公司