發送設備和方法、接收設備和方法,以及程序的製作方法

2023-05-31 14:16:36

專利名稱：：發送設備和方法、接收設備和方法,以及程序的製作方法
技術領域：
：本發明涉及發送設備和方法、接收設備和方法以及程序，具體來說涉及通過根據要處理的數據進行切換來使用更適當的生成多項式(generatingpolynomial)的發送設備和方法、接收設備和方法以及程序。
背景技術：
：對於信息記錄設備、通信設備等等而言，在通過傳送線路傳送信息(數據)時，所傳送的信息有時會包括差錯。CRC(循環冗餘校驗)是一種廣泛用來作為檢測信息是否包括差錯的方法的技術。為了執行CRC，要傳送的信息必須預先經歷CRC編碼。將參考圖l來描述CRC編碼。在圖1中，發送設備1和接收設備3通過傳送線路2連接。對於發送設備1而言，CRC被用於通過使CRC代碼(其是通過向信息字(數據)添加CRC奇偶校驗位(CRCparity)而獲得的)經歷諸如Reed-Solomon碼之類的差錯校正編碼，從而通過差錯校正解碼來進行差錯校正檢測。對於發送設備1而言，充當要傳送的CRC編碼目標的、其中連續有多個信息字(數據)的輸入信息系列被輸入到CRC編碼器11，並且經歷CRC編碼。CRC編碼器11的細節將在下文中參考圖2來描述。經歷了CRC編碼的信息被輸入到差錯校正編碼器12，並且經歷諸如Reed-Solomon碼之類的差錯校正編碼。經歷了差錯校正編碼的信息被輸入到傳送線路編碼器13，經歷根據傳送線路2的傳送線路編碼處理，並被發送到傳送線路2。經過傳送線路2的信號被接收設備3的代碼檢測器31所檢測，並且檢測到的信息被輸入到傳送線路解碼器32。經歷了由傳送線路解碼器32進行的傳送線路解碼的檢測到的信息系列被差錯校正解碼器33進行與差錯校正編碼器12的處理相對應的諸如Reed-Solomon碼之類的差錯校正。經差錯校正的信息接下來被輸入到CRC檢測器34。CRC檢測器34使得經差錯校正的檢測到的系列經歷CRC處理，判定差錯校正是否被正確地執行(檢測到的系列是否包括差錯)，並且輸出其結果來作為匹配信號。CRC檢測器34的細節將在下文中參考圖5來描述。通過例如利用信息記錄設備的驅動器的控制器執行重發請求，從CRC檢測器34輸出的匹配信號被用於提高可靠性。作為CRC代碼的其他應用，CRC代碼被用作代碼檢測器中的後處理器，或者被用於頭部信息、分組通信中的發送分組。另外，CRC代碼被用作用於差錯校正的消除標誌。使用CRC代碼的差錯檢測原理將描述使用CRC代碼的差錯檢測原理。當r比特奇偶校驗位被添加到由k比特構成的信息字(數據)以獲得代碼長度為n(n=k+r)比特的代碼字時，利用多項式來表示信息字的(k-1)階信息多項式M(x)被乘以x'。例如，在信息為二進位的"1010101"的情況下，信息多項式M(x)被表示為x6+x4+x2+l。信息多項式M(x)乘以x'的結果M(x》x'是通過使用除以r階生成多項式G(x)時的餘數多項式R(x)(階數為(r-1)階)和商多項式Q(x)，根據以下式(1)獲得的，從而構成例如以下式(2)所示的(n-1)階代碼多項式W(x)。M(x).x'=Q(x)G(x)+R(x)...(1)W(x)=M(x).x'-R(x)...(2)根據式(1)和式(2)之間的關係，代碼多項式成為W(x)=Q(x"G(x)。因此，代碼多項式W(x)可以被生成多項式G(x)除盡。根據上述觀點，例如，當接收設備3接收到作為圖1中的發送設備1通過傳送線路2發送到接收設備3的代碼多項式W(x)的多項式(以下稱為"接收多項式Y(x)")時，接收設備3的CRC檢測器34判定接收多項式Y(x)能否被生成多項式G(x)除盡。當接收多項式Y(x)能被生成多項式G(x)除盡時，接收多項式Y(x)與代碼多項式W(x)相同，因此可以估計在傳送線路2處在信息字中沒有發生差錯，但是在接收多項式Y(x)不能被生成多項式G(x)除盡的情況下，接收多項式Y(x)不是代碼多項式W(x),因此可以判定(可以估計)在傳送線路2處在信息字中發生了差錯。CRC代碼是循環代碼，因此，例如，只要確定了生成多項式G(x)，圖1中的發送設備1內的CRC編碼器11的電路配置就可以通過使用移位寄存器和異或邏輯來相對容易地配置為一個設備。CRC編碼器的示例廣泛用於CRC的生成多項式G(x)的示例包括基於作為16比特CRC的CRC-CCITT標準的G(x)=x6+x12+x5+1，以及基於CRC-ANSI標準的G(x"x"+x"+x2+l。下面將參考圖2來描述當奇偶校驗比特(paritybit)數目(階數)為r=3時，在使用生成多項式G(x)二^+x+l的情況下，圖l中的發送設備l中的CRC編碼器(CRC編碼電路)ll的配置示例。圖2是示出用於從信息多項式M(x)生成代碼多項式W(x)的CRC編碼器ll的配置示例的圖。CRC編碼器11包括CRC奇偶校驗位生成器110、第一選擇器111、第二選擇器112和比特數目計數器113。CRC奇偶校驗位生成器110生成關於k比特信息比特系列的r比特CRC奇偶校驗位，以將其輸出到第一選擇器111。將參考圖3和4來描述CRC奇偶校驗位生成器110處的奇偶校驗位生成方法。第二選擇器112在k比特信息比特系列被輸入到"0"輸入端子期間，基於來自比特數目計數器113的狀態控制信號Sl來對輸入信息比特系列進行輸出。另外，當信息比特系列到"0"輸入端子的輸入結束時，第二選擇器112輸出在CRC奇偶校驗位生成器110處生成的r比特奇偶校驗位，該奇偶校驗位是通過第一選擇器111輸入到"1"輸入端子的。這樣，"k比特信息比特系列"和"基於該信息比特系列在CRC奇偶校驗位生成器110處生成的r比特奇偶校驗比特"被從CRC編碼器11的第二選擇器112輸出。這樣，從第二選擇器U2輸出的代碼比特系列成為了代碼長度n二k+r的代碼比特系列，它由"k比特的信息比特系列"和"r比特的奇偶校驗比特"構成。將描述CRC奇偶校驗位生成器110和第一選擇器111。圖3示出了在使用G(x)=x3+x+1作為生成多項式G(x)的情況下，CRC奇偶校驗位生成器110的電路示例。圖3中的CRC奇偶校驗位生成器110以循環方式與第一移位寄存器ROO、第一異或(EXOR)電路EX0R1、第二移位寄存器ROl、第三移位寄存器R02和第二異或電路EXOR2相連接，並且第二異或電路EXOR2的輸出被輸入到第一異或電路EXORl。注意，在使用生成多項式G(x)=x4+x3+x2+x+1的情況下CRC奇偶校驗位生成器110的電路圖示例將在圖4中示出。圖4中的CRC奇偶校驗位生成器110以循環方式與第一移位寄存器ROO、第一異或(EXOR)電路EXORl、第二移位寄存器ROl、第二異或電路EXOR2、第三移位寄存器R02、第三異或電路EXOR3、第四移位寄存器R03和第四異或電路EXOR4相連接，並且第四異或電路EXOR4的輸出被輸入到第一、第二和第三異或電路EXORl、EXOR2禾nEXOR3。如圖3和圖4中所示，CRC奇偶校驗位生成器110是基於生成多項式G(x)來配置的。換言之，從圖3和圖4中的圖示可以明白，只要確定了生成多項式G(x)，就可以將CRC奇偶校驗位生成器110配置成這樣一個電路移位寄存器和異或電路被以循環方式連接，並且最末級的異或電路的輸出(例如圖3中的第二異或電路EXOR2或者圖4中的第四異或電路EXOR4的輸出)被施加到它的在前級的異或電路。下面將描述圖3所示的CRC奇偶校驗位生成器110的操作。圖4所示的CRC奇偶校驗位生成器110的操作基本上與圖3所示的CRC奇偶校驗位生成器110的操作相同。在圖3中，按照從信息比特系列的高階項起一比特一個的順序，對於每個時間點，例如，對於移位寄存器工作的每個時鐘，利用信息多項式M(x)表示的信息比特系列被輸入到作為第三移位寄存8器R02的上遊的第二異或電路EXOR2，從而信息多項式M(x)乘以x'的比特系列M(x)x'被輸入到CRC奇偶校驗位生成器110。在這裡，第一至第三移位寄存器ROO、R01和R02的初始值是零。在完成向CRC奇偶校驗位生成器110輸入信息比特系列的零階項時，第一至第三移位寄存器ROO、R01和R02處保存的值提供了餘數多項式R(x)的每一階的係數。也就是說，餘數多項式R(x)為R(x)=(R02中保存的內容)xx2+(R01中保存的內容)xx+(R00中保存的內容)。因此，在完成向CRC奇偶校驗位生成器110輸入信息比特系列的零階項時，從圖2中未示出的控制電路輸出的使能信號E0變為禁止(不活動狀態)，CRC奇偶校驗位生成器110的第一至第三移位寄存器ROO、R01和R02中保存的值被保存，並被輸出到第一選擇器111。在圖2中，例如，從具有圖3所示的電路配置的CRC奇偶校驗位生成器110向第一選擇器111的三個輸入端子00、01和10的輸出是CRC奇偶校驗位生成器110的相應移位寄存器ROO、R01和R02的輸出R00。ut、ROUt和R02。ut，並且第一選擇器111根據從圖2中未示出的控制電路輸出的第一選擇信號SO，按順序選擇輸入到三個輸入端子00、Ol和lO的來自CRC奇偶校驗位生成器110的輸出R00。ut、R01。ut和R02加之一，並且將其輸出到第二選擇器112的"1"輸入端子。第二選擇器112根據從由圖2中未示出的控制電路所控制的比特數目計數器113輸出的第二選擇信號Sl，也就是說根據比特數目計數器113的比特計數值，在k比特信息比特系列被輸入到第二選擇器112的"0"輸入端子的時段期間，選擇輸入到"0"輸入端子的信息比特系列，並將該信息比特系列按原樣輸出。另一方面，在完成向CRC奇偶校驗位生成器110輸入信息比特系列，並且已生成了所有奇偶校驗位時，第二選擇器112選擇並輸出被輸入到第二選擇器112的"1"輸入端子的、第一選擇器lll的輸出，即，在CRC奇偶校驗位生成器110中生成的奇偶校驗位。這樣，例如，從圖2中的CRC編碼器11的第二選擇器112輸出的代碼比特系列如上所述由"k比特信息比特系列"和"r比特奇偶校驗比特"構成。因此，代碼比特系列成為了代碼長度n:k+r的代碼比特系列。9例如，在圖1中的發送設備1中，如上所述，在CRC編碼器11處經歷了CRC編碼的代碼比特系列被輸入到差錯校正編碼器12，並且例如經歷諸如Reed-Solomon碼之類的差錯校正編碼。經歷了差錯校正編碼的信息被輸入到傳送線路編碼器13，並且經歷根據傳送線路2的傳送線路編碼處理，並且被發送到傳送線路2。經過傳送線路2的信號被接收設備3的代碼檢測器31所檢測，並且檢測到的信息被輸入到傳送線路解碼器32。經歷了由傳送線路解碼器32進行的傳送線路解碼的檢測到的信息系列經歷由差錯校正解碼器33進行的差錯校正。在CRC檢測器34處，對於經差錯校正的信息，判定檢測到的系列是否包括差錯。圖5是示出用於檢查接收多項式Y(x)是否包括差錯的CRC檢測器34的配置示例的圖。CRC檢測器34包括CRC奇偶校驗器(CRCparitychecker)341和比較器342。CRC奇偶校驗器341如上所述檢査接收多項式Y(x)是否能夠被生成多項式G(x)除盡，並且在接收多項式Y(x)能被生成多項式G(x)除盡的情況下，接收多項式Y(x)與代碼多項式W(x)相同，因此，CRC奇偶校驗器341判定在傳送線路2處在信息字中未發生差錯，但是在接收多項式Y(x)不能被生成多項式G(x)除盡的情況下，接收多項式Y(x)不與代碼多項式W(x)相同，因此CRC奇偶校驗器341判定在傳送線路2處在信息字中發生了差錯。CRC奇偶校驗器341是用於將接收多項式Y(x)除以生成多項式G(x)的電路，比較器342是用於判定CRC奇偶校驗器341進行的除法的結果是否包括餘數的電路。圖6示出了CRC奇偶校驗器341的配置示例。圖6所示的CRC奇偶校驗器341的配置對應於圖3所示的CRC奇偶校驗位生成器110。在CRC奇偶校驗位生成器110具有圖4所示的電路配置的情況下，CRC奇偶校驗器341也具有與之相應的電路配置。下面將描述與圖3所示的CRC奇偶校驗位生成器110相對應的CRC奇偶校驗器341。圖6所示的CRC奇偶校驗器341以循環方式與第一異或電路EXORll，第一移位寄存器RIO、第二異或電路EXOR12、第二移位寄存器Rl1和第三移位寄存器R12相連接，並且具有第三移位寄存器R12的輸出被輸入到第二異或電路EXOR12的電路配置。在圖6中的CRC奇偶校驗器341中，利用接收多項式Y(x)表示的接收比特系列在每個時間點上按從高階項起的順序一次一比特地被輸入到第一移位寄存器R10的右邊緣處的第一異或電路EXORll。在完成向CRC奇偶校驗器341輸入接收比特系列的零階項時，第一至第三移位寄存器RIO、Rll和R12中保存的值提供了餘數多項式R(x)的係數。也就是說，R(x)=(R12的值)xx2+(Rll的值)xx+(R10的值)。在這裡，第一至第三移位寄存器RIO、R11和R12的初始值為零。在圖5中，從CRC奇偶校驗器341到比較器342的輸出R10。ut、Rll。ut和R12。ut是圖6中的CRC奇偶校驗器341的相應寄存器RIO、Rll和R12的輸出。比較器342比較(判定)R10。ut、Rll。w和R12。ut的值是否都為零，即，餘數為零，並且輸出表示R10。ut、Rll。ut和R12。ut的值是否都為零的1比特匹配信號。也就是說，在R10。ut、Rll。w和R12。ut的值都為零的情況下，接收多項式Y(x)與代碼多項式W(x)相同，例如，表示判定在傳送線路2處在信息字中未發生差錯的邏輯"1"的匹配信號被從比較器342輸出，否則，例如邏輯"0"的匹配信號被輸出。CRC的差錯檢測能力一般是利用隨機差錯檢測能力、突發差錯檢測能力和代碼的未檢測差錯概率(undetectederrorprobability)Pud來評估的，並且是利用生成多項式G(x)和代碼長度n來確定的。現在，代碼的未檢測差錯概率Pud表示儘管由於在傳送線路上發生了差錯而導致接收字變成了與所發送的代碼字不同的代碼字(其中CRC奇偶校驗位被計算為與所提供的信息比特不同的信息比特的代碼字)卻判定沒有差錯的概率。原始代碼字被改變為一個不同的代碼字，因此，即使使用CRC，餘數也為0。也就是說，存在這樣的情況雖然接收字包括差錯，但卻判定沒有差錯。例如，如J.K.Wolf,R.D.Blakeney,"AnexactevaluationoftheprobabilityofundetectederrorforcertainshortenedbinaryCRCcodes,"MilitaryCommunicationsConference,1988，MILCOM88,Conferencerecord,'21stCenturyMilitaryCommunications-What'sPossible',1988IEEE，vol.1,pp.287-292，Oct.1988中所公開的，代碼的未檢測差錯概率P^是用階數(奇偶校驗位數目)r、代碼長度n、通過確定生成多項式G(x)和代碼長度n而獲得的權重分布A或者或者雙代碼權重分布B、以及二元對稱信道處的信道比特差錯概率(轉變概率)來表示的，如下所示。formulaseeoriginaldocumentpage12(3)formulaseeoriginaldocumentpage12(4)對於隨機差錯檢測能力來說，可以檢測所有的(dmin-l)個或者更少的差錯。但是，除了這些以外，還可以檢測大量的差錯。另外，對於突發差錯檢測能力來說，可以檢測長度等於或小於生成多項式G(X)的階數的所有差錯。但是，即使對於長度大於生成多項式的階數的突發差錯來說，大多數差錯也是可以被檢測的。在J.K.Wolf,R.D.Blakeney，"AnexactevaluationoftheprobabilityofundetectederrorforcertainshortenedbinaryCRCcodes,"MilitaryCommunicationsConference,1988，MILCOM.88，Conferencerecord,'21stCenturyMilitaryCommunications-What'sPossible',1988IEEE,vol.1,pp.287-292,Oct.1988;T.Baicheva，S.Dodunekov,"Undetectederrorprobabilityperformanceofcyclicredundancy-checkcodesof16-bitredundancy,"IEEProc.Comm.,vol.147,no.5，pp.253-256，Oct.2000;P.Kazakov,"FastCalculationoftheNumberofMinimum-WeightWordsofCRCCodes,"IEEETrans.Inform.Theory,vol.47，no.3,pp.1190-1195,Mar.2001;P.Koopman,"CyclicRedundancyCode(CRC)PolynomialSelectionForEmbeddedNetworks,"TheInternationalConferenceonDependableSystemandNetworks,DSN-2004;G.Castagnoli,J.Ganz，P.Graber,"OptimumCyclicRedundancy-CheckCodeswith16-BitRedundancy,"IEEETrans.Comm.,vol.38,no.1,pp.111-114，Jan.1990;G.Funk，"DeterminationofBestShortenedCodes,"IEEETrans.Comm.,vol.44，no.1,pp.1-6，Jan.1996;D.Chun,J.K.Wolf,"SpecialHardwareforResults,"IEEETrans.Comm.,vol.42,no.10,pp.2769-2772,Oct.1994;以及G.Castagnoli,S.Brauer，M.Herrmann,"OptimumofCyclicRedundancy-CheckCodeswith24and32ParityBits,"IEEETrans.Comm.,vol.41，no.6,pp.883-892,Jun.1993中，已經作出了關於用來使代碼的未檢測差錯概率最小化的生成多項式的多種報告，並且已經根據生成多項式的階數(奇偶校驗位的數目)和代碼長度提出了多種生成多項式。在T.Baicheva,S.Dodunekov，"Undetectederrorprobabilityperformanceofcyclicredundancy-checkcodesof16-bitredundancy,"IEEProc.Comm.,vol.147,no.5，pp.253-256，Oct2000和P.Kazakov,"FastCalculationoftheNumberofMinimum-WeightWordsofCRCCodes,"IEEETrans.Inform.Theory,vol.47,no.3,pp.1190-1195,Mar.2001中，已經提出了一種生成多項式，其中，利用16比特CRC，代碼的未檢測差錯概率針對每個代碼長度被抑制到了最小值。另夕卜，在G.Castagnoli,J.Ganz，P.Graber,"OptimumCyclicRedundancy-CheckCodeswith16-BitRedundancy,"IEEETrans.Comm.,vol.38，no.1,pp.111-114,Jan.1990禾口G.Castagnoli,S.Brauer,M.Herrmann,"OptimumofCyclicRedundancy-CheckCodeswith24and32ParityBits,"IEEETrans.Comm.,vol.41,no.6,pp.883-892,Jun.1993中，己經確認代碼的未檢測差錯概率Pud表現出這樣的屬性當代碼長度n變化時，以其中代碼的最小漢明距離d^發生變化的代碼長度為界，代碼的未檢測差錯概率Pud錯誤地增大。圖7是示出在作為示例的8比特CRC的情況下最小(有限)未檢測差錯概率屬性的圖。在圖7中，水平軸指示出代碼長度n(比特)，垂直軸指示出代碼的未檢測差錯概率Pud。這將被稱為n-Pud屬性。在1997年8月27日遞交的發明人為J.M.Stein、專利權人為QaulcommIncorporated、題為"METHODFORSELECTINGCYCLICREDUNDANCYCHECKPOLYNOMIALSFORLINEARCODEDSYSTEMS"的美國專利6,085,349中，已經公開了涉及CRC生成多項式的選擇方法的發明。在1997年8月27日遞交的發明人為J.M.Stein、專利權人為QaulcommIncorporated、題為"METHODFORSELECTINGCYCLICREDUNDANCYCHECKPOLYNOMIALSFORLINEARCODEDSYSTEMS"的美國專利6,085,349中，當給定生成多項式的階數時，基於為所有具有該階數的生成多項式計算的距離譜來選擇生成多項式。該距離譜是表示在每個漢明距離下代碼字的數目的表格。這樣，選擇具有最大的最小漢明距離的生成多項式，並且選擇用於使代碼的未檢測差錯概率最小化的生成多項式。
發明內容如上所述，CRC差錯檢測能力(未檢測差錯概率、隨機差錯檢測能力和突發差錯檢測能力)是利用生成多項式和代碼長度來確定的。對於所有的代碼長度而言，既不存在其中代碼的未檢測差錯概率為最小(有限值)的生成多項式，也不存在其中代碼的最小漢明距離為最大的生成多項式，並且其中未檢測差錯概率為最小的生成多項式和其中代碼的最小漢明距離為最大的生成多項式根據代碼長度而有所不同。也就是說，對於廣泛使用的CCITT標準和ANSI標準，P.Koopman,"CyclicRedundancyCode(CRC)PolynomialSelectionForEmbeddedNetworks,"TheInternationalConferenceonDependableSystemandNetworks,DSN-2004;G.Castagnoli,J.Ganz，P.Graber,"OptimumCyclicRedundancy-CheckCodeswith16-BitRedundancy,"IEEETrans.Comm.,vol,38，no.1,pp.111-114,Jan.1990;G.Funk，"DeterminationofBestShortenedCodes,"IEEETrans.Comm.,vol.44,no.1,pp.1-6，Jan.1996;D.Chun,J.K.Wolf,"SpecialHardwareforComputingtheProbabilityofUndetectedErrorforCertainCRC14CodesandTestResults,"IEEETrans.Comm.,vol.42，no.10,pp.2769-2772,Oct.1994;以及G.Castagnoli,S.Brauer,M.Herrmann,"OptimumofCyclicRedundancy-CheckCodeswith24and32ParityBits,"IEEETrans.Comm.,vol.41，no.6,pp.883-892,Jun.1993等等之中示出的生成多項式，其中代碼的未檢測差錯概率為最小並且代碼的最小漢明距離為最大的代碼長度範圍是有限的。對於上述文獻中的大多數而言，在數據通信等等中代碼長度較長(數千比特或更多)的情況下，已經進行了設計以使得代碼的未檢測差錯概率變為最小(有限值)。存在這樣一種生成多項式，其在代碼長度較短的情況下，例如CRC被用於頭部信息的情況下，CRC被用於對諸如光碟之類的記錄介質進行的數據記錄的情況下，等等，表現出更優秀的性能。在T.Baicheva,S.Dodunekov，"Undetectederrorprobabilityperformanceofcyclicredundancy-checkcodesof16-bitredundancy,"IEEProc.Comm.,vol.147，no.5，pp.253-256,Oct.2000;P.Kazakov,"FastCalculationoftheNumberofMinimum-WeightWordsofCRCCodes,"IEEETrans.Inform.Theory,vol.47,no.3,pp.1190-1195,Mar.2001等等中，己經提出了一種生成多項式，其中，對於每個代碼長度，代碼的未檢測差錯概率是最低的，但是在此情況下，當對於不同的代碼長度使用該生成多項式時，在每種情況下必須使用不同的生成多項式。例如，在1997年8月27日遞交的發明人為J.M.Stein、專利權人為QaulcommIncorporated、題為"METHODFORSELECTINGCYCLICREDUNDANCYCHECKPOLYNOMIALSFORLINEARCODEDSYSTEMS"的美國專利6,085,349中，選擇其中代碼的最小漢明距離對於每個代碼長度具有最大值的生成多項式，但是這包括導致電路規模增大的問題。在實際系統中，使用了具有多種代碼長度和多種奇偶校驗位長度的生成多項式，但是迄今為止還沒有闡明對於所有代碼長度和奇偶校驗位長度都是最優的CRC代碼，因此僅利用當前可用的CRC代碼，不足以在實際的系統中獲得最小的未檢測差錯概率Pud。因此，需要這樣一種生成多項式，其中，對於給定的代碼長度和奇偶校驗位長度，代碼的未檢測差錯概率能夠被儘可能地減小，代碼的最小漢明距離能夠被儘可能地增大，並且該生成多項式能被用於儘可能寬的代碼長度範圍中。另外，例如，在用於圖1中的發送設備1的CRC編碼器和用於接收設備3的CRC檢測器被配置為電路的情況下，需要通過其能夠簡化該電路的CRC編碼方法。已經認識到，需要提供能夠通過根據要處理的數據進行切換來使用的更適當的生成多項式。根據本發明實施例的一種發送設備包括CRC編碼處理單元，配置為包括用於以代碼長度不同的多個數據中的每一個為目標的CRC編碼處理的多個生成多項式，並且使用所述多個生成多項式中的最優生成多項式來執行CRC編碼處理；以及發送單元，配置為發送由CRC編碼處理單元執行CRC編碼處理而獲得的數據。所述多個生成多項式可以是通過包括以下過程的處理來選擇的生成多項式第一過程，用於對於具有添加了r比特奇偶校驗位的k比特信息字的每個代碼的代碼長度(n)，獲得作為最小漢明距離(dmm)的最大值的最大最小漢明距離(Max.dmm)，第二過程，用於獲得代碼的最大最小漢明距離(Max.dmm)發生變化的代碼長度(n)，並且獲得該代碼長度(n)的範圍(nmin(r,Max.dmin)白^nmax(r,Max.dmin))，第三過程，用於通過全局搜索找出一生成多項式(G(x))，該生成多項式滿足條件(dmin=Max.dmin)，其中，對於所述代碼長度(n)的範圍(nmin(r，Max.dmin)Snmax(r，Max.dmin))，最小漢明距離(dmin)等於代碼的最大最小漢明距離(Max.dmin)，以及第四過程，用於從通過所述全局搜索找出的生成多項式(G(x))中，選擇項數(w)和未檢測差錯概率(Pud)為最小的生成多項式。根據本發明實施例的發送方法或程序包括以下步驟通過使用多個生成多項式中的最優生成多項式來執行CRC編碼處理；以及發送通過執行CRC編碼處理而獲得的數據。根據本發明實施例的一種接收設備包括獲得單元，配置為基於從發送設備發送來的信號來獲得數據；以及CRC處理單元，配置為包括用於以代碼長度不同的多個數據中的每一個為目標的CRC編碼處理的多個生成多項式，並且通過使用所述多個生成多項式中的最優生成多項式執行CRC編碼處理來檢測數據的差錯。所述多個生成多項式可以是通過包括以下過程的處理來選擇的生成多項式第一過程，用於對於具有添加了r比特奇偶校驗位的k比特信息字的每個代碼的代碼長度(n)，獲得作為最小漢明距離(dmin)的最大值的最大最小漢明距離(Max.dmin);第二過程，用於獲得代碼的最大最小漢明距離(Max.dmin)發生變化的代碼長度(n)，並且獲得該代碼長度(n)的範圍(nmin(r，Max.dmin)^nmax(r,Max.dmin));第三過程，用於通過全局搜索找出一生成多項式(G(x))，該生成多項式滿足條件(dmin=Max.dmin)，其中，對於所述代碼長度(n)的範圍(nmin(r，Max.dmin)Snmax(r,Max.dmin))，最小漢明距離(dmin)等於代碼的最大最小漢明距離(Max.dmin);以及第四過程，用於從通過所述全局搜索找出的生成多項式(G(x))中，選擇項數(w)和未檢測差錯概率(Pud)為最小的生成多項式。根據本發明實施例的接收方法或程序包括以下步驟基於從發送設備發送來的信號來獲得數據；以及通過使用所述多個生成多項式中的最優生成多項式執行CRC處理來檢測數據的差錯。在本發明的實施例中，通過使用多個生成多項式中的最優生成多項式來執行CRC編碼處理，並且發送通過執行CRC編碼處理而獲得的數據。在本發明的實施例中，基於從發送設備發送來的信號來獲得數據，並且通過使用多個生成多項式中的最優生成多項式執行CRC處理來檢測數據的差錯。根據本發明，通過根據要處理的數據來進行切換，可以使用更適當的生成多項式。圖1是示出發送設備和接收設備的配置示例的圖，該發送設備和接收設備充當根據本發明實施例的CRC編碼方法和CRC編碼設備所應用到的示例s圖2是示出圖1中的發送設備中的CRC編碼器的配置示例的圖；圖3是示出圖2所示的CRC編碼器中的CRC奇偶校驗位生成器的第一配置示例的圖4是示出圖2所示的CRC編碼器中的CRC奇偶校驗位生成器的第二配置示例的圖5是示出圖1中的接收設備中的CRC檢測器的配置示例的圖6是示出構成圖5所示的CRC檢測器的CRC奇偶校驗位檢測器的配置示例的圖7是示出n-Pud屬性的曲線圖，其中示出了在其中在8比特CRC的情況下代碼的最小漢明距離最大值Max.dmin發生變化的代碼長度n(水平軸)中，代碼的未檢測差錯概率Pud(垂直軸)的變化；圖8是示出根據本發明實施例的CRC代碼選擇方法的處理內容示例的流程圖9是示出圖8所示的流程圖中的部分詳細處理的流程圖；圖10是示出在16比特CRC中，一個實施例和比較示例的n-Pud屬性的曲線圖11是示出在8比特CRC中，一個實施例和比較示例的n-Pud屬性的曲線圖12是示出發送和接收系統的配置示例的圖13是示出流結構的示例的圖14是示出CRC奇偶校驗位的生成示例的圖15是示出將被添加到基帶幀的數據示例的圖16是示出發送設備的配置示例的框圖17是示出以通用連續流作為目標的幀的生成的圖18是示出以分組化的流作為目標的幀的生成的圖19是示出發送設備的另一配置示例的框18圖20是示出圖16中的CRC編碼器的電路配置示例的圖21是示出未檢測差錯概率的仿真結果的圖22是示出接收設備的配置示例的框圖23是示出接收設備的另一配置示例的框圖24是示出圖22中的CRC檢測器的電路配置示例的圖25是描述圖16中的發送設備的處理的流程圖26是描述圖16中的發送設備的另一處理的流程圖27是描述圖22中的接收設備的處理的流程圖28是示出發送設備的另一個配置示例的框圖29是示出表示數據長度和生成多項式之間的對應關係的列表示例的圖30是示出表示數據類型和生成多項式之間的對應關係的列表示例的圖31是示出圖28中的CRC編碼器的電路配置示例的圖；圖32是示出接收設備的另一配置示例的框圖；圖33是示出圖32中的CRC檢測器的電路配置示例的圖；圖34是描述圖28中的發送設備的處理的流程圖；圖35是描述圖28中的發送設備的另一處理的流程圖；並且圖36是描述圖32中的接收設備的處理的流程圖。具體實施方式CRC代碼選擇方法
技術領域：
：本發明的發明人注意到，以其中代碼的最小漢明距離dmin發生變化的代碼長度n為界，代碼的未檢測差錯概率Pud的屬性突然惡化，如圖7所示。圖7中的N-Pud屬性示出了關於具有每種代碼長度的多種類型的生成多項式G(x)的極限。在圖7所示的關於8比特CRC的示例中，在諸如代碼長度n=10至12、13至17、18至127、128至255等等的分界線處，代碼的未檢測差錯概率Pud突然變化。另外，其中代碼的最小漢明距離dmin發生變化的代碼19長度n依據生成多項式而有所不同。另外，具有代碼長度n的代碼的最小漢明距離dmin依據生成多項式而有所不同。圖8是示出根據本發明實施例的CRC代碼選擇方法的處理內容示例的流程圖。下面將參考圖8，基於上述認識，描述根據本發明的發明人所作出的本發明的實施例的CRC代碼選擇方法。步驟S1:獲得Max.(Un。代碼的最小漢明距離(Lm越大，隨機差錯檢測能力就越高，並且代碼的未檢測差錯概率就越低，這是合乎需要的，因此，首先，對於奇偶校驗位數目(階數)為r的代碼的每個代碼長度，獲得最小漢明距離d曲的最大值(禾爾為最大最小、漢明距離(maximumminimumhammingdistance)或者最小漢明距離最大值，並且表示為Max.dmin)。步驟S2:獲得其中Max.cUn發生變化的代碼長度n。接下來，獲得其中最大最小漢明距離Max.cUn發生變化的代碼長度n，並且其中Max.cUn為常數的代碼長度n的範圍被表示為nmin(r,Max.dmin)Sn《nmax(r,Max.dmin)。nmin(r，Max,dmin)表示代碼長度n的最小範圍nmin由r和Max.di所規定，類似地，nmax(r,Max.(Un)表示代碼長度n的最大範圍nmax由r禾口Max.dmin夫見定。圖7示出8比特CRC的情況。但是要注意，在代碼長度n超過生成多項式G(x)的周期p時，對於圖7中的示例而言，在nS256時，代碼的最小漢明距離(Un為2。當生成多項式G00為本原多項式時，生成多項式G(x)的周期p變為最大，並且最大周期用(2f-1)表示。也就是說，在Max.dmin=2的情況下，不論生成多項式G(x)為何，代碼長度n的範圍都是2TSoo。也諸說，nmin(r,2)=2r和nmax(r，2)=oq^立。步驟S3:通過全局搜索，找出在nminSiVax的情況下滿足dmin=Max.(Un的G(x)。接下來，需要能夠用於處於儘可能寬的範圍中的代碼長度n的生成多項式，因此通過全局搜索找出在nmin(r,Max.dmin)白盤腿(r，Max.U的情況下滿足dmin=Max.dmin的生成多項式G(x)。步驟S4:在通過全局搜索找出的G(X)中，選擇出這樣的G(X):其中，項數W和代碼的未檢測差錯概率Pud都是最小的。另外，在通過全局搜索找出的生成多項式G(X)中，選擇出這樣的生成多項式G(X):其中，項數W和代碼的未檢測差錯概率Pud都是最小的。將參考圖9來描述關於步驟S3和S4中的搜索和選擇方法的具體示步驟S41:通過全局搜索，對於(rvax,rvax-r)的代碼，找出滿足p2nm狄並且還滿足dmin=Max.dmin的G(x)。首先，為了在nmin(r,Max.dmin)SnSnmax(r，Max.dmiJ的情況下滿足dmin=Max.dmin，關於周期p，必須滿足p^n腿(r,Max.dmin)，並且關於(n腿，nmax-r)，必須滿足dmin=Max.dmin，因此通過全局搜索找出滿足此條件的生成多項式G(x)。步驟S42:從通過全局搜索找出的G(x)中，選擇出項數w最小的生成多項式G(x)。接下來，從通過全局搜索找出的G(x)中，選擇出項數w最小的生成多項式G(x)。另外，當G(x)的項數為w時，利用G(x)生成的代碼字包括漢明距離dH為w的代碼字。因此，如果利用G(x)生成的代碼的最小漢明距離d畫為最大最小漢明距離Max.dmin，那麼w2Max.dmin成立。如果考慮到這一點，就能夠省去步驟S41中對滿足w<Max.dmin的G(x)的搜索。步驟S43:找出其Pud最小的G(x)。接下來，利用式(4)獲得通過使用生成多項式G(x)而編碼的CRC代碼的、在nmin(r，Max.dmin)Snmax(r,Max.cU)的情況下的代碼的未檢測差錯概率Pud，並且找出Pud為最小的生成多項式G(x)。但是，對於代碼長度n變得更大並且Max.dmin=2的情況，如上所述，代碼長度n的範圍是2f白^cx^即，nmin(r,2)=2"並且nmax(r，2)=喊立，這阻礙了利用步驟S41中所示的過程來搜索生成多項式G(x)。另外，對於2fSn，所有的生成多項式G(x)都滿足dmin=Max.dmin=2。因此，通過考慮到這樣一個屬性，即在d,^-2時，周期p越大，代碼的未檢測差錯概率Pud就越低，從其中周期p具有關於Max.dmin=2的最大周期1(本原多項式)的生成多項式G(X)中，選擇出其中多項式中的項數W和代碼的未檢測差錯概率Pud都為最小的生成多項式G(X)。也就是說，這與在Max.dmin=3的情況下獲得的生成多項式G(x)相同。其原因是因為n腿(r，3"2r—l成立。實施例和比較示例將描述利用上述方法找出的生成多項式G(x)的示例，以及比較示例。表l-A至l-C示出了具有奇偶校驗比特數目(階數)r=3，4,6,8,10，12,14和16的每個代碼長度的生成多項式G(x)的根據本發明的實施例，以及作為比較示例的一般使用的生成多項式示例。表1-Atableseeoriginaldocumentpage22表l-Btableseeoriginaldocumentpage23生成多項式G(X)是以十六進位來描述的。例如，十六進位中的"F"等於二進位數的"1111"。另外，十六進位中的"12D"表示為二進位數的"100101101"，這表示生成多項式G(x):x8+x5+x3+x2+l。另外，其中高階係數和低階係數被顛倒的多項式被稱為互易多項式(reciprocalpolynomial)，該互易多項式表現出相同的屬性。表l-A至l-C的第四至第七列表示代碼的最小漢明距離dmin、生成多項式G(x)、項數w、以及代碼的未檢測差錯概率Pud，它們是通過使用根據本發明實施例的生成多項式來生成的。表l-A至l-C的第八至第十一列表示代碼的最小漢明距離dmin、生成多項式G(x)、項數w、以及代碼的未檢測差錯概率Pud，它們是通過使用根據比較示例的生成多項式來生成的。在表1-A至1-C中，符號"-"表示這樣的部分在上述步驟中搜索和選擇的生成多項式己在其他文獻中提出，並且這些部分將在表2中示出，以供參考。表2tableseeoriginaldocumentpage24作為本發明的實施例示出的生成多項式G(X)是這樣的生成多項式其中，在nmin(r,Max.dmin)SnSnmax(r,Max.dmin)的情況下滿足dmin=Max.dmin，並且項數w是生成多項式G(x)中最小的，並且代碼的未檢測差錯概率Pud是其中最低的。另外，圖IO和11分別示出了對於16比特CRC和8比特CRC而言，代碼長度n和代碼的未檢測差錯概率Pud之間的屬性(n-Pud屬性)。對於這些示例，生成多項式G(x)、項數w、Max.dmin恆定代碼長度範圍iVin^Vax是按順序從左起表示的，並且如果最後標明"新"，則這是從本發明獲得的，而由[]所包圍的是已經在其他文獻中提出的生成多項式，並且其中的數字表示其文獻號。這樣獲得的生成多項式G(x)的示例被布置並列出如下。(1)當階數『=3並且代碼長度11=4時，獲得生成多項式0("=^+x2+X+1。(2)當階數r=4並且代碼長度n為6SnS7時，獲得生成多項式G(x)=x4+x2+x+1(互易多項式:x4+x3+x2+l)。(3)當階數r二6並且代碼長度n-7時，獲得生成多項式G(x)=x6+x5+x4+x3+x2+X+1。(4)當階數1=6並且代碼長度11=8時，獲得生成多項式G(x):xe十X4+X2+X+l(互易多項式:X6+X5+X4+X2+1)。(5)當階數『=6並且代碼長度11=8時，獲得生成多項式0^)=^+X4+X3+X+l(互易多項式:X6+X5+X3+X2+1)。(6)當階數1=6並且代碼長度11=8時，獲得生成多項式G(x)=x6+x5+x3+X+1。(7)當階數r:6並且代碼長度n為9SnS31時，獲得生成多項式G(x)=x6+x2+x+1(互易多項式:x6+x5+x4+l)。(8)當階數『=8並且代碼長度11=9時，獲得生成多項式G(x)=x8+x7+x6+x5+x4+x3+x2+X+1。(9)當階數r:8並且代碼長度n為10Sn^12時，獲得生成多項式G(X)=X8+X5+X4+X3+X+1(互易多項式:X8+X7+X5+X4+X3+1)。(10)當階數r-8並且代碼長度n為10Sn^l2時，獲得生成多項式G(X)=X8+X6+X3+X2+X+1(互易多項式:X8+X7+X6+X5+X2+1)。(11)當階數r:8並且代碼長度n為18Sn^127時，獲得生成多項《G(X)=X8+X4+X+1(互易多項式:X8+X7+X4+l)。(12)當階數r=8並且代碼長度n為n》128時，獲得生成多項式G(x)=x8+x5+x3+x2+x+1(互易多項式:x8+x6+x5+x3+1)。(13)當階數『=10並且代碼長度n^ll時，獲得生成多項式G(x)二x10+x9+x8+x7+x6+x5+x4+x3+x2+X+1。(14)當階數1"=lO並且代碼長度n-12時，獲得生成多項式G(x)二X10+X8+X6+X4+X3+X2+X+l(互易多項式:X10+X9+X8+X7+X6+X4+X2+l)。(15)當階數『=10並且代碼長度n為23SnS31時，獲得生成多項《G(X)=X10+X9+X3+X+1(互易多項式:X10+X9+X7+X+l)。(16)當階數r二10並且代碼長度n為32^n《511時，獲得生成多項《G(x)=x10+x5+x2+1(互易多項式:x10+x8+x5+l)。(17)當階數『=10並且代碼長度n為512時，獲得生成多項式G(x)=x1°+x3+1(互易多項式x1Q+x7+l)。(18)當階數『=12並且代碼長度11=13時，獲得生成多項式G(x)二x12+x11+x10+x9+x8+x7+x6+x5+x4+x3+x2+X+1o(19)當階數r-12並且代碼長度n^14時，獲得生成多項式G(x)=X12+X10+X8+X6+X4+X3+X2+X+l(互易多項式？+X"+xiO+x9+X8+x6+x4+x2+l)。(20)當階數r二12並且代碼長度n為24^n^39時，獲得生成多項式G(X)=X12+X11+X7+X3+X+1(互易多項式X12+X11+X9+X5+X+1)。(21)當階數r-12並且代碼長度n為40^nS65時，獲得生成多項式G(x)=x12+x10+x7+x6+x5+x2+1。(22)當階數r:12並且代碼長度n為66《n^2047時，獲得生成多項式G(X)-X"+x7+x2+l(互易多項式X12+X1Q+X5+1)。26(23)當階數r-12並且代碼長度n為n22048時，獲得生成多項式G(X)=X12+X7+X6+X4+1(互易多項式:X12+X8+X6+X5+1)。(24)當階數r=14並且代碼長度n=15時，獲得生成多項式G(x)=X"+,3+^2+X"+^。+x9+x8+x7+x6+x5+x4+x3+x2+X+l。(25)當階數r=14並且代碼長度n=16時，獲得生成多項式G(x)=X14+X12+X10+X9+X7+x5+X4+X3+X+l(互易多項式^4+xi3+x"十x10+x9+x7+x5+x4+x2+l)。(26)當階數r=14並且代碼長度n=17時，獲得生成多項式G(x)=X14+X11+X8+X6+X5+X3+X2+X+1(互易多項式X14+X13+X12+X"+x9+x8+x6+x3+1)。(27)當階數1"=14並且代碼長度n為28Sn^71時，獲得生成多項式G(x)=x14+x10+x9+x6+x2+1(互易多項式:x14+x12+x8+x5+x4+1)。(28)當階數r:14並且代碼長度n為72^nS127時，獲得生成多項式G(X)-X"+X"+x5+x3+l(互易多項式X"+X11+X9+X3+1)。(29)當階數r二14並且代碼長度n為128Sn^8191時，獲得生成多項式G(X"X"+x5+x2+l(互易多項式X14+X12+X9+l)。(30)當階數r:14並且代碼長度n為n28192時，獲得生成多項式G(x)=X14+X6+x4+x+l(互易多項式x14+x13+X1Q+X8+l)。(31)當階數『=16並且代碼長度11=17時，獲得生成多項式G(x)^X16+X15+X14+X13+X12+X11+X10+X9+X8+X7+X6+X5+X4+x3+X2+X+1。(32)當階數r=16並且代碼長度n=18時，獲得生成多項式G(x)=X16+X14+X12+X1。+X8+X6+X5+X4+X3+X2+X+1(互易多項式X16+^5+X"+3+xi2+X"++x8+x6+x4+x2+l)。(33)當階數r二16並且代碼長度n為19^n^21時，獲得生成多項式G(X)-X"+X"+X^+x9+x7+x6+x5+x4+x2+X+l(互易多項式X"+X14+X12+X11+X10+X9+X7+x4+X3+l)。(34)當階數r:16並且代碼長度n為19《n^21時，獲得生成多項27《G(X)=X16+X13+X12+X9+X7+X5+X4+X3+X2+1(互易多項式:X16+X"+^3+,+xH+x9+x7+x4+x3+l)。(35)當階數r=16並且代碼長度n=22時，獲得生成多項式G(x)=X16+X13+X8+X7+X6+X4+X2+X+1(互易多項式X16+X"+X"+X12+x10+X9+X8+x3+l)。(36)當階數r=16並且代碼長度n為23SnS31時，獲得生成多項式G(X"X"+xB+X"+x5+x3+x2+X+l(互易多項式X'6+X15+X"+XX"+x5+x3+l)。(37)當階數『=16並且代碼長度11為36^11《151時，獲得生成多項《G(X)=X16+X15+X13+X8+X5+X3+X+1(互易多項式X16+X15+X13+x11+x8+x3+x+1)。(38)當階數『=16並且代碼長度n為152^n^257時，獲得生成多項式G(x)=x16+x15+x8+x+1。(39)當階數r-16並且代碼長度n為258^n^32767時，獲得生成多項式G(x"x"+x"+x2+l(互易多項式x16+x14+x3+l)。(40)當階數r-16並且代碼長度n為n^32768時，獲得生成多項式G(X)=X16+X9+X7+X4+1(互易多項式:X16+X12+X9+X7+l)。如上所述，根據本實施例，可以獲得根據多種條件的生成多項式G(x)。注意，以上列舉的生成多項式G(x)可通過被劃分成代碼長度n為nmin=nmax的情況和代碼長度n為nmin勸m狄的情況的兩種來布置。CRC編碼方法和CRC編碼電路上述的生成多項式G(x)例如可被應用到圖2所示的CRC奇偶校驗位生成器IIO和圖5所示的CRC奇偶校驗器341。例如，假定圖2所示的CRC奇偶校驗位生成器110具有例如圖3或圖4所示的那種電路配置，其中，根據生成多項式G(x)的階數設置的移位寄存器和異或電路以循環方式被連接。異或電路是根據生成多項式G(x)的係數來設置的，並且最末一級的異或電路的輸出，例如圖3中的第二異或電路EXOR2的輸出，被輸入到位於前一級的另一個異或電路。這樣，在如上所述獲得生成多項式G(x)的情況下，可以很容易地通過使用移位寄存器和異或電路來配置CRC編碼電路。這也適用於CRC奇偶校驗器341。從表l-A至l-C以及圖10和11中的示例可以明白，根據已被廣泛使用的比較示例最優的生成多項式對於某一代碼長度範圍表現出接近極限值(界限)的屬性，但是對於除該範圍之外的部分，代碼的最小漢明距離(dmm)和未檢測差錯概率(Pud)屬性與該極限值相比惡化了。與之相比，對於基於根據本發明的選擇方法的實施例，對於所有代碼長度n，都可以獲得接近極限值的屬性。這樣，使用了通過使用根據本發明優選實施例的生成多項式而生成的CRC編碼方法，從而與迄今為止已被廣泛使用的生成多項式的情況相比，對於所需的奇偶校驗比特和代碼長度，代碼的未檢測差錯概率可被抑制到低水平，並且代碼的最小漢明距離也達到最大值，相應地，隨機差錯檢測能力得以最大化。另外，對於代碼長度範圍rVin(r,Max.USnSnmax(r,Max.dmin)，生成多項式G(X)滿足dmin二MaX.(Un並且Pud極限值(界限)，因此即使是代碼長度n發生變化的情況，也可以利用單個生成多項式來應對，只要該代碼長度n處於此代碼長度範圍中即可。另夕卜，對於代碼長度範圍iVin(r,Max.(UOSn^nmax(r，Max.dmin)，在其中代碼的最小漢明距離(Un達到最大值的生成多項式G(x)中，總是使用項數w為最小的生成多項式G(x)，從而，在用電路來實現這個時，可以減小電路規模。另外，如果確定了代碼長度n和未檢測差錯概率Pud，那麼就可以了解用來滿足這些代碼長度n和未檢測差錯概率Pud的奇偶校驗位數目(階數r)，因此使用了利用該奇偶校驗位數目r和代碼長度n來選擇的生成多項式G(x)，從而可以實現所需的未檢測差錯概率。發送/接收系統圖12是示出通過使用利用這種方法選擇的生成多項式G(X)來執行數據的發送/接收的發送和接收系統的配置示例的圖。如圖12所示，該發送/接收系統由發送設備501、傳送線路502和接收設備503配置而成。數據的發送(廣播)是從發送設備501根據某種規範來執行的，所述規範例如是作為陸地數字廣播規範的DVB-T2(數字視頻廣播-陸地2)、DVB-S2(數字視頻廣播-衛星2)，等等。發送設備501是設置在廣播臺等等中的設備，並且通過傳送線路502發送流，該流是通過使從外部輸入的頭部數據和用戶數據經歷CRC編碼處理等等來獲得的。接收設備503是諸如電視接收機、STB(機頂盒)等等之類的設備，並且使得通過對從未示出的天線提供來的接收信號進行解調而獲得的數據經歷CRC處理等等，以獲得所發送的用戶數據。接收設備503所獲得的用戶數據被輸出到後一級上的設備。圖13是示出將要從發送設備501發送的流的結構示例的圖。水平軸表示時間軸。對於圖13中的示例，在上部示出了通用連續流，該流是未添加同步信號的流，在其下部示出了分組化流，該流是由預定量數據的分組構成的流。在這裡，構成分組化流的單個分組將被稱為UP(用戶分組)。單個UP是處於從某個CRC奇偶校驗位的開頭到時間軸上的下一CRC奇偶校驗位的範圍中的數據。從外部輸入到發送設備501的用戶數據被存儲在每個UP的CRC奇偶校驗位之後的部分中。在從圖13的頂部起的第二行上示出的流是TS(傳輸流)的情況下，充當TS分組的UP的長度(UPL(用戶分組長度))為188x8比特。如圖13中所示，每個UP的開頭8個比特被替換為CRC奇偶校驗位。將被替換為CRC奇偶校驗位的位置本來是存儲UP的同步信號的位置。如下文中後詳細描述的，該8比特CRC奇偶校驗位是通過使用例如如上所述選擇的生成多項式G(x)^xS+Z+x+l(以上列舉的(11)的生成多項式)來獲得的。如果假定如UPL箭頭段中所示，包括CRC奇偶校驗位的UP被作為一個單位的數據，那麼從存儲在某個UP中的數據獲得的CRC奇偶校驗位被替換為處理順序上的下一單位的UP的開頭8比特SYNC。由這樣的UP構成的分組化流以及如圖13的頂部所示的通用連續流被分段成具有預定長度的數據欄位(DATAFIELD)，例如圖13中從時間點^至t2的片段中所示，並且基帶頭部(BBHEADER)被添加到每個數據欄位。從外部輸入到發送設備501的頭部數據表示該基帶頭部中包括的數據。對於圖13中的示例而言，基帶頭部是由80比特數據構成的，並且包括2位元組MATYPE、2位元組UPL、2位元組DFL、1位元組SYNC、2位元組SYNCD和1位元組CRC奇偶校驗位。MATYPE是表示流的類型等等的信息，並且該MATYPE表示被分段成數據欄位的原始流是分組化流還是通用連續流。UPL表示在原始流是分組化流的情況下作為上述UP長度的UPL。DFL表示數據欄位的長度，SYNC表示將被替換為CRC奇偶校驗位的、UP內開頭的8比特同步信號的內容。SYNCD表示從數據欄位開頭到CRC奇偶校驗位開頭的比特的數目。基帶頭部內的CRC奇偶校驗位也是通過使用例如如上所述選擇的生成多項式G(x)二xS+x"+x+l來生成的。將上述的2位元組MATYPE、2位元組UPL、2位元組DFL、1位元組SYNC和2位元組SYNCD的總共72比特用作信息比特系列，並且獲得CRC奇偶校驗位。下面，構成分組化流的UP的開頭的8比特CRC奇偶校驗位將被稱為第一CRC奇偶校驗位，並且基帶頭部中包括的CRC奇偶校驗位在適當時將被稱為第二CRC奇偶校驗位。基帶幀(BBFRAME)如圖15所示是由具有如圖13所示的結構的基帶頭部和數據欄位構成的。基帶幀還包括預定長度的填充(padding)。在發送設備501中，BCHFEC(BoseChaudhuriHocquenghem前向差錯校正)和LDPCFEC(低密度奇偶校驗前向差錯校正)被附加到每個基帶幀，並且被發送到接收設備503。圖16是示出發送設備501的配置示例的框圖。如圖16所示，發送設備501由選擇器511、CRC編碼器512、差錯校正編碼器513、OFDM調製器514和信號處理器515配置而成。選擇器511根據信號處理器515的指令選擇從信號處理器515提供來的頭部數據和用戶數據之一，並且將所選擇的數據輸出到CRC編碼器512。由多個UP構成的分組化流、或者通用連續流被從信號處理器515提供來作為用戶數據。另外，基帶頭部中包括的數據被從信號處理器515提供來作為頭部數據。當分組化流被提供作為用戶數據時，CRC編碼器512將每個提供的UP中包括的SYNC及其後的數據當作信息比特系列，並且使用生成多項式G(x)=x8+x4+x+1來生成第一CRC奇偶校驗位，並且利用所生成的第一CRC奇偶校驗位來替換位於在處理順序上的下一UP中的開頭8比特中的SYNC。另外，在CRC編碼器512中，它的幀生成器512A以數據欄位為單位對由UP(其SYNC被替換為了第一CRC奇偶校驗位)構成的分組化流進行分段，從而生成幀。從信號處理器515提供表示數據欄位的長度的DFL信息。幀生成器512A基於頭部數據將存儲著由CRC編碼器512生成的第二CRC奇偶校驗位的基帶頭部附加到每個數據欄位，並且以由這樣的基帶頭部和數據欄位構成的基帶幀為單位將數據輸出到差錯校正編碼器513。另一方面，當通用連續流被提供作為用戶數據時，在CRC編碼器512中，它的幀生成器512A以數據欄位為單位對通用連續流進行分段，從而生成幀。此時同樣從信號處理器515提供DFL信息。以與提供分組化流相同的方式，幀生成器512A基於頭部數據將存儲著由CRC編碼器512生成的第二CRC奇偶校驗位的基帶頭部附加到每個數據欄位，並且以由這樣的基帶頭部和數據欄位構成的基帶幀為單位將數據輸出到差錯校正編碼器513。當提供基帶頭部中包括的頭部數據時，CRC編碼器512將所提供的頭部數據當作信息比特系列，並且使用生成多項式G(x)=x8+x4+x+1來生成第二CRC奇偶校驗位，並且將所生成的第二CRC奇偶校驗位存儲在基帶頭部的最後8比特的位置中。其中存儲有第二CRC奇偶校驗位的基帶頭部被附加到通過對分組化流或通用連續流進行分段而獲得的數據欄位。差錯校正編碼器513使從CRC編碼器512提供來的數據經歷使用BCH碼和LDPC碼的差錯校正編碼處理，並且如圖15所示，將通過經歷差錯校正編碼處理而獲得的、由基帶幀、BCHFEC和LDPCFEC構成的數據輸出到OFDM調製器514。OFDM調製器514執行OFDM(正交頻分復用)調製，並且將通過調製獲得的發送信號發送到接收設備503。取代諸如OFDM調製之類的使用多載波的調製方法，可利用使用單載波的調製方法來執行調製。信號處理器515把由發送設備501的用戶等等從外部輸入的用戶數據和頭部數據輸出到選擇器511，並且輸出到CRC編碼器512，並且在CRC編碼器512處執行的幀的生成等等是從選擇器511控制的。如圖16所示，信號處理器515由數據輸入設備515A、頭部生成器515B和控制器515C配置而成。數據輸入設備515獲得輸入的用戶數據和頭部數據，並且分別將用戶數據輸出到選擇器511，將頭部數據輸出到頭部生成器515B。頭部生成器515B基於從數據輸入設備515A提供來的頭部數據生成圖13所示的每條數據MATYPE、UPL、DFL、SYNC和SYNCD，並且將所生成的數據作為頭部數據輸出到選擇器511。控制器515C向CRC編碼器512輸出數據類型1，該數據類型1是表示從選擇器511作為用戶數據提供到CRC編碼器512的流是分組化流還是通用連續流的信息。在基於數據類型1判定輸入了分組化流的情況下，CRC編碼器512生成第一CRC奇偶校驗位和第二CRC奇偶校驗位，在判定輸入了通用連續流的情況下，生成第二CRC奇偶校驗位。另外，控制器515C向CRC編碼器512輸出DFL信息。在CRC編碼器512的幀生成器512A中，幀的生成是這樣執行的用戶數據以數據欄位為單位被分段，其中數據欄位的長度是利用來自控制器515C的DFL來指定的。例如，DFL是利用諸如MAC層之類的更上層來確定的。用於確定DFL的方法根據更上層的實現方式和規範而有所不同。控制器515C還向選擇器511輸出數據類型2，該數據類型2是指示向33CRC編碼器512輸出頭部數據還是用戶數據的信息。控制器515C的內部包括計數器等等，並且基於從頭部生成器515B提供來的DFL來判定輸出頭部數據還是用戶數據，等等。圖17和圖18是示出在具有這種配置的發送設備501處執行的從用戶數據生成幀的圖。圖17示出了以通用連續流為目標的幀的生成，圖18示出了以分組化流為目標的幀的生成。如圖17頂部所示，在以通用連續流的形式提供圖像流等等的情況下，在CRC編碼器512的幀生成器512A中，如圖17中的箭頭A,的尖端所示，通用連續流被以1000位元組的數據欄位(DF)為單位進行分段。1000位元組的長度是利用來自控制器515C的DFL來指定的。在圖17中，示出了數據欄位#1至#4這四個數據欄位。在以數據欄位為單位進行分段之後，如圖17中的箭頭A2的尖端所示，由頭部生成器515B生成的基帶頭部被幀生成器512A附加到每個數據欄位，從而生成基帶幀。由CRC編碼器512生成的第二CRC奇偶校驗位也被存儲在要附加到每個數據欄位的基帶頭部中。在圖17中，基帶頭部被附加到數據欄位#1，從而生成基帶幀射，並且基帶頭部被附加到數據欄位#2，從而生成基帶幀#2。附加到基帶幀#1和#2的陰影部分表示預定長度的填充。另一方面，如圖18的頂部所示，在以包括UP弁1至弁3的分組化流的形式提供圖像流等等的情況下，在CRC編碼器512中，如圖18中的箭頭Au的尖端所示，SYNC被替換為CRC奇偶校驗位(第一CRC奇偶校驗位)。UP#1的CRC奇偶校驗位是由CRC編碼器512通過使用前一個UP數據來獲得的，而UP#2的CRC奇偶校驗位是通過使用UP#1的數據來獲得的。另外，UP#3的CRC奇偶校驗位是通過使用UP#2的數據來獲得的。在用CRC奇偶校驗位來替換SYNC之後，在CRC編碼器512的幀生成器512A中，如圖18中的箭頭Ai2的尖端所示，例如，以1000位元組數據欄位為單位對分組化流進行分段。在圖18中，示出了數據欄位#1和#2這兩個數據欄位。34在以數據欄位為單位進行分段之後，如圖18的箭頭A,3的尖端所示，由頭部生成器515B生成的基帶幀被幀生成器512A附加到每個數據欄位，從而生成基帶幀。由CRC編碼器512生成的第二CRC奇偶校驗位也被存儲在要附加到每個數據欄位的基帶頭部中。在圖18中，同樣，基帶幀被附加到數據欄位#1，從而生成基帶幀#1，並且基帶頭部被附加到數據欄位#2，從而生成基帶幀#2。這樣基於通用連續流或分組化流生成的基帶幀的數據被從CRC編碼器512輸出到差錯校正編碼器513。圖19是示出發送設備501的另一配置示例的框圖。與圖16中的那些相同的配置將被附加以相同的標號。冗餘的描述將被省略。在圖19中的示例中，CRC編碼器521和522是設置來作為用於執行CRC編碼處理的配置的。從信號處理器515輸出的頭部數據被輸入到CRC編碼器521，並且從信號處理器515輸出的用戶數據被輸入到CRC編碼器522。CRC編碼器521通過以頭部數據作為信息比特系列，使用生成多項式G(x)=x8+x4+x+1來生成第二CRC奇偶校驗位。CRC編碼器521將所生成的第二CRC奇偶校驗位附加到MATYPE、UPL、DFL、SYNC和SYNCD的每條數據的信息比特系列之後，以構成基帶頭部，並且將該基帶頭部輸出到選擇器523。在從信號處理器515的數據輸入設備515A提供由多個UP構成的分組化流來作為用戶數據的情況下，CRC編碼器522使用生成多項式G(x)=x8+x4+x+1來生成第一CRC奇偶校驗位。CRC編碼器522利用所生成的第一CRC奇偶校驗位來替換位於在處理順序上的下一UP的開頭8比特中的SYNC。另外，在CRC編碼器522中，它的幀生成器522A以數據欄位為單位對由UP(其SYNC被替換為了第一CRC奇偶校驗位)構成的分組化流進行分段，從而生成幀。從控制器515C提供表示數據欄位的長度的DFL信息。幀生成器522A將通過生成幀而獲得的數據欄位的數據輸出到選擇器523。另一方面，當通用連續流被提供作為用戶數據時，在CRC編碼器522中，它的幀生成器522A以數據欄位為單位對通用連續流進行分段，從而生成幀。幀生成器522A將通過生成幀而獲得的數據欄位的數據輸出到選擇器523。在從CRC編碼器521提供來的基帶頭部的數據之後，選擇器523將從CRC編碼器522提供來的數據欄位的數據輸出到差錯校正編碼器513。基帶幀的數據被從差錯校正編碼器513提供到選擇器523。關於是輸出從CRC編碼器521提供的基帶頭部的數據還是從CRC編碼器522提供來的數據欄位的數據是由信號處理器515的控制器515C基於數據類型2指示的。信號處理器515的控制器515C向CRC編碼器522輸出數據類型1和DFL，該數據類型1表示提供到CRC編碼器522的流是分組化流還是通用連續流。控制器515C向選擇器523輸出數據類型2，以指示是向差錯校正編碼器513輸出從CRC編碼器521提供來的基帶頭部的數據還是從CRC編碼器522提供來的數據欄位的數據。這樣，可以分別設置用於第一CRC奇偶校驗位的CRC編碼器和用於第二CRC奇偶校驗位的CRC編碼器。另夕卜，在用於第一CRC奇偶校驗位的CRC編碼器處使用的生成多項式和在用於第二CRC奇偶校驗位的CRC編碼器處使用的生成多項式可以是不同的。在每個CRC編碼器處使用的生成多項式是利用上述方法根據奇偶校驗比特的數目和代碼長度來選擇的。圖20是示出圖16中的CRC編碼器512的用於生成CRC奇偶校驗位的部分(與圖2中的CRC奇偶校驗位生成器110相當的部分)的電路配置示例的圖。圖20示出了其中G(x)=x8+x4+x+1被用作生成多項式的示例。在圖19中的CRC編碼器521和522處使用的生成多項式為G(x)=x8+x4+x+1的情況下，在CRC編碼器521和522中分別設置有與圖20中所示相同的配置。由如圖20所示的電路生成的CRC奇偶校驗位被附加為UP或基帶頭部的一部分，並且包括UP和基帶頭部的基帶幀的數據被輸出到差錯校正編碼器513。如參考圖3等所述，CRC奇偶校驗位生成器可被配置為這樣一個電路移位寄存器和異或電路被以循環方式連接，並且最末級的異或36電路的輸出被施加到其前一級的異或電路。在圖20中，在移位寄存器532的方框中指示的"D4"表示移位寄存器532是由串聯連接的四個移位寄存器配置而成的，在移位寄存器534的方框中指示的"D3"表示移位寄存器534是由串聯連接的三個移位寄存器配置而成的。其方框指示出"D"的移位寄存器536是用於延遲一個時長的寄存器。這些可以應用到下文描述的例如圖24等等的電路圖。在EXOR電路531中，基於從選擇器511提供來的串行數據(1，0)(其是頭部數據或用戶數據)以及在移位寄存器532處延遲了四個時長的值，來執行異或運算。EXOR電路531的邏輯運算結果作為串行數據被輸出，並且還被提供給EXOR電路533和535，以及移位寄存器536。在EXOR電路535中，基於在移位寄存器536處延遲了一個時長的值以及從EXOR電路531提供來的值來執行異或運算。EXOR電路535的邏輯運算結果被提供到移位寄存器534。在EXOR電路533中，基於在移位寄存器534處延遲了三個時長的值以及從EXOR電路531提供來的值，執行異或運算。EXOR電路533的邏輯運算結果被提供到移位寄存器532。圖21是示出在使用G(x)=x8+x4+x+1作為生成多項式的情況下以及在使用G(x)=x8+x7+x6+x4+x2+1作為生成多項式的情況下的未檢測差錯概率仿真結果的圖。圖21示出了以基帶頭部中的從MATYPE到SYNCD的72比特數據作為信息比特系列而獲得的CRC代碼的未檢測差錯概率。所使用的比特率是1x10—3、1x10-4和1xl(T5。如圖21中所示，在任一種比特差錯率的情況下，當使用代碼長度相對較短(例如80比特)的數據作為目標時，未檢測差錯概率在使用G(x)=x8+x4+x+1作為生成多項式的情況下較低。CRC編碼器512由用於實現使用該生成多項式G(x)=x8+x4+x+1的運算的電路配置而成。圖22是示出接收設備503的配置示例的框圖。如圖22中所示，接收設備503由OFDM解調器541、差錯校正解碼器542、CRC檢測器543和解碼系列處理器544配置而成。從天線等等提供的接收信號被輸入到OFDM解調器541。OFDM解調器541使接收信號經歷OFDM解調，並且將解調獲得的數據輸出到差錯校正解碼器542。在利用使用單個載波的調製方法來執行調製的情況下，在OFDM解調器541處執行根據該調製方法的解調處理。差錯校正解碼器542使得從OFDM解調器541提供來的數據經歷使用BCH碼和LDPC碼的差錯校正，並且輸出通過經歷差錯校正而獲得的數據。從差錯校正解碼器542輸出的數據被輸出到CRC檢測器543和解碼系列處理器544。CRC檢測器543基於從差錯校正解碼器542提供來的數據中包括的第二CRC奇偶校驗位，來檢測在差錯校正解碼器542處經歷了差錯校正的基帶頭部的數據是否包括差錯。CRC檢測器543將檢測結果輸出到解碼系列處理器544。對於以CRC檢測器543處執行的差錯檢測而言，使用了與在發送設備501處使用的生成多項式相同的生成多項式G(x)=x8+x4+x+1。另外，CRC檢測器543基於從差錯校正解碼器542提供的數據中包括的第一CRC奇偶校驗位，來檢測在差錯校正解碼器542處經歷了差錯檢測的UP的數據是否包括差錯。解碼系列處理器544基於CRC檢測器543的檢測結果使得從差錯校正解碼器542提供的數據經歷預定的處理，並且獲得所再現的用戶數據。解碼系列處理器544將表示CRC檢測器543的檢測結果的匹配信號與所再現的用戶數據一起輸出到後一級設備。圖23是示出接收設備503的另一配置示例的框圖。與圖22中所示的那些相同的配置被附加以相同的標號。冗餘的描述將被省略。在圖23中的示例中，CRC檢測器551和552是設置來作為用於執行CRC處理的配置的。通過在差錯校正解碼器542處經歷差錯校正處理而獲得的數據被分別提供到CRC檢測器551和552以及解碼系列處理器553。CRC檢測器551基於從差錯校正解碼器542提供來的數據中包括的第二CRC奇偶校驗位來檢測在差錯校正解碼器542處經歷了差錯校正的基帶頭部的數據是否包括差錯，並且將檢測結果輸出到解碼系列處理器553。對於在CRC檢測器552處執行的差錯檢測而言，例如，也使用生成多項式0^)=乂8+乂4+乂+1。另外，CRC檢測器552基於從差錯校正解碼器542提供來的數據中包括的第一CRC奇偶校驗位來檢測在差錯校正解碼器542處經歷了差錯校正的UP的數據是否包括差錯，並且將檢測結果輸出到解碼系列處理器553。對於在CRC檢測器551處執行的差錯檢測而言，例如，也使用生成多項式G(x)=x8+x4+x+1。解碼系列處理器553基於CRC檢測器551和552的檢測結果使得從差錯校正解碼器542提供來的數據經歷預定的處理，並且獲得所再現的用戶數據。解碼系列處理器553將表示CRC檢測器551和552的檢測結果的匹配信號和所再現的用戶數據一起輸出到後一級設備。這樣，可以分別設置用於頭部的CRC檢測器和用於UP的CRC檢測器。另外，在用於頭部的CRC檢測器處使用的生成多項式和在用於UP的CRC檢測器處使用的生成多項式可以是不同的。在每個CRC檢測器處使用的生成多項式是利用上述方法根據奇偶校驗比特的數目和代碼長度來選擇的。圖24是示出圖22中的CRC檢測器543的用於執行奇偶校驗的部分(與圖5中的奇偶校驗器341相當的部分)的電路配置示例的圖。圖34示出了其中G(x)=x8+x4+x+1被用作生成多項式的示例。在圖23中的CRC檢測器551和552處使用的生成多項式為G(x)=x8+x4+x+1的情況下，在CRC檢測器551和552中分別設置有與圖24中所示相同的配置。在EXOR電路561中，基於從差錯校正解碼器542提供來的串行數據以及在移位寄存器566處延遲了四個時長的值，來執行異或運算。EXOR電路561的邏輯運算結果被提供給移位寄存器562。在EXOR電路563中，基於在移位寄存器562處延遲了一個時長的值以及在移位寄存器566處延遲了四個時長的值來執行異或運算。EXOR電路563的邏輯運算結果被提供到移位寄存器564。在EXOR電路565中，基於在移位寄存器564處延遲了三個時長的值以及在移位寄存器566處延遲了四個時長的值來執行異或運算。EXOR電路565的邏輯運算結果被提供到移位寄存器566。39現在，將描述具有這樣的配置的發送設備501和接收設備503的處理。在下文中描述的流程圖中示出的每個步驟中的處理是按數字順序執行的，但在一些情況下也是與另一步驟中的處理並行執行的。首先，將參考圖25中的流程圖來描述圖16中的發送設備501用於發送通用連續流形式的用戶數據的處理。該處理例如開始於接收到用戶數據和頭部數據時。在步驟S101中，信號處理器515的數據輸入設備515A將從外部輸入的用戶數據輸出到選擇器511，並將頭部數據輸出到頭部生成器515B。在步驟S102中，頭部生成器515B基於從數據輸入設備515A提供來的頭部數據生成將被存儲在基帶頭部中的每條數據，並且將所生成的數據輸出到選擇器511作為頭部數據。在步驟S103中，控制器515C向選擇器511輸出用於指示向CRC編碼器512輸出頭部數據的數據類型2。頭部數據在選擇器511處響應於向其提供的數據類型2而被選擇，並被輸出到CRC編碼器512。在步驟S104中，CRC編碼器512把從選擇器511提供來的頭部數據當作為信息比特系列，使用生成多項式G(x)=x8+x4+x+1來生成第二CRC奇偶校驗位，並將所生成的第二CRC奇偶校驗位存儲在基帶頭部中。在步驟S105中，控制器515C向選擇器511輸出用於指示向CRC編碼器512輸出用戶數據的數據類型2。用戶數據在選擇器511處響應於向其提供的數據類型2而被選擇，並被輸出到CRC編碼器512。在步驟S106中，控制器515C向CRC編碼器512輸出表示從選擇器511作為用戶數據提供來的流是通用連續流的數據類型1，以及DFL信必o在步驟S107中，CRC編碼器512的幀生成器512A以數據欄位(其長度是利用DFL指定的)為單位，對作為通用連續流的用戶數據進行分段，從而生成幀。在步驟S108中，幀生成器512A將基帶頭部附加到每個數據欄位，從而生成基帶幀，並且將以基帶幀為單位的數據輸出到差錯校正編碼器513。在步驟S109中，差錯校正編碼器513使得從CRC編碼器512提供來的數據經歷差錯校正編碼處理，並且將通過經歷差錯校正編碼處理而獲得的數據輸出到OFDM調製器514。在步驟S110中，OFDM調製器514執行諸如OFDM調製之類的處理來作為傳送線路編碼處理。在步驟SI11中，OFDM調製器514發送通過執行諸如OFDM處理之類的處理而獲得的發送信號，並且結束當前處理。將參考圖26中的流程圖來描述圖16中的發送設備501用於發送分組化流形式的用戶數據的處理。用於發送分組化流形式的用戶數據的處理與參考圖25中的流程圖描述的處理基本相同，只不過包括了用於利用第一CRC奇偶校驗位來替換UP的SYNC的處理。具體來說，在步驟S121中，信號處理器515的數據輸入設備515A將用戶數據輸出到選擇器511，並將頭部數據輸出到頭部生成器515B。在步驟S122中，頭部生成器515B生成將被存儲在基帶頭部中的每條數據，並且將所生成的數據輸出到選擇器511作為頭部數據。在步驟S123中，控制器515C向選擇器511輸出用於指示向CRC編碼器512輸出頭部數據的數據類型2。頭部數據在選擇器511處響應於向其提供的數據類型2而被選擇，並被輸出到CRC編碼器512。在步驟S124中，CRC編碼器512生成第二CRC奇偶校驗位，並將所生成的第二CRC奇偶校驗位存儲在基帶頭部中。在步驟S125中，控制器515C向選擇器511輸出用於指示向CRC編碼器512輸出頭部數據的數據類型2。頭部數據在選擇器511處響應於向其提供的數據類型2而被選擇，並被輸出到CRC編碼器512。在步驟S126中，控制器515C向CRC編碼器512輸出表示作為用戶數據提供來的流是通用連續流的數據類型1，以及DFL信息。在步驟S127中，CRC編碼器512將作為用戶數據提供來的每個UP中包括的SYNC及其後的數據當作信息比特系列，並且使用生成多項式G(x)=x8+x4+x+1來生成第一CRC奇偶校驗位，並利用所生成的第一CRC奇偶校驗位來替換位於在處理順序上的下一UP的開頭8個比特中的SYNC。在步驟S128中，CRC編碼器512的幀生成器512A以數據欄位(其長度是利用DFL指定的)為單位，對由其SYNC被替換為第一CRC奇偶校驗位的UP構成的分組化流進行分段，從而生成幀。在步驟S129中，幀生成器512A將基帶頭部附加到每個數據欄位，從而生成基帶幀，並且將以基帶幀為單位的數據輸出到差錯校正編碼器513。在步驟S130中，差錯校正編碼器513使得從CRC編碼器512提供來的數據經歷差錯校正編碼處理，並且將通過經歷差錯校正編碼處理而獲得的數據輸出到OFDM調製器514。在步驟S131中，OFDM調製器514執行諸如OFDM調製之類的處理來作為傳送線路編碼處理。在步驟S132中，OFDM調製器514發送通過執行諸如OFDM處理之類的處理而獲得的發送信號，並且結束當前處理。接下來，將參考圖27中的流程圖來描述圖22中的接收設備503用於接收數據的處理。在步驟S141中，OFDM解調器541使得接收信號經歷OFDM解調處理，並且將所獲得的數據輸出到差錯校正解碼器542。在步驟S142中，差錯校正解碼器542使得從OFDM解調器541提供來的數據經歷差錯校正處理，並且將通過經歷差錯校正處理而獲得的數據作為解碼後的數據輸出。在步驟S143中，CRC檢測器543以從差錯校正解碼器542提供來的解碼後數據作為目標來執行CRC處理，並且檢測數據的差錯。CRC檢測器543將表示檢測結果的信號輸出到解碼系列處理器544，並且結束當前處理。在解碼系列處理器544中，基於從差錯校正解碼器542提供來的解碼後數據來再現用戶數據，並且執行預定的處理。根據上述處理，通過使用利用圖8中的處理選擇的生成多項式可以實42現高精度CRC。雖然迄今為止已經作出了在發送設備501的CRC編碼器512和接收設備503的CRC檢測器543處使用G(x)=x8+x4+x+1作為生成多項式的布置，但是也可以作出這樣的布置在發送設備501和接收設備503中預先設定多個生成多項式，並且根據要處理數據的類型或長度(代碼長度)等等來適當地切換所使用的生成多項式。圖28是示出發送設備501的另一個配置示例的框圖。與圖16中所示的那些相同的配置被附加以相同的標號。冗餘的描述將被省略。控制器575C包括表示數據的類型和長度與生成多項式之間的對應關係的列表。控制器575C通過監視從選擇器511輸出的數據來確定在CRC編碼器512處要處理的數據的類型和長度，並且基於列表中的描述來選擇與所確定的類型和長度相對應的生成多項式。控制器575C向CRC編碼器512輸出選擇信號，該選擇信號是表示所選擇的生成多項式的信號。CRC編碼器512根據從控制器575C提供來的選擇信號來切換所使用的生成多項式，並且生成第一和第二CRC奇偶校驗位。圖29和30是示出被控制器575C管理的列表的示例的圖。圖29是示出表示代碼長度和生成多項式之間的對應關係的列表的示例的圖。根據該示例，在要處理的數據的代碼長度為的情況下，使用生成多項式Gt(x)，在ri2的情況下，使用生成多項式G2(x)，在n3的情況下，使用生成多項式G3(x)。圖30是示出表示數據類型和生成多項式之間的對應關係的列表的示例的圖。根據該示例，在要處理的數據是基帶頭部的數據(頭部數據)的情況下，使用生成多項式GKx)，在要處理的數據是UP的數據(用戶數據)的情況下，使用生成多項式G2(X)。這種對應關係是在設計階段通過上述方法預先獲得的。這樣，根據要處理的數據適當地切換所使用的生成多項式，從而可以通過使用適合於要處理的數據的生成多項式來生成CRC奇偶校驗位。注意，所使用的生成多項式的切換是在要處理的頭部數據和用戶數據被輸入到發送設備501中時動態執行的。圖31是示出圖28中的CRC編碼器512的用於生成CRC奇偶校驗位的部分的電路配置示例的圖。圖31示出了使用生成多項式G"x^x"+x15+^+乂+1和0辦)=,+^3++1的情況。在此情況下，根據來自控制器575C的選擇信號1,0來執行使用生成多項式G"x)=x16+x15+x8+x+1的計算或者使用生成多項式G2(x)=x16+x13+x2+1的計算。在利用選擇信號表示的值為0的情況下使用的生成多項式G,(x)是以上列舉的生成多項式中的(38)的生成多項式，在利用選擇信號表示的值為1的情況下使用的生成多項式G2(x)是以上列舉的生成多項式中的(39)的生成多項式。在EXOR電路581中，基於從選擇器511提供來的串行數據以及在移位寄存器582處延遲了一個時長的值來執行異或運算。EXOR電路581的邏輯運算結果被作為串行數據輸出，並且還被提供到AND電路593至597以及移位寄存器592。在EXOR電路591中，基於在移位寄存器592處延遲了一個時長的值以及從AND電路597提供來的值來執行異或運算。EXOR電路591的邏輯運算結果被提供到移位寄存器590。在EXOR電路589中，基於在移位寄存器590處延遲了一個時長的值以及從AND電路596提供來的值來執行異或運算。EXOR電路589的邏輯運算結果被提供到移位寄存器588。在EXOR電路587中，基於在移位寄存器588處延遲了六個時長的值以及從AND電路595提供來的值來執行異或運算。EXOR電路587的邏輯運算結果被提供到移位寄存器586。在EXOR電路585中，基於在移位寄存器586處延遲了五個時長的值以及從AND電路594提供來的值來執行異或運算。EXOR電路585的邏輯運算結果被提供到移位寄存器584。在EXOR電路583中，基於在移位寄存器584處延遲了兩個時長的值以及從AND電路593提供來的值來執行異或運算。EXOR電路583的邏輯運算結果被提供到移位寄存器582。在從EXOR電路581輸出的值以及從控制器575C中作為選擇信號輸44出並在NOT電路598處被反相的值都是1的情況下，從AND電路593、595和597輸出值1，在其他情況下輸出值0。在從EXOR電路581輸出的值以及從控制器575C中作為選擇信號輸出的值都是1的情況下，從AND電路594和596輸出值1，在其他情況下輸出值0。圖32是示出接收設備503的另一個配置示例的框圖。如上所述，在在發送設備501處切換所使用的生成多項式的情況下，在接收設備503處也適當地切換所使用的生成多項式。圖32中所示的接收設備503的配置與圖22中所示的接收設備503的配置的不同之處在於還設置了CRC控制器601。從差錯校正解碼器542輸出的數據被提供到CRC檢測器543、解碼系列處理器544和CRC控制器601。以與發送設備501的控制器575C相同的方式，CRC控制器601包括表示數據類型、數據長度和生成多項式之間的對應關係的列表，如圖29和30所示。CRC控制器601基於從差錯校正解碼器542提供來的數據來確定在CRC檢測器543處要處理的數據的類型和長度，並且基於列表的描述來選擇與所確定的類型和長度相對應的生成多項式。CRC控制器601向CRC檢測器543輸出表示所選擇的生成多項式的選擇信號。CRC檢測器543根據從CRC控制器601提供來的選擇信號來切換所使用的生成多項式，並且檢測在差錯校正解碼器542處經歷了差錯校正的數據是否包括差錯。這樣，根據要處理的數據適當地切換所使用的生成多項式，從而可以通過使用適合於要處理的數據的生成多項式來執行差錯檢測。注意，所使用的生成多項式的切換是在接收信號時動態執行的。圖33是示出圖32中的CRC檢測器543的用於執行CRC奇偶校驗的部分的電路配置示例的圖。圖33也示出了使用生成多項式G^x)=x16+x15+x8+x+1和G2(x)=x16+x13+x2+1的情況。在此情況下，根據來自CRC控制器601的選擇信號l,O分別執行使用生成多項式G,(x)=x16+x15+x8+x+1的計算和使用生成多項式G2(x)=x16+x13+x2+1的計算。在EXOR電路611中，基於從差錯校正解碼器542提供來的串行數據以及在移位寄存器622處延遲了一個時長的值來執行異或運算。EXOR電路611的邏輯運算結果被提供到移位寄存器612。在EXOR電路613中，基於在移位寄存器612處延遲了一個時長的值以及從AND電路627提供來的值來執行異或運算。EXOR電路613的邏輯運算結果被提供到移位寄存器614。在EXOR電路615中，基於在移位寄存器614處延遲了一個時長的值以及從AND電路626提供來的值來執行異或運算。EXOR電路615的邏輯運算結果被提供到移位寄存器616。在EXOR電路617中，基於在移位寄存器616處延遲了六個時長的值以及從AND電路625提供來的值來執行異或運算。EXOR電路617的邏輯運算結果被提供到移位寄存器618。在EXOR電路619中，基於在移位寄存器618處延遲了五個時長的值以及從AND電路624提供來的值來執行異或運算。EXOR電路619的邏輯運算結果被提供到移位寄存器620。在EXOR電路621中，基於在移位寄存器620處延遲了兩個時長的值以及從AND電路623提供來的值來執行異或運算。EXOR電路621的邏輯運算結果被提供到移位寄存器622。在在移位寄存器622處延遲了一個時長的值以及從CRC控制器601中作為選擇信號輸出並在NOT電路628處被反相的值都是1的情況下，從AND電路623、625和627輸出值1，在其他情況下輸出值0。在在移位寄存器622處延遲了一個時長的值以及從CRC控制器601中作為選擇信號輸出的值都是1的情況下，從AND電路624和626輸出值1，在其他情況下輸出值O。雖然迄今為止已經作出了通過切換而使用的生成多項式是G"x)=x16+x15+x8+x+1或者G2(x)=x16+x13+x2+1的布置，但是也可以使用另一生成多項式，或者可以作出這樣的布置從三個或更多個生成多項式中選擇一個生成多項式，並且使用所選擇的生成多項式。另外，取代根據基帶頭部和用戶數據來切換所使用的生成多項式，可以根據其他類型的數據，46例如頭部和子頭部，來切換所使用的生成多項式。現在，將描述具有圖28所示的配置的發送設備501和具有圖32所示的配置的接收設備503的處理。首先，將參考圖34中的流程圖來描述圖28中的發送設備501用於發送通用連續流形式的用戶數據的處理。該處理是與圖25中的處理相同的處理，只不過包括了從控制器575C向CRC編碼器512輸出用於指示要用於CRC編碼處理的生成多項式的選擇信號的處理。具體來說，在步驟S151中，信號處理器515的數據輸入設備515A將用戶數據輸出到選擇器511，並將頭部數據輸出到頭部生成器515B。在步驟S152中，頭部生成器515B生成將被存儲在基帶頭部中的每條數據，並且將所生成的數據輸出到選擇器511作為頭部數據。在步驟S153中，控制器575C向選擇器511輸出用於指示向CRC編碼器512輸出頭部數據的數據類型2。頭部數據在選擇器511處響應於向其提供的數據類型2而被選擇，並被輸出到CRC編碼器512。在步驟S154中，控制器575C向CRC編碼器512輸出一選擇信號，該選擇信號用於指示通過使用生成多項式G,(x)來執行CRC編碼處理，該生成多項式Gi(x)是用於基帶頭部的數據(頭部數據)的生成多項式。在步驟S155中，CRC編碼器512根據從控制器575C提供來的選擇信號使用作為用於頭部數據的生成多項式的生成多項式G!(x)來生成第二CRC奇偶校驗位，並將所生成的第二CRC奇偶校驗位存儲在基帶頭部中。在步驟S156中，控制器575C向選擇器511輸出用於指示向CRC編碼器512輸出用戶數據的數據類型2。用戶數據在選擇器511處響應於向其提供的數據類型2而被選擇，並被輸出到CRC編碼器512。在步驟S157中，控制器575C向CRC編碼器512輸出表示作為用戶數據提供來的流是通用連續流的數據類型1，以及DFL信息。在步驟S158中，CRC編碼器512的幀生成器512A以數據欄位(其長度是利用DFL指定的)為單位，對作為通用連續流的用戶數據進行分段，從而生成幀。在步驟S159中，幀生成器512A將基帶頭部附加到每個數據欄位，從而生成基帶幀，並且將以基帶幀為單位的數據輸出到差錯校正編碼器513。在步驟S160中，差錯校正編碼器513使得從CRC編碼器512提供來的數據經歷差錯校正編碼處理，並且將通過經歷差錯校正編碼處理而獲得的數據輸出到OFDM調製器514。在步驟S161中，OFDM調製器514執行諸如OFDM調製之類的處理來作為傳送線路編碼處理。在步驟S162中，OFDM調製器514發送通過執行諸如OFDM處理之類的處理而獲得的發送信號，並且結束當前處理。將參考圖35中的流程圖來描述圖28中的發送設備501用於發送分組化流形式的用戶數據的處理。除了從控制器575C向CRC編碼器512輸出指示要用於CRC編碼處理的生成多項式的選擇信號的處理之外，圖35中的處理是與圖26中的處理相同的處理。在步驟S171中，信號處理器515的數據輸入設備515A將用戶數據輸出到選擇器511，並將頭部數據輸出到頭部生成器515B。在步驟S172中，頭部生成器515B生成將被存儲在基帶頭部中的每條數據，並且將所生成的數據輸出到選擇器511作為頭部數據。在步驟S173中，控制器575C向選擇器511輸出用於指示向CRC編碼器512輸出頭部數據的數據類型2。頭部數據在選擇器511處響應於向其提供的數據類型2而被選擇，並被輸出到CRC編碼器512。在步驟S174中，控制器575C向CRC編碼器512輸出一選擇信號，該選擇信號用於指示通過使用生成多項式G"x)來執行CRC編碼處理，該生成多項式G"x)是用於基帶頭部的數據(頭部數據)的生成多項式。在步驟S175中，CRC編碼器512根據從控制器575C提供的選擇信號使用作為用於頭部數據的生成多項式的生成多項式G"x)來生成第二CRC奇偶校驗位，並將所生成的第二CRC奇偶校驗位存儲在基帶頭部中。在步驟S176中，控制器575C向選擇器511輸出用於指示向CRC編碼器512輸出用戶數據的數據類型2。用戶數據在選擇器511處響應於向其提供的數據類型2而被選擇，並被輸出到CRC編碼器512。在步驟S177中，控制器575C向CRC編碼器512輸出表示作為用戶數據提供來的流是通用連續流的數據類型1，以及DFL信息。在步驟S178中，控制器575C向CRC編碼器512輸出一選擇信號，該選擇信號用於指示通過使用生成多項式G2(x)來執行CRC編碼處理，該生成多項式G2(x)是用於UP的數據(用戶數據)的生成多項式。在步驟S179中，CRC編碼器512以作為用戶數據提供來的每個UP中包括的SYNC及其後的數據作為信息比特系列，使用生成多項式G"x)來生成第一CRC奇偶校驗位，並利用所生成的第一CRC奇偶校驗位來替換位於在處理順序上的下一UP的開頭8個比特中的SYNC。在步驟S180中，CRC編碼器512的幀生成器512A以數據欄位(其長度是由DFL指定的)為單位，對作為通用連續流的用戶數據進行分段，從而生成幀。在步驟S181中，幀生成器512A將基帶頭部附加到每個數據欄位，從而生成基帶幀，並且將以基帶幀為單位的數據輸出到差錯校正編碼器513。在步驟S182中，差錯校正編碼器513使得從CRC編碼器512提供來的數據經歷差錯校正編碼處理，並且將通過經歷差錯校正編碼處理而獲得的數據輸出到OFDM調製器514。在步驟S183中，OFDM調製器514執行諸如OFDM調製之類的處理來作為傳送線路編碼處理。在步驟S184中，OFDM調製器514發送通過執行諸如OFDM處理之類的處理而獲得的發送信號，並且結束當前處理。接下來，將參考圖36中的流程圖來描述圖32中的接收設備503用於接收數據的處理。除了從控制器601向CRC檢測器543輸出指示要用於CRC處理的生成多項式的選擇信號的處理之外，圖36中的處理是與圖27中的處理相同的處理。49在步驟S191中，OFDM解調器541使得接收信號經歷OFDM解調處理，並且將所獲得的數據輸出到差錯校正解碼器542。在步驟S192中，差錯校正解碼器542使得從OFDM解調器541提供來的數據經歷差錯校正處理，並且將通過經歷差錯校正處理而獲得的數據作為接收數據輸出。在步驟S193中，控制器601基於從差錯校正解碼器542提供來的接收數據，確定要經歷CRC檢測器543處的CRC處理的數據。在步驟S194中，控制器601根據要經歷CRC處理的數據向CRC檢測器543輸出用於指示要用於CRC處理的生成多項式的選擇信號。在步驟S195中，CRC檢測器543根據從控制器601提供來的選擇信號來切換所使用的生成多項式，並且使得從差錯校正解碼器542提供來的接收數據經歷CRC處理。在頭部數據經歷CRC處理的情況下，使用作為用於頭部數據的生成多項式的生成多項式Gi(x)，而在用戶數據經歷CRC處理的情況下，使用作為用於用戶數據的生成多項式的生成多項式G2(x)。CRC檢測器543輸出表示CRC處理結果的信號並結束當前處理。雖然迄今為止己經描述了根據諸如作為陸地數字廣播規範的DVB-T2和作為衛星數字廣播規範的DVB-S2之類的規範從發送設備501向接收設備503執行數據發送，但是，DVB-T2和DVB-S2之間的差別在於，如圖13所示的基帶頭部中包括的MATYPE的2位元組數據的第七和第八比特對於DVB-T2是表示發送模式的2比特"Mode"，而對於DVB-S2是表示滾降(roll-off)因子的2比特"RO"。本發明不限於上述實施例，在不脫離本發明的本質和精神的情況下，可以進行各種變化。本領域的技術人員應當理解，取決於設計要求和其他因素，可以進行各種修改、組合、子組合和變更，只要它們處於所附權利要求或其等同物的範圍之內。本發明包含與2007年12月21日向日本專利局提交的日本專利申請JP2007-330457以及2008年4月30日向日本專利局提交的日本專利申請JP2008-118547和JP2008-118548相關的主題，這裡通過引用將該申請的全部內容併入。50權利要求1.一種發送設備，包括CRC編碼處理裝置，配置為包括用於以代碼長度不同的多個數據中的每一個為目標的CRC編碼處理的多個生成多項式，並且使用所述多個生成多項式中的最優生成多項式來執行CRC編碼處理；以及發送裝置，配置為發送由所述CRC編碼處理裝置執行CRC編碼處理而獲得的數據。2.根據權利要求1所述的發送設備，其中所述多個生成多項式是通過包括以下過程的處理來選擇的生成多項式第一過程，用於對於具有添加了r比特奇偶校驗位的k比特信息字的每個代碼的代碼長度(n)，獲得作為最小漢明距離(dmin)的最大值的最大最小漢明距離(Max.dmin)，第二過程，用於獲得代碼的最大最小漢明距離(Max.dmin)發生變化的代碼長度(n)，並且獲得該代碼長度(n)的範圍(nmin(r，Max.dmin)^nmax(r，Max.dmin))，第三過程，用於通過全局搜索找出一生成多項式(G(x))，該生成多項式(G(x))滿足對於所述代碼長度(n)的範圍(nmin(r,Max.dmin)<nmax(r,Max.dmin))，最小漢明距離(dmin)等於代碼的最大最小漢明距離(Max.dmin)的條件(dmin=Max.dmin)，以及第四過程，用於從通過所述全局搜索找出的生成多項式(G(x))中，選擇項數(w)和未檢測差錯概率(Pud)為最小的生成多項式。3.—種用於發送設備的發送方法，該發送設備包括用於以代碼長度不同的多個數據中的每一個為目標的CRC編碼處理的多個生成多項式，所述發送方法包括以下步驟通過使用所述多個生成多項式中的最優生成多項式來執行CRC編碼處理；以及發送通過執行CRC編碼處理而獲得的數據。'4.一種使得計算機執行發送設備的處理的程序，該發送設備包括用於以代碼長度不同的多個數據中的每一個為目標的CRC編碼處理的多個生成多項式，所述程序包括以下步驟-通過使用所述多個生成多項式中的最優生成多項式來執行CRC編碼處理；以及發送通過執行CRC編碼處理而獲得的數據。5.—種接收設備，包括-獲得裝置，配置為基於從發送設備發送來的信號來獲得數據；以及CRC處理裝置，配置為包括用於以代碼長度不同的多個數據中的每一個為目標的CRC編碼處理的多個生成多項式，並且通過使用所述多個生成多項式中的最優生成多項式執行CRC編碼處理來檢測數據的差錯。6.根據權利要求5所述的發送設備，其中所述多個生成多項式是通過包括以下過程的處理來選擇的生成多項式第一過程，用於對於具有添加了r比特奇偶校驗位的k比特信息字的每個代碼的代碼長度(n)，獲得作為最小漢明距離(dmin)的最大值的最大最小漢明距離(Max.dmin);第二過程，用於獲得代碼的最大最小漢明距離(Max.dmin)發生變化的代碼長度(n)，並且獲得該代碼長度(n)的範圍(nmin(r,Max.dmin)^W(r,Max,dmin));第三過程，用於通過全局搜索找出一生成多項式(G(x))，該生成多項式(G(x))滿足對於所述代碼長度(n)的範圍(nmin(r，Max.dmin)Snmax(r,Max.dmin))，最小漢明距離(dmin)等於代碼的最大最小漢明距離(Max.dmin)的條件(dmin=Max.dmin;以及第四過程，用於從通過所述全局搜索找出的生成多項式(G(x))中，選擇項數(w)和未檢測差錯概率(Pud)為最小的生成多項式。7.—種用於接收設備的接收方法，該接收設備包括用於以代碼長度不同的多個數據中的每一個為目標的CRC編碼處理的多個生成多項式，所述接收方法包括以下步驟基於從發送設備發送來的信號來獲得數據；以及通過使用所述多個生成多項式中的最優生成多項式執行CRC處理來檢測數據的差錯。8.—種用於使得計算機執行接收設備的處理的程序，該接收設備包括用於以代碼長度不同的多個數據中的每一個為目標的CRC編碼處理的多個生成多項式，所述程序包括以下步驟基於從發送設備發送來的信號來獲得數據；以及通過使用所述多個生成多項式中的最優生成多項式執行CRC處理來檢測數據的差錯。9.根據權利要求1所述的發送設備，其中所述CRC編碼處理裝置利用根據目標數據的生成多項式來執行CRC編碼處理。10.根據權利要求3所述的發送方法，其中，在所述CRC編碼處理中，CRC編碼處理是利用根據目標數據的生成多項式來執行的。11.根據權利要求4所述的程序，其中，在所述CRC編碼處理中，CRC編碼處理是利用根據目標數據的生成多項式來執行的。12.根據權利要求5所述的接收設備，其中所述CRC處理裝置利用根據目標數據的生成多項式來執行CRC處理。13.根據權利要求7所述的接收方法，其中，在所述CRC處理中，CRC處理是利用根據目標數據的生成多項式來執行的。14.根據權利要求8所述的程序，其中，在所述CRC處理中，CRC編碼處理是利用根據目標數據的生成多項式來執行的。15.—種發送設備，包括CRC編碼處理單元，配置為包括用於以代碼長度不同的多個數據中的每一個為目標的CRC編碼處理的多個生成多項式，並且使用所述多個生成多項式中的最優生成多項式來執行CRC編碼處理；以及發送單元，配置為發送由所述CRC編碼處理單元執行CRC編碼處理而獲得的數據。16.—種接收設備，包括獲得單元，配置為基於從發送設備發送來的信號來獲得數據；以及CRC處理單元，配置為包括用於以代碼長度不同的多個數據中的每一個為目標的CRC編碼處理的多個生成多項式，並且通過使用所述多個生成多項式中的最優生成多項式執行CRC編碼處理來檢測數據的差錯。全文摘要本發明提供了發送設備和方法、接收設備和方法，以及程序。一種發送設備包括CRC編碼處理單元，配置為包括用於以代碼長度不同的多個數據中的每一個為目標的CRC編碼處理的多個生成多項式，並且使用所述多個生成多項式中的最優生成多項式來執行CRC編碼處理；以及發送單元，配置為發送由CRC編碼處理單元執行CRC編碼處理而獲得的數據。文檔編號H04L1/00GK101465715SQ20081018787公開日2009年6月24日申請日期2008年12月22日優先權日2007年12月21日發明者品川仁,山岸弘幸,近藤啟太郎,野田誠申請人:索尼株式會社