四乙基正矽酸鹽(teos)氧化物於集成電路工藝中的應用的製作方法

2023-06-01 03:50:41

專利名稱:四乙基正矽酸鹽(teos)氧化物於集成電路工藝中的應用的製作方法
技術領域：
本發明涉及集成電路的製造，具體地說是，涉及TEOS氧化物在集成電路製造方法中的使用。
背景技術：
於半導體元件的製造中，於半導體基材上形成各式導體元件區域及層。利用光刻技術於不同層中定義圖案，以形成元件區域。光刻系統由光源、經光刻膠塗布的樣品(sample)、及圖像控制系統所組成，依照圖案而規制樣品需要以及不要被光源照射之部份。經選定之光刻膠部份通過照射選定波長之光而曝光。視光刻膠種類，可採用顯影方法以選擇性去除經曝光(正型方法)或未經曝光(負型方法)之光刻膠。之後將該圖案印至光刻膠上，且通過後續方法步驟(例如蝕刻步驟)而移轉至該樣品上。
於層上經圖案化的光刻膠以及經曝光所具有的區域，通常通過如等離子蝕刻或離子轟擊等蝕刻處理而移除。然而，該光刻膠罩幕亦可能會於等離子蝕刻其下方的材料時退化(degrade)，降低該圖案化至介電層圖像的解析度。如此不完美的圖像轉移將有損於該半導體元件的表現。
業已於介電層與光刻膠層間插入已知作為硬式罩幕的特定無機材料，以降低由光刻膠層至其下方介電層的圖像移轉的不完美。該硬式罩幕材料(例如二氧化矽)可通過化學氣相沉積法(CVD)，使用如矽烷(silane)或四乙基正矽酸鹽(tetra-ethyl-ortho-silicate，TEOS)與氧等有機先質的沉積而得。之後，塗布與成像光刻膠於該硬式罩幕上。以等離子蝕刻去除經由光刻膠顯影所具有的無機硬式罩幕區域，而有機光刻膠層則為抗等離子蝕刻的。可於無機硬式罩幕層與於上方經塗布且經圖案化以有機物為主的光刻膠圖案間，達到相對高的蝕刻選擇比。
通過這些蝕刻，可使該硬式罩幕的輪廓與該光刻膠光刻罩幕相符。此時，可通過蝕刻劑以去除經由硬式罩幕蝕刻而曝光的區域(如復晶矽)，而該硬式罩幕為抗該蝕刻劑者。之後，可用另一蝕刻劑去除該硬式罩幕。由於可於下方層材料(例如復晶矽)與硬式罩幕之間達到高蝕刻選擇比，故可避免上述討論的圖像移轉不完美缺點。參照第6,890,448、5,468,342、及5,346,586號的美國專利。
傳統以二氧化矽所製成硬式罩幕的移除的一個問題為，蝕刻劑(如氰氟酸)不僅去除二氧化矽硬式罩幕，同時也傾向於將介於鄰接電晶體間的高密度等離子(HDP)場隔離二氧化矽經暴露部份移除。此由於該硬式罩幕氧化物的蝕刻速率與場氧化物相當。部份HDP場氧化物的移除，將非所欲地降低電晶體間的隔離。因此，所需者為，可通過最大化硬式罩幕氧化物與HDP場氧化物的蝕刻速率差異，以最小化場隔離氧化物的非所欲移除形成及去除二氧化矽硬式罩幕的方法。

發明內容本發明提供形成二氧化矽硬式罩幕的方法，該硬式罩幕可以快於HDP場氧化物的速率被蝕刻。在實施方式中，本發明需使用TEOS先質，於較佳攝氏200度的低溫或更低溫度下沉積SiO2硬式罩幕。所生成硬式罩幕具有於以如氫氟酸的蝕刻劑溼蝕刻時，其蝕刻速率快於用於隔離溝渠氧化物的HDP場二氧化物的性質。
圖1～6表示根據本發明處理半導體元件的不同階段。
主要元件標記說明8單晶矽9基材10半導體元件11P井12N井
13場介電層14層14.1第一復晶矽層14.2氧化物-氮化物-氧化物層14.3第二復晶矽層15硬式罩幕層16氮氧化矽層17.1抗反射塗布層17.2光刻膠層具體實施方式
於此處的敘述中，應所屬技術領域：
的技術人員，當述及如層、薄膜、區域、基材、或平板的元件位於另一元件「之上」時，意指前者可直接在後者之上或於此二者之間可存在其它元件。相反地，當元件被指為「直接位於」另一元件「之上」時，則將無任何元件位於此二者之間。亦應注意，附圖中所示的厚度並非等比例繪製，亦不應將本發明限制於所披露的實施方式。
現參照附圖，將描述根據本發明形成可移除硬式罩幕的方法。圖1表示包含半導體基材(9)(例如單晶矽(8))的傳統半導體元件(10)製造的階段，P井(11)以及N井(12)已形成於基材(9)中。可通過淺溝渠隔離(STI)以形成場介電層(13)，以包括通過高密度等離子(HDP)方法所形成的二氧化矽頂層。可以矽烷及氧作為HDP方法的先質，且沉積溫度可為攝氏650度左右。介電層(13)亦可通過LOCOS方法(Local Oxidation of Silicon，區域矽氧化法)或其它方法，以熱生成二氧化矽而形成。在實施方式中，該場介電層(13)的厚度可為約2200埃。
接著，沉積一層(14)，且稍後使用硬式罩幕以將其圖案化。於實施方式中，層(14)為復晶矽或金屬層、或堆棧層(如第一(底部)多晶矽層、氧化物-氮化物-氧化物(ONO)層、以及第二(頂部)復晶矽層)。圖6表示於基材(9)的主動元件區上所形成復晶矽的數項特徵(例如浮置閘)，ONO層(14.2)形成於復晶矽閘極(14.1))與場氧化物區域(13)之上，第二復晶矽層(14.3)(例如用以提供內存字符線)則形成於位於浮置閘(14.1)與場氧化物(13)上方的ONO層(14.2)上。
其後如圖2所示，使用SiO2硬式罩幕層(15)以圖案化層(14)(其可包含圖6的堆棧14.1、14.2、及14.3)。圖2表示在攝氏150-250度的相對低溫下使用TEOS(即，Si(OC2H5)4)先質，以等離子強化式化學氣相沉積法(CVD)所形成的硬式罩幕SiO2薄膜(15)Si(OC2H5)4+12O2→SiO2+8CO2+10H2O於約攝氏150-250度於實施方式中，該沉積於攝氏約200度下進行，TEOS的流速為每分鐘約2.2標準升(slm)，且氧氣流速為約9slm。
所生成TEOS氧化物層(15)為高度多孔性。於實施方式中，該TEOS氧化物層的厚度為2000埃。
如圖2所示，依續於TEOS氧化物層上沉積氮氧化矽(SiON)層(16)、抗反射塗布(ARC)層(17.1)、以及光刻膠層(17.2)。於光刻膠層(17.2)下方的ARC層(17.1)及SiON層(16)，為通過降低基材的反射性，以最小化光刻程序過程中橫越細胞陣列(cell array)的關鍵尺寸的非均勻性。該ARC層(17.1)可為，舉例說明，有機旋塗式ARC層。如圖3所示，光刻膠(17.2)以光刻方式圖案化，且幹蝕刻以去除SiON層(16)與TEOS氧化物(15)經曝光部分。該TEOS氧化物(15)將作為層(14)幹蝕刻的硬式罩幕。如圖4表示，可於層(14)蝕刻之前去除光刻膠層(17.2)，或是將其保留於結構中而於層(14)蝕刻之後再去除。
接著，幹蝕刻經硬式罩幕氧化物(15)暴露的層(14)殘留部份(圖4)。於實施方式，層(14)包括中間夾ONO(氧化物-氮化物-氧化物)層的二層復晶矽層的復晶矽堆棧層。(參照，例如圖6)。該ONO層可以典型的氧化物蝕刻化學物(例如CF4/CHF3氣態化學物)進行幹蝕刻，該蝕刻化學物亦可能蝕刻該硬式罩幕氧化物(15)相當部份。於多層復晶矽堆棧的實施方式中，於層(14)蝕刻時移除高達75％的硬式罩幕(15)(該移除並未顯示在圖4中)。於此情況中，與層(14)ONO的移除同時發生的硬式罩幕(15)部份移除，乃進一步使於隨後溼蝕刻中的場氧化層(13)損失最小，因於幹蝕刻後所殘留的硬式罩幕(15)較少。
一旦以幹蝕刻去除層(14)，將暴露場氧化層(13)。最終，如圖5所示，為去除硬式罩幕(15)，採用如稀釋100∶1的氫氟酸(HF)(即，100份水對1份HF)為蝕刻劑以溼蝕刻該硬式罩幕。
於實施方式中，使用100∶1的HF試劑、以約350埃/分鐘的速率，蝕刻於攝氏200度下所形成的多孔性TEOS氧化物層(15)。相反地，該100∶1的HF試劑則以僅約48.3埃/分鐘的速率蝕刻該HDP SiO2層(13)。從而，該TEOS氧化物層以較HDP SiO2快7倍的速率被蝕刻。該蝕刻速率差異允許選擇性蝕刻，以快速去除該TEOS氧化物層，但最小化所不欲的場氧化層(13)損失。該溼蝕刻時間的減少，也有助於減低通道氧化物的損失，以及氧化物-氮化物-氧化物(ONO)在層(14)殘留部分的底切。
除了使所不欲的場氧化層(13)損失最小化外，本發明的另一優點為，於攝氏約200度所形成的氧化物硬式罩幕的幹蝕刻速率，仍然類似於在較高溫度下所形成的傳統氧化物硬式罩幕的幹蝕刻速率。因此，於本發明一些實施方式中，用於層(14)的幹蝕刻速率及薄膜組合物，乃類似於傳統方法者，且因此側壁保護所需的幹蝕刻副產物(例如氟碳化物)亦為類似，導致相似的輪廓與選擇性控制。因此，於一些實施方式中，可簡化本發明與先前技術幹蝕刻方法的結合。
應當注意，於此所披露實施方式的各種修改亦在本發明範圍內。舉例說明，可使用100∶1 HF溼浸泡蝕刻劑的各種替代物，例如100∶1的緩衝氧化物蝕刻劑(BOE)。此外，本發明亦不限於100∶1的濃度，因為於不偏離本發明精神的情形下可使用較高或較低的濃度。該場氧化層可以HDP方法以外的其它方法來形成。本發明並不限於該場氧化層於硬式罩幕被去除時為暴露的方式，或上述其它結構特徵。本發明並不限於該特定方法或方法參數。本發明由權利要求
範圍所定義。
權利要求
1.一種圖案化半導體元件的方法，其特徵是包括提供半導體基材；形成第一層於該半導體基材上；通過化學氣相沉積法於攝氏150度至250度的溫度下、由四乙基正矽酸鹽(tetra-ethyl-ortho-silicate，TEOS)沉積TEOS矽氧化物層於該半導體基材上。
2.根據權利要求
1所述的方法，其特徵是上述TEOS矽氧化物層沉積於上述第一層上。
3.根據權利要求
1所述的方法，其特徵是上述通過化學氣相沉積法所進行的TEOS矽氧化物層沉積，發生於攝氏150度至250度的溫度。
4.根據權利要求
3所述的方法，其特徵是上述第一層包含二氧化矽或氮氧化矽，且上述方法進一步包括相對於上述第一層，以溼蝕刻劑對上述TEOS矽氧化物層進行選擇性蝕刻，其中上述第一層至少於部份蝕刻操作過程中暴露於上述蝕刻劑。
5.根據權利要求
4所述的方法，其特徵是上述溼蝕刻劑包含氫氟酸(HF)。
6.根據權利要求
5所述的方法，其特徵是上述HF以100份水對1份HF的比例以水稀釋。
7.根據權利要求
4所述的方法，其特徵是上述溼蝕刻劑包含緩衝氧化物蝕刻劑(BOE)。
8.根據權利要求
7所述的方法，其特徵是上述緩衝氧化物蝕刻劑以100份水對1份緩衝氧化物蝕刻劑的比例以水稀釋。
9.根據權利要求
4所述的方法，其特徵是進一步包括沉積第二層於上述TEOS矽氧化物層之下；沉積光刻膠層於上述TEOS矽氧化物層之上；圖案化上述光刻膠層；通過上述經圖案化光刻膠以蝕刻所暴露的TEOS矽氧化層；以及蝕刻被上述經蝕刻TEOS矽氧化物層暴露的上述第二層。
10.根據權利要求
9所述的方法，其特徵是進一步包括沉積氮氧化矽(SiON)層於上述TEOS矽氧化物層上；以及沉積有機抗反射塗布(ARC)層於上述SiON層上；其中上述光刻膠層沉積於上述有機ARC層上。
11.根據權利要求
10所述的方法，其特徵是進一步包括蝕刻上述SiON層與上述有機ARC層。
12.根據權利要求
9所述的方法，其特徵是上述第二層包括位於氧化物—氮化物—氧化物或二氧化矽層上的第二復晶矽層。
13.根據權利要求
12所述的方法，其特徵是進一步包括位於上述氧化物-氮化物-氧化物或二氧化矽層下方的第一復晶矽層，其中上述第一復晶矽層經選擇性預蝕刻且暴露部份上述第一層。
14.一種半導體元件，其特徵是包括半導體基材；形成於上述半導體基材上的絕緣層；形成於上述絕緣層上的至少部份導體層；以及形成於上述導體層上的多孔性四乙基正矽酸鹽(TEOS)層。
15.根據權利要求
14所述的之半導體元件，其特徵是進一步包括形成於上述多孔性TEOS層上的光刻膠層。
16.根據權利要求
15所述的半導體元件，其特徵是進一步包括形成於上述多孔性TEOS層上、且位於上述光刻膠層下方的氮氧化矽(SiON)層。
17.根據權利要求
16所述的半導體元件，其特徵是上述至少部份導體層包括復晶矽層。
18.一種製造集成電路的方法，其特徵是包括形成含氧化矽的第一層；於最高攝氏200度的晶片溫度、以化學氣相沉積由TEOS形成含氧化矽的第二層，其中上述第一層於較高於上述第二層的晶片溫度下形成；對於上述第一層、以含HF的溼蝕刻劑選擇性蝕刻上述第二層。
19.根據權利要求
18所述的方法，其特徵是上述第一層包含場隔離以隔離半導體基材的主動區。
專利摘要
提供一種製造用於圖案化與蝕刻的低溫可去除二氧化矽硬式罩幕的方法，其中採用四乙基正矽酸鹽(TEOS)以沉積二氧化矽硬式罩幕。
文檔編號H01L21/70GK1996558SQ200610142544
公開日2007年7月11日 申請日期2006年10月25日
發明者李代萍, 芭芭拉·海希頓 申請人:茂德科技股份有限公司(新加坡子公司)導出引文BiBTeX, EndNote, RefMan