評估內連線結構布局及其金屬片電阻的方法
2023-06-01 02:52:46 2
專利名稱：評估內連線結構布局及其金屬片電阻的方法
技術領域：
本發明是有關於集成電路的布局設計，特別有關於一種評估內連線結構布局及其金屬片電阻分布的方法。
背景技術：
當半導體上下遊產業分工體系建構完成後，IC設計產業發展的重要角色則為電子自動化設計工具(Electronic Design Automation，EDA)。而其中，一般半導體設計流程(Design Flow)，包含前段(Front-End)的設計架構、行為描述、RTL(Register Transfer Level)程序撰寫、GatesLevel邏輯電路，每個階段都經過反覆合成、模擬、驗證、除錯等直到完成為止。之後則需經由後段(Back-End)進行實體電路布局(Layout)與布線工作。此階段需考慮製程上的要求，例如高效能(High-performace)、低功率(Low Power)或高壓等製程，另外也包含時序(Timing)或幹擾(Noise)等問題的分析與解決。
而隨著半導體製程走向深次微米，以蝕刻定義金屬內連線結構的鋁製程，逐漸被鑲嵌型態(Damascene)的銅製程取代，也影響了後段實體電路布局上需要考量的關鍵因素。由於鑲嵌型式的銅製程在集成電路的多層金屬內連線結構(multi-layers interconnect)、接觸洞(contact hole)、貫穿孔(Via)、溝槽(trench)，在介電層上定義開口後將銅填入的步驟，其尺寸控制的偏移較鋁製程大。因此，在進行實體電路布局設計時，隨著布局的集成化，必須要能預先評估實際銅製程的偏移對內連線布局的電性所可能造成的影響。
目前一般的金屬內連線中，其布局需考慮阻容延遲(ResistanceCapacitance delay，RC delay)，亦即因內連線的電阻與聯機間的電容而造成的延遲效應，會造成訊號傳遞速度降低、幹擾(Noise)增大與功率消耗(power dissipation)增加等問題。目前一般的EDA抽取方法，通常利用金屬片電阻(metal sheet resistance)定值以抽取計算內連線結構中的寄生電阻(parasitic resistance)。然而受銅製程的製程特性影響，因此單由金屬片電阻無法準確評估金屬線間的電性關係。
此外，在金屬內連線結構中，由於線寬縮小且密度提高的趨勢，當介電層上定義銅鑲嵌的溝槽或接觸洞時，其密集的金屬線的實際微影製程可能產生光學鄰近效應(optical proximity correction)。此種光學效應對於製程品質的幹擾，也必須在進行內連線設計時一併考量。
發明內容
為了有效預先在布局設計時，評估影響多層金屬內連線製程的因素，因此本發明的一個目的在於提供一種評估金屬片電阻的方法，包含下列步驟選擇一既定製程技術等級。接著設計一測試內連線布局，其中包含至少一內連線層，且每內連線層布局中包含一系列線寬與一系列線距的交叉彙編。以該既定製程技術等級製作該測試內連線布局，完成後量測該各內連線布局層中，系列線寬與系列線距交叉彙編的阻值。最後，根據各層的系列線寬與系列線距的交叉彙編與其對應的阻值仿真一分布模型。
本發明更提供一種評估內連線結構中金屬片電阻的方法，包含下列步驟選擇一既定製程技術等級；設計一測試內連線布局，其中包含至少一內連線層，且每內連線層布局中包含一系列線寬與一系列線距的交叉彙編；以該既定製程技術等級製作該測試內連線布局；量測各內連線布局層中，各系列線寬與各系列線距交叉彙編的阻值；根據各層的系列線寬與系列線距的交叉彙編與其對應的阻值仿真一分布模型；以及，將該分布模型匯入至一電子自動化設計工具。
本發明再提供一種評估內連線結構布局的方法，包含下列步驟選擇一既定製程技術等級；設計一測試內連線布局，其中包含至少一內連線層，且每內連線層布局中包含一系列線寬與一系列線距的交叉彙編；以該既定製程技術等級製作該測試內連線布局；量測各內連線布局層中，各系列線寬與各系列線距交叉彙編的阻值；根據各層的系列線寬與系列線距的交叉彙編與其對應的阻值仿真一分布模型；以及，根據該分布模型評估相同製程技術等級的一內連線布局設計缺陷。
藉由上述分布模型與電子自動化設計工具，可在實際進行內連線布局模擬時，評估內連線布局的寄生電阻，及其時可能產生的製程缺陷及影響程度，以更為精準的金屬層電阻分布提早修正內連線布局。
圖1所示為根據本發明的一實施例中的評估金屬片電阻的方法流程；圖2A至圖2C所示為根據本發明的一實施例中，一系列的三層式測試內連線布局的金屬線寬(W)與線距(S)的對應關係；圖3A至圖3C所示為根據圖2A至圖2C所示的測試內連線布局金屬線寬(W)與線距(S)分布的實際量測阻值分布模型；圖4所示為根據本發明的一實施例中，銅製程的內連線結構的不同線寬(W)與線距(S)分布可能遭遇的製程缺陷。
具體實施例方式
為了讓本發明的上述目的、特徵、及優點能更明顯易懂，以下配合附圖，作詳細說明如下以下以圖1說明根據本發明的一實施例中，一種評估金屬片電阻的方法流程。
根據產品的不同，半導體製造廠中通常同時提供數種不同製程技術等級，一般以微影設備的光學能力或能量感應能力而定，目前可量產的製程技術等級例如0.35微米(μm)、0.25微米、0.18微米或0.13微米等。由於不同的製程技術等級，其製程技術中的各種步驟與材料具有不同組合。因此，如圖1所示，首先進行步驟S102選擇一既定製程技術等級。藉此，可評估特定技術等級的製程對於後續內連線布局設計的主要影響因子與影響程度。
接著進行步驟S104設計一測試內連線布局，其中包含至少一內連線層，且每內連線層布局中包含一系列由小到大的線寬寬度與一系列由小到大的線距寬度的交叉彙編。
如圖2A至圖2C所示，以0.13微米技術的三層金屬內連線布局為例說明一測試內連線布局。如圖2A所示，為在該測試內連線布局中，第一金屬層(M1)中，設置一系列線寬，包含0.16μm-10μm之間的10種金屬線寬(Width，W)，其中0.2μm～1.5μm屬細線寬，而2μm～10μm之間屬於粗線寬。並設計一系列的金屬線寬間的間距(Space，S)寬度，亦即金屬線與金屬線之間的寬度，此系列包含0.18μm-20μm之間共14組間距，其中包含0.21μm～1μm的細線距，以及1μm～20μm之間的粗線距。如圖2B所示，為在該測試內連線布局中，在層間金屬層(inter metal，Mx)設置一系列線寬，包含0.2μm-10μm之間的10種金屬線寬(W)，並設計一系列的金屬線寬間的間距(S)，介於0.21μm-20μm之間，共14組間距，其中均涵蓋細線寬與線距以及粗線寬與線距的範圍。如圖2C所示，為在該測試內連線布局中，頂層金屬層(MT)中，設置一系列線寬，包含0.44μm-10μm之間的10種金屬線寬(W)，並設計一系列的金屬線寬間的間距(S)，介於0.46μm-20μm之間，共14組間距。其中均涵蓋細線寬與線距以及粗線寬與線距的範圍。
由圖2A至圖2C的比較可以看出，不同金屬層，其布局的最小線寬與最小線距也不同，其設計主要根據一般金屬內連線結構的設計與製程技術等級能力而定。一般的多層金屬內連線結構，越上層的金屬層的最小線寬(W)與最小線距(S)通常較第一金屬層者略大。然而，上述線寬與線距的選擇與設計方式僅供說明，本發明並非以此為限。
如上述方式完成一測試內連線布局設計後，則仍如圖1所示，進行步驟S106以該既定製程技術等級製作該測試內連線布局。以選定的製程技術，如0.13μm的製程技術的銅製程實際進行根據該測試內連線布局製造該測試內連線結構。
接著，進行步驟S108完成後量測該各內連線布局層中，系列線寬與系列線距交叉彙編的阻值。如圖2A至圖2C所示，根據一系列線寬(W)與一系列線距(S)間的交叉彙編，分別由實際完成的三層式內連線結構中，量測各線寬與線距組合的實際阻值(Rs)。
最後，進行步驟S110根據各層的系列線寬與系列線距的交叉彙編與其量測得的對應阻值仿真一分布模型。
以下如圖3A至圖3C所示，詳細說明根據本發明的一實施例中的阻值分布模型。如圖3A-1～3A-4、3B-1～3B-4、3C-1～3C-4所示分別為根據圖2A、2B與2C的各層線距與線寬設計完成內連線結構後，所量測得的電阻值數據模擬的3D分布圖。比較圖3A、3B與3C可以看出，不同內連線金屬層，其阻值的分布也產生不同的變化。另外，由於多層金屬內連線結構為層層相迭，因此層數不同，金屬層的阻值分布也由下層往上連帶受到影響，因此上述分布僅為說明，本發明並非以此為限。
根據上述各層阻值分布模型，在較佳情況中更可包含一步驟S112將該分布模型整合至一電子自動化設計(EDA)的工具。在一較佳實施例中，可藉由將該分布模型整合至EDA抽取工具(Extraction tool)後，根據其阻值分布，更精確的評估一內連線布局中的寄生電阻(parasiticresistance)，藉此避免習知以固定的金屬片電阻值評估的所產生的偏差。
由於不同線寬(W)與線距(S)的寬度分布，在實際製程會對內連線結構造成不同程度的影響。以下如圖4所示，為進行銅製程時，當線寬(W)與線距(S)寬度由小到大變化時，可能出現的製程缺陷成因。
由圖4中可以看出，在第I區，線寬(W)與線距(S)皆小時，主要的製程缺陷為浸蝕(erosion)。浸蝕現象的發生乃由於線寬小的金屬線密集之處，進行平坦化製程時，化學機械研磨(CMP)會使得該區密集的金屬線與其間的氧化物高度承受到研磨液蝕刻，而低於同層中其它部分的高度，而使得該區的金屬層厚度改變，導致電性變化。
仍如圖4所示，在第II區，線寬(W)小而線距(S)大時，容易形成孤立線(isolated lines)，亦即，金屬線的線寬小而且與其它金屬線之間的距離大。此種狀況主要的製程問題在於受光學鄰近效應(OPC)影響。乃由於進行微影製程時，光線通過光罩上該處圖案時，產生繞射現象，導致圖案邊緣光強度形成降級作用，使孤立線的線寬出現偏差，也導致其電性變化。
在圖4的第III區中，當線寬(W)大而線距(S)小時，則寬度大的金屬線容易在CMP平坦化製程時，因介電層氧化物與金屬層間的研磨速率不一致，使金屬線形成碟形凹陷(dishing)。另外，由於線距(S)小，使得寬大金屬線間的介電層狹窄，也容易因為研磨速率的不一致，形成狹窄的介電層氧化物部分特別受到CMP研磨的浸蝕(erosion)影響，降低介電層高度，影響該區電性。
仍如圖4所示，在第IV區中，線寬(W)大而線距(S)也大時，則寬大的金屬線會產生碟形凹陷(dishing)，但由於線距(S)較寬，因此不易出現介電層浸蝕(erosion)問題。
因此，藉由圖4中的線寬(W)與線距(S)相對變化間的關係，可將圖4中製程缺陷因子，對應於圖3A至圖3C中各層的阻值分布模型，藉以判斷每層中阻值偏高的成因，可能導致浸蝕(erosion)、碟形凹陷(dishing)、孤立線的光學鄰近效應(isolated line OPC)等等。並根據其可能的缺陷原因，並在內連線布局設計的初進行適當修改與調整，以避免實際投產後的電性無法達到預期要求。
例如，由圖3A-2中，可以看出在0.13微米的銅製程時，內連線結構的第一金屬層中在金屬線距(S)小(0.18μm-0.21μm)，而線寬(W)也小(0.3μm～1.0μm)時，則金屬內連線的阻值會升高至80mOhm/sq。而根據圖4，則可推得第一金屬層(M1)在上述線距(S)與線寬(W)範圍的阻值升高可能導致銅製程平坦化的浸蝕(erosion)因素。因此在布局設計時，可儘量將第一金屬層的內連線線距(S)與線寬(W)避開上述區段。
或者，若根據該阻值模型分布，某一內連線的布局設計可能產生特定缺陷，但布局設計上難以避免，亦可在實際製程進行時，針對該部分的內連線結構，適當改良製程技術以加以避免。
本發明的優點之一，在於藉由上述方法可以提供多層金屬內連線結構在不同線寬(W)與線距(S)組合時的阻值分布模型，取代以往以固定金屬片電阻值進行內連線布局設計，而可以更精確的評估不同線寬(W)與線距(S)設計組合對金屬線阻值的影響。
本發明的優點之二，在於藉由上述方法所得到的線寬(W)、線距(S)與對應阻值(Rs)間的分布模型，可配合製程上實際可能產生的缺陷因子，如浸蝕、光學鄰近效應與碟形凹陷等問題，事先在內連線布局設計的初做適當修改，以提早避免問題的發生。
權利要求
1.一種評估金屬片電阻的方法，包含下列步驟選擇一既定製程技術等級；設計一測試內連線布局，其中包含至少一內連線層，且每內連線層布局中包含一系列線寬與一系列線距的交叉彙編；以該既定製程技術等級製作該測試內連線布局；量測該各內連線布局層中，該系列線寬與該系列線距交叉彙編的阻值；以及根據各層的該系列線寬與該系列線距的交叉彙編與其對應的阻值仿真一分布模型。
2.根據權利要求1所述的評估金屬片電阻的方法，其中該測試內連線布局是以銅製程製作。
3.根據權利要求1所述的評估金屬片電阻的方法，其中更包含一步驟將該分布模型整合至一電子自動化設計(EDA)抽取工具。
4.根據權利要求3所述的評估金屬片電阻的方法，其中更包含一步驟以該電子自動化設計(EDA)抽取工具評估一內連線布局中的寄生電阻(parasitic resistance)。
5.根據權利要求1所述的評估金屬片電阻的方法，其中更包含一步驟以該分布模型評估一內連線布局的光學鄰近效應。
6.根據權利要求1所述的評估金屬片電阻的方法，其中更包含一步驟將該分布模型評估一內連線布局的浸蝕(erosion)程度。
7.根據權利要求1所述的評估金屬片電阻的方法，其中更包含一步驟將該分布模型評估一內連線布局中的碟形凹陷(dishing)程度。
8.一種評估內連線結構中金屬片電阻的方法，包含下列步驟選擇一既定製程技術等級；設計一測試內連線布局，其中包含至少一內連線層，且每內連線層布局中包含一系列線寬與一系列線距的交叉彙編；以該既定製程技術等級製作該測試內連線布局；量測該各內連線布局層中，該系列線寬與該系列線距交叉彙編的阻值；根據各層的該系列線寬與該系列線距的交叉彙編與其對應的阻值仿真一分布模型；以及將該分布模型匯入至一電子自動化設計工具。
9.根據權利要求8所述的評估內連線結構中金屬片電阻的方法，其中該測試內連線布局是以銅製程製作。
10.根據權利要求8所述的評估內連線結構中金屬片電阻的方法，其中更包含一步驟以該電子自動化設計工具評估一內連線布局中的寄生電阻(parasitic resistance)。
11.根據權利要求8所述的評估內連線結構中金屬片電阻的方法，其中更包含一步驟以該電子自動化設計工具評估一內連線布局的光學鄰近效應。
12.根據權利要求8所述的評估內連線結構中金屬片電阻的方法，其中更包含一步驟以該電子自動化設計工具評估一內連線布局的浸蝕(erosion)程度。
13.根據權利要求8所述的評估內連線結構中金屬片電阻的方法，其中更包含一步驟以該電子自動化設計工具評估一內連線布局中的碟形凹陷(dishing)程度。
14.一種評估內連線結構布局的方法，包含下列步驟選擇一既定製程技術等級；設計一測試內連線布局，其中包含至少一內連線層，且每內連線層布局中包含一系列線寬與一系列線距的交叉彙編；以該既定製程技術等級製作該測試內連線布局；量測該各內連線布局層中，該系列線寬與該系列線距交叉彙編的阻值；根據各層的該系列線寬與該系列線距的交叉彙編與其對應的阻值仿真一分布模型；以及根據該分布模型評估相同製程技術等級的一內連線布局設計缺陷。
15.根據權利要求14所述的評估內連線結構布局的方法，其中根據該分布模型評估一相同製程技術等級的內連線布局設計缺陷，是評估該內連線布局中的寄生電阻(parasitic resistance)。
16.根據權利要求14所述的評估內連線結構布局的方法，其中根據該分布模型評估一相同製程技術等級的內連線布局設計缺陷，是評估該內連線布局的光學鄰近效應。
17.根據權利要求14所述的評估內連線結構布局的方法，其中根據該分布模型評估一相同製程技術等級的內連線布局設計缺陷，是評估該內連線布局的浸蝕(erosion)程度。
18.根據權利要求14所述的評估內連線結構布局的方法，其中根據該分布模型評估一相同製程技術等級的內連線布局設計缺陷，是評估該內連線布局中的碟形凹陷(dishing)程度。
全文摘要
一種評估內連線結構中的金屬片電阻的方法，包含下列步驟首先，選擇一既定製程技術等級；接著設計一測試內連線布局，其中包含至少一內連線層，且每內連線層布局中包含一系列線寬與一系列線距的交叉彙編；以該既定製程技術等級製作該測試內連線布局，完成後量測該各內連線布局層中，系列線寬與系列線距交叉彙編的阻值。最後，根據各層的系列線寬與系列線距的交叉彙編與其對應的阻值仿真一分布模型。
文檔編號H01L21/66GK1482670SQ0313862
公開日2004年3月17日 申請日期2003年5月27日 優先權日2002年8月27日
發明者莊學理, 張智援, 陳永順, 侯上勇 申請人:臺灣積體電路製造股份有限公司