用於移除系統影響的存儲器控制器自校準的製作方法

2023-05-31 23:01:06

專利名稱：用於移除系統影響的存儲器控制器自校準的製作方法
技術領域：
本發明大體來說涉及半導體存儲器，且更特定來說，在一個或多個實施例中涉及
固態非易失性存儲器裝置。
背景技術：
電子裝置通常具有可供其採用的某些類型的大容量存儲裝置。 一種常見實例是硬 盤驅動器(HDD)。 HDD能夠以相對低成本進行大量存儲，且當前消費HDD具有超過一個太字 節的容量。 HDD通常將數據存儲於旋轉磁性媒體唱片上。通常將數據作為一種磁通反向模式
而存儲在唱片上。當向典型HDD寫入數據時，以較高速度旋轉所述唱片，同時浮動於所述唱
片上方的寫入頭產生一連串磁性脈衝以對準所述唱片上的磁性粒子來表示所述數據。當從
典型HDD讀取數據時，在磁阻讀取頭浮動於高速旋轉的唱片上方時，其中會因感應而發生
電阻變化。在實踐中，所得的數據信號是模擬信號，所述信號的波峰及波谷是所述數據模式
的磁通反向所引起的結果。然後使用稱作部分響應最大似然(PRML)的數位訊號處理技術
對所述模擬數據信號取樣以確定負責產生所述數據信號的可能數據模式。 HDD因其機械性質而具有一些缺陷。HDD常因衝擊、振動或強磁場而易發生損壞或
過多的讀取/寫入錯誤。另外，其在可攜式電子裝置中使用相對較大的電力。 大容量存儲裝置的另一實例是固態驅動器(SSD)。 SSD利用半導體存儲器裝置來
存儲其數據代替將數據存儲於旋轉媒體上，但其包含使其在其主機系統看來為典型HDD的
接口及形式因數。SSD的存儲器裝置通常為非易失性快閃記憶體裝置。 快閃記憶體裝置已發展成用於廣泛的電子應用的普遍非易失性存儲器來源。快閃
存儲器裝置通常使用允許高存儲器密度、高可靠性及低功率消耗的單電晶體存儲器單元。
通過對電荷存儲或陷獲層的編程或其它物理現象產生的所述單元的閾值電壓的變化確定
每一單元的數據值。快閃記憶體及其它非易失性存儲器的常見用途包含個人計算機、個人
數字助理(PDA)、數位相機、數字媒體播放器、數字記錄器、遊戲、電器、車輛、無線裝置、蜂窩
式電話及可移除存儲器模塊，且非易失性存儲器的用途繼續擴大。 與HDD不同的是，因其固態性質，SDD的操作一般不會受到振動、衝擊或磁場等因 素的影響。類似地，由於不具有移動部件，SDD具有比HDD更低的功率需求。然而，與具有 相同形式因數的HDD相比，SSD當前具有低許多的存儲容量及明顯較高的每位成本。
出於上述原因，且所屬領域的技術人員在閱讀及了解本說明書之後將明了的其它 原因，此項技術中需要替代的大容量存儲器件選項。

發明內容


圖1是根據本發明實施例的存儲器裝置的簡化方框圖。
圖2是可存在於圖1的存儲器裝置中的實例性NAND存儲器陣列的一部分的示意圖。 圖3是根據本發明一個實施例的固態大容量存儲系統的方框示意圖。 圖4是根據本發明實施例的對概念性地顯示可由讀取/寫入通道從存儲器裝置接
收的數據信號的波形的描繪。 圖5是根據本發明實施例的電子系統的方框示意圖。 圖6是用於將控制器電路校準到特定存儲器裝置的可靠性特徵的方法的一個實施例的流程圖。 圖7是根據圖6的方法的存儲器陣列的子部分的一個實施例的方框圖。 圖8是用於以圖6及7的實施例所產生的自校準偏移表進行編程的方法的一個實
施例的流程圖。 圖9是用於針對存儲器裝置的讀取及寫入路徑中的溫度誘發系統偏移校準存儲器控制器電路的方法的一個實施例的流程圖。 圖10是用於在存儲器裝置中根據圖8的校準方法執行寫入路徑調節的方法的一個實施例的流程圖。 圖11是用於在存儲器裝置中根據圖8的校準方法執行讀取路徑調節的方法的一個實施例的流程圖。
具體實施例方式
在以下對本發明實施例的詳細說明中，參照形成本發明一部分且其中以圖解說明方式顯示可在其中實踐本發明的具體實施例的附圖。充分詳細地描述此等實施例以使所屬領域的技術人員能夠實踐本發明，且應了解，也可利用其它實施例，且可做出過程、電或機械變化而不背離本發明的範圍。因此，不應在限制意義上考慮以下詳細說明，且本發明的範圍僅由以上權利要求書及其等效內容來界定。 傳統固態存儲器裝置以二進位信號形式傳遞數據。通常，接地電位表示數據位的第一邏輯電平(即，第一位電平)，例如'0'數據值，而電源電位表示數據位的第二邏輯電平(即，第二位電平)，例如，'1'數據值。舉例來說，多級單元(MLC)可指派有4個不同的閾值電壓(Vt)範圍，每一範圍為200毫伏，其中每一範圍均對應於不同位模式，因此表示4個不同的位電平。通常，每一範圍之間具有0. 2伏到0. 4伏的靜區或邊際以防止Vt分布發生重疊。如果所述單元的Vt處於第一範圍內，則可認為所述單元存儲邏輯11狀態且通常將此視為所述單元的已擦除狀態。如果Vt處於第二範圍內，則可認為所述單元存儲邏輯lO狀態。如果Vt處於第三範圍內，則可認為所述單元存儲邏輯OO狀態。且如果Vt處於第四範圍內，則可認為所述單元存儲邏輯Ol狀態。 當對上文所描述的傳統MLC裝置進行編程時，一般首先將單元作為區塊而擦除以對應於所述已擦除狀態。在擦除單元區塊之後，必要時首先編程每一單元的最低有效位(LSB)。舉例來說，如果LSB為1，則不必進行編程，但如果LSB為0，則將目標存儲器單元的Vt從對應於所述11邏輯狀態的Vt範圍移動到對應於所述10邏輯狀態的Vt範圍。在編程所述LSB之後，以類似方式編程每一單元的最高有效位(MSB)，從而在必要時使Vt移位。當讀取傳統存儲器裝置的MLC時， 一個或一個以上讀取操作大體確定單元電壓的Vt落入所述
6範圍中的哪一者中。舉例來說，第一讀取操作可確定目標存儲器單元的Vt可指示MSB是1還是0，而第二讀取操作可確定所述目標存儲器單元的Vt可指示LSB是1還是0。然而，在
每一情形中，從目標存儲器單元的讀取操作返回單個位，而不管每一單元上存儲有多少個
位。當在每一MLC上存儲更多位時，此多個編程及讀取操作問題變得愈加棘手。 說明性實施例的存儲器裝置將數據作為Vt範圍存儲在存儲器單元上。然而，與傳
統存儲器裝置相比，每單元兩個或兩個以上位的位模式並非作為離散位進行編程及/或讀
取，而是作為完整的位模式進行編程及/或讀取。舉例來說，在兩個位MLC裝置中，代替在
編程單元的LSB之後再編程所述單元的MSB，可編程目標閾值電壓來表示那兩個位的位模
式。類似地，代替利用多個讀取操作來確定存儲在單元上的每一位，可確定所述單元的閾值
電壓並將其作為表示所述單元的位模式的單個信號來傳遞。此方法的優勢隨每單元的位計
數增加而變得更顯著。 圖1是根據本發明實施例的存儲器裝置101的簡化方框圖。存儲器裝置101包含布置成若干行及若干列的存儲器單元陣列104。儘管將主要參照NAND存儲器陣列來描述各種實施例，但各種實施例並不限於存儲器陣列104的特定架構。適於本實施例的其它陣列架構的某些實例包含NOR陣列、AND陣列及虛擬接地陣列。 提供行解碼電路108及列解碼電路110以解碼提供到存儲器裝置101的地址信號。地址信號經接收及解碼以存取存儲器陣列104。存儲器裝置101還包含輸入/輸出(1/0)控制電路112以管理命令、地址及數據向存儲器裝置101的輸入以及數據及狀態信息從存儲器裝置101的輸出。地址寄存器114耦合在1/0控制電路112與行解碼電路108及列解碼電路IIO之間，以在解碼之前鎖存地址信號。命令寄存器124耦合在1/0控制電路112與控制邏輯116之間以鎖存傳入命令。控制邏輯116響應於所述命令來控制對存儲器陣列104的存取，並為外部處理器130產生狀態信息。控制邏輯116耦合到行解碼電路108及列解碼電路110以響應於所述地址來控制行解碼電路108及列解碼電路110。
控制邏輯116還耦合到取樣與保持電路118。取樣與保持電路118鎖存呈模擬電壓電平形式的傳入或傳出數據。舉例來說，所述取樣與保持電路可含有用於對表示將要寫入到存儲器單元的數據的傳入電壓信號或指示從存儲器單元感測的閾值電壓的傳出電壓信號進行取樣的電容器或其它模擬存儲裝置。取樣與保持電路118可進一步提供對所取樣電壓的放大及/或緩衝以向外部裝置提供更強的數據信號。 在寫入操作期間，對存儲器陣列104的目標存儲器單元進行編程直到指示其Vt電平的電壓匹配保持在取樣與保持電路118中的電平為止。作為一個實例，此可通過使用差分感測裝置比較所保持的電壓電平與目標存儲器單元的閾值電壓來實現。可將編程脈衝施加到目標存儲器單元以增加其閾值電壓直到達到或超過所期望值為止。在讀取操作中，將目標存儲器單元的Vt電平傳遞到取樣與保持電路118以傳送到外部處理器(圖1中未顯示)。 可以各種方式確定單元的閾值電壓。舉例來說，可在目標存儲器單元被激活的時刻對字線電壓進行取樣。另一選擇為，可將經升壓電壓施加到目標存儲器單元的第一源極/漏極側，且可將閾值電壓視為其控制柵極電壓與其另外的源極/漏極側處的電壓之間的差。通過將所述電壓耦合到電容器，可與所述電容器共享電荷以存儲經取樣電壓。注意，所述經取樣電壓無需與閾值電壓相等，而僅僅指示所述電壓。舉例來說，在將經升壓電壓施加
7到所述存儲器單元的第一源極/漏極側並將已知電壓施加到其控制柵極的情形下，由於在所述存儲器單元的第二源極/漏極側處產生的電壓指示所述存儲器單元的閾值電壓，故而可將所述所產生的電壓視為數據信號。 取樣與保持電路118可包含高速緩存，即每一數據值多個存儲位置，以使得存儲器裝置101在將第一數據值傳遞到外部處理器的同時可讀取下一數據值，或在將第一數據值寫入到存儲器陣列104的同時接收下一數據值。狀態寄存器122耦合在I/0控制電路112與控制邏輯116之間以鎖存用於輸出到外部處理器的狀態信息。 存儲器裝置101經由控制鏈路132在控制邏輯116處接收控制信號。所述控制信號可包含晶片啟用CEft、命令鎖存啟用CLE、地址鎖存啟用ALE及寫入啟用WE#。存儲器裝置101可通過多路復用輸入/輸出(I/O)總線134從外部處理器接收命令(命令信號形式)、地址(地址信號形式)及數據(數據信號形式)並經由1/0總線134將數據輸出到所述外部處理器。 在特定實例中，經由輸入/輸出(I/O)總線134的I/0引腳
在I/0控制電路112處接收命令，並將所述命令寫入到命令寄存器124中。經由總線134的輸入/輸出(I/O)弓|腳
在1/0控制電路112處接收地址並將所述地址寫入到地址寄存器114中。在I/0控制電路112處，針對能夠接收8個並行信號的裝置在輸入/輸出(I/O)引腳
上，或針對能夠接收16個並行信號的裝置在輸入/輸出(I/O)引腳
上，可接收數據並將其傳送到取樣與保持電路118。還可針對能夠傳輸8個並行信號的裝置在輸入/輸出(I/O)引腳
上，或針對能夠傳輸16個並行信號的裝置在輸入/輸出(I/O)引腳
上輸出數據。所屬領域的技術人員應了解，可提供額外的電路及信號，且已簡化圖1的存儲器裝置以幫助重點強調本發明的實施例。另外，儘管已根據各種信號的接收及輸出的普遍慣例描述了圖1的存儲器裝置，但應注意，除非本文中明確說明，否則各種實施例不受所描述的具體信號及1/0配置限制。舉例來說，命令及地址信號可在不同於接收數據信號的那些輸入的輸入處接收，或數據信號可在I/O總線134的單個1/0線上串行地傳輸。由於所述數據信號表示位模式而不是個別位，因此8位數據信號的串行通信可與表示個別位的8個信號的並行通信同樣有效。 圖2為可存在於圖1的存儲器陣列104中的實例性NAND存儲器陣列200的一部分的示意圖。如圖2中所示，存儲器陣列200包含字線2021到202N及交叉位線2041到204M。為便於在數字環境中進行尋址，字線202的數目及位線204的數目一般各自為2的某 一幕。 存儲器陣列200包含NAND串2061到206M。每一 NAND串包含電晶體2081到208N，其各自位於字線202與位線204的交叉處。在圖2中描繪為浮動柵極電晶體的電晶體208表示用於數據存儲的非易失性存儲器單元。每一 NAND串206的浮動柵極電晶體208從源極到漏極串聯地連接在一個或一個以上源極選擇柵極210(例如，場效應電晶體(FET))與一個或一個以上漏極選擇柵極212(例如，FET)之間。每一源極選擇柵極210位於局部位線204與源極選擇線214的交叉處，而每一漏極選擇柵極212位於局部位線204與漏極選擇線215的交叉處。 每一源極選擇柵極210的源極連接到共用源極線216。每一源極選擇柵極210的漏極連接到對應NAND串206的第一浮動柵極電晶體208的源極。舉例來說，源極選擇柵極21(^的漏極連接到對應NAND串2(^的浮動柵極電晶體2(^的源極。每一源極選擇柵 極210的控制柵極220連接到源極選擇線214。如果針對給定NAND串206利用多個源極選 擇柵極210，則其將串聯耦合在共用源極線216與所述NAND串206的第一浮動柵極電晶體 208之間。 每一漏極選擇柵極212的漏極在漏極觸點228處連接到用於對應NAND串的局部 位線204。舉例來說，漏極選擇柵極212工的漏極在漏極觸點228工處連接到用於對應NAND串 2(^的局部位線204"每一漏極選擇柵極212的源極連接到對應NAND串206的最後一個 浮動柵極電晶體208的漏極。舉例來說，漏極選擇柵極212工的源極連接到對應NAND串2(^ 的浮動柵極電晶體208N的漏極。如果對於給定NAND串206利用多個漏極選擇柵極212，則 其將串聯耦合在對應的位線204與所述NAND串206的最後一個浮動柵極電晶體208,之間。
浮動柵極電晶體208的典型構造包含源極230及漏極232、浮動柵極234及控制柵 極236，如圖2中所示。浮動柵極電晶體208使其控制柵極236耦合到字線202。浮動柵極 電晶體208列是耦合到給定局部位線204的那些NAND串206。浮動柵極電晶體208行是共 同耦合到給定字線202的那些電晶體。本發明實施例還可利用其它形式的電晶體208，例如 NROM、磁性或鐵電電晶體及能夠經編程以呈現兩個或兩個以上閾值電壓範圍中的一者的其 它電晶體。 各種實施例的存儲器裝置可有利地用於大容量存儲系統中。對於各種實施例來 說，這些大容量存儲系統可具有與傳統HDD相同的形式因數及通信總線接口 ，藉此允許其 在各種應用中取代此類驅動器。HDD的一些常見形式因數包含通常與當前的個人計算機及 較大數字媒體記錄器一起使用的3.5" 、2.5〃及PCMCIA (個人計算機存儲器卡國際協會) 形式因數，以及通常用於例如蜂窩式電話、個人數字助理(PDA)及數字媒體播放器的較小 個人電器的1.8"及1〃形式因數。 一些常見總線接口包含通用串行總線(USB)、AT附接接 口 (ATA)[也稱作集成驅動電子裝置或IDE]、串行ATA(SATA)、小型計算機系統接口 (SCSI) 及電氣與電子工程師協會(IEEE) 1394標準。儘管已列出各種形式因數及通信接口，但本發 明實施例不限於具體形式因數或通信標準。此外，所述實施例無需符合HDD形式因數或通 信接口。圖3是根據本發明一個實施例的固態大容量存儲系統300的方框示意圖。
大容量存儲裝置300包含根據本發明實施例的存儲器裝置301、讀取/寫入通道 305及控制器310。讀取/寫入通道305提供對從存儲器裝置301接收的數據信號的模數 轉換以及對從控制器310接收的數據信號的數模轉換。控制器310通過總線接口 315提供 大容量存儲系統300與外部處理器(圖3中未顯示)之間的通信。應注意，讀取/寫入通 道305可為一個或一個以上額外存儲器裝置提供服務，如以虛線表示的存儲器裝置301'所 描繪。可通過多位晶片啟用信號或其它多路復用方案來處理選擇單個存儲器裝置301以進 行通信。 存儲器裝置301通過模擬接口 320及數字接口 325耦合到讀取/寫入通道305。 模擬接口 310提供模擬數據信號在存儲器裝置301與讀取/寫入通道305之間的傳遞，而 數字接口 325提供控制信號、命令信號及地址信號從讀取/寫入通道305到存儲器裝置301 的傳遞。數字接口 325可進一步提供狀態信號從存儲器裝置301到讀取/寫入通道305的 傳遞。模擬接口 320及數字接口 325可共享信號線，如相關於圖1的存儲器裝置101所述。
讀取/寫入通道305通過一個或一個以上接口 (例如數據接口 330及控制接口
9335)耦合到控制器310。數據接口 330提供數字數據信號在讀取/寫入通道305與控制器 310之間的傳遞。控制接口 335提供控制信號、命令信號及地址信號從控制器310到讀取/ 寫入通道305的傳遞。控制接口 335可進一步提供狀態信號從讀取/寫入通道305到控制 器310的傳遞。如將控制接口 335連接到數字接口 325的虛線所描繪，狀態及命令/控制 信號還可在控制器310與存儲器裝置301之間直接傳遞。 雖然將讀取/寫入通道305與控制器310描繪為兩個不同裝置，但所述二者的功 能可替代地由單個集成電路裝置來執行。而且，儘管將存儲器裝置301維持為單獨裝置將 使本發明實施例更為靈活地適於不同形式因數及通信接口，但由於其也是集成電路裝置， 因此可將整個大容量存儲系統300製造為單個集成電路裝置。 讀取/寫入通道305是適於至少提供從數字數據串流到模擬數據串流的轉換及從 模擬數據串流到數字數據串流的轉換的信號處理器。 在實踐中，在總線接口 315處接收控制及命令信號以用於通過控制器310存取存 儲器裝置301。可相依於需要哪種類型的存取(例如，寫入、讀取、格式化等)而也在總線接 口 315處接收地址及數據值。在共享總線系統中，總線接口 315將與各種其它裝置一起耦 合到總線。為引導到具體裝置的通信，可在所述總線上設置指示所述總線上哪一裝置將按 照後續命令行動的識別值。如果所述識別值匹配由大容量存儲系統300採用的值，則控制 器310將隨後在總線接口 315處接受後續命令。如果所述識別值不匹配，則控制器310將 忽略後續通信。類似地，為避免總線上的衝突，共享總線上的各種裝置可指示其它裝置停止 出站通信而其則單獨地對總線進行控制。用於總線共享及避免衝突的協議已眾所周知且本 文中將不再加以詳述。然後，控制器310將命令、地址及數據信號繼續傳遞到讀取/寫入通 道305以供處理。注意，從控制器310傳遞到讀取/寫入通道305的命令、地址及數據信號 無需為在總線接口 315處接收的相同信號。舉例來說，用於總線接口 315的通信標準可不 同於讀取/寫入通道305或存儲器裝置301的通信標準。在此情形中，控制器310可在存 取存儲器裝置301之前轉譯所述命令及/或尋址方案。另外，控制器310可提供一個或一 個以上存儲器裝置301內的負載均衡，以使得存儲器裝置301的物理地址可針對給定的邏 輯地址而隨時間變化。因此，控制器310可將來自所述外部裝置的邏輯地址映射到目標存 儲器裝置301的物理地址。 針對寫入請求，除命令及地址信號外，控制器310還將把數字數據信號傳遞到讀 取/寫入通道305。舉例來說，針對16位的數據字，控制器310將傳遞16個具有第一或第 二二進位邏輯電平的個別信號。然後，讀取/寫入通道305將把數字數據信號轉換為表示 所述數字數據信號的位模式的模擬數據信號。繼續進行前述實例，讀取/寫入通道305將 使用數模轉換來將所述16個個別數字數據信號轉換為具有指示所期望的16位數據模式的 電位電平的單個模擬信號。對於一個實施例來說，表示所述數字數據信號的位模式的模擬 數據信號可指示目標存儲器單元的所期望閾值電壓。然而，在對單電晶體存儲器單元進行 編程時，情形通常是，對相鄰的存儲器單元的編程將增加先前所編程的存儲器單元的閾值 電壓。因此，對於另一實施例來說，讀取/寫入通道305可考慮所述類型的所預期的閾值電 壓變化，並調節模擬數據信號使其可指示低於最終期望的閾值電壓的閾值電壓。在轉換來 自控制器310的數字數據信號之後，讀取/寫入通道305將隨後將寫入命令及地址信號連 同模擬數據信號傳遞到存儲器裝置301以用於對所述個別存儲器單元進行編程。可逐單元
10地進行編程，但通常每一操作針對一數據頁來執行。對於典型存儲器陣列架構來說，數據頁 包含耦合到字線的所有其它存儲器單元。 針對讀取請求，控制器將把命令及地址信號傳遞到讀取/寫入通道305。讀取/寫 入通道305將把所述讀取命令及地址信號傳遞到存儲器裝置301 。作為響應，在執行讀取操 作之後，存儲器裝置301將返回指示由所述地址信號及讀取命令界定的存儲器單元的閾值 電壓的模擬數據信號。存儲器裝置301可以並行或串行方式傳送其模擬數據信號。
所述模擬數據信號還可不作為離散電壓脈衝來傳送，而是作為大致連續的模擬信 號串流而傳送。在此情況下，讀取/寫入通道305可採用類似於HDD存取時所使用的信號 處理，稱為PRML或部分響應最大似然。在傳統HDD的PRML處理中，HDD的讀取頭輸出模擬 信號串流，所述模擬信號串流表示在HDD唱片的讀取操作期間遇到的磁通反向。周期性地 對響應於讀取頭所遇到的磁通反向而產生的此模擬信號取樣以形成所述信號模式的數字 表示，而非試圖捕獲所述信號的真實波峰及波谷。然後可分析此數字表示以確定負責產生 所述模擬信號模式的磁通反向的可能模式。本發明實施例可利用此相同類型的處理。通過 對來自存儲器裝置301的模擬信號進行取樣，可採用PRML處理來確定負責產生所述模擬信 號的閾值電壓的可能模式。 圖4是根據本發明實施例對概念性地顯示可由讀取/寫入通道305從存儲器裝置 301接收的數據信號450的波形的描繪。可對數據信號450周期性地進行取樣，例如由時間 tl、 t2、 t3及t4處的虛線所指示，且可根據所取樣的電壓電平的振幅產生數據信號450的 數字表示。在取樣率及表示的準確性之間做出權宜。然後，所述數字表示可用來預測何種 傳入電壓電平可能負責產生模擬信號模式。而又可依據此所預期的傳入電壓電平模式預測 正被讀取的個別存儲器單元的可能數據值。 應認識到，在從存儲器裝置301讀取數據值時將發生錯誤，因而讀取/寫入通道 305可包含錯誤校正。錯誤校正通常用於存儲器裝置以及HDD中以從所預期的錯誤恢復。 通常，存儲器裝置將用戶數據存儲在第一組位置中且將錯誤校正碼(ECC)存儲在第二組位 置中。在讀取操作期間，響應於對用戶數據的讀取請求來讀取用戶數據及ECC兩者。通過 使用已知算法，將從讀取操作返回的用戶數據與ECC進行比較。如果錯誤在所述ECC的限 度內，則將校正所述錯誤。 圖5是根據本發明實施例的電子系統的方框示意圖。電子系統的實例可包含個 人計算機、PDA、數位相機、數字媒體播放器、數字記錄器、電子遊戲、電器、車輛、無線裝置、 蜂窩式電話等等。 電子系統包含主機處理器500，所述主機處理器可包含高速緩衝存儲器502以提 高處理器500的效率。處理器500耦合到通信總線504。多種其它裝置可在處理器500的 控制下耦合到通信總線504。舉例來說，所述電子系統可包含隨機存取存儲器(RAM) 506 ; 一個或一個以上輸入裝置508，例如鍵盤、觸摸墊、指向裝置等；音頻控制器510 ;視頻控制 器512 ;及一個或一個以上大容量存儲系統514。至少一個大容量存儲系統514包含用於與 總線504通信的數字總線接口 515、根據本發明實施例的具有用於傳送數據信號(表示兩個 或兩個以上數據位的數據模式)的模擬接口的一個或一個以上存儲器裝置、及適於執行對 從總線接口 515接收的數字數據信號的數模轉換及對從其存儲器裝置接收的模擬數據信 號的模數轉換的信號處理器。
所屬領域的技術人員應理解，所有數據操縱、編程及讀取可在數字域中完成而不
需將數字數據位模式轉換為其等效的模擬電壓。 用以補償系統影響的自校準 由於製造過程期間每一單元的組成及製造過程本身的輕微差異，單元到單元耦合 影響可根據存儲器陣列上的區塊的不同而改變。不同的集成電路裸片之間耦合影響可為不 同，使得兩個存儲器裝置不能共享相同特徵。溫度變化也可致使存儲器裝置的讀取及寫入 路徑中的電壓偏移。 圖6圖解說明用於(例如)由存儲器控制器針對存儲器陣列的不同區域的耦合影 響進行自校準的方法的一個實施例的流程圖。此方法使得控制器能夠確定存儲器陣列的不 同區域中的單元到單元耦合效應、針對每一存儲器區域存儲所得的編程偏移且在每一存儲 器區域的未來編程中使用所述偏移。 執行自校準的存儲器控制器或控制電路可以是存儲器裝置的一部分(即，與存儲 器陣列在相同裸片上)或與存儲器裝置分離。圖3中圖解說明大容量存儲存儲器控制器 310的一個實例。後續對存儲器系統的提及是指呈任一配置的存儲器。在論述圖6的方法 的同時參照圖7的部分存儲器單元陣列的方框圖。 校準方法將電壓寫入到中央存儲器單元701(601)。所述電壓是表示經編程狀態 (例如單個位狀態或多個位狀態)的閾值電壓。如先前所論述，閾值電壓可由耦合到存儲器 裝置並對其進行控制的控制電路根據表示所期望閾值電壓的數位訊號產生。讀取/寫入通 道電路及/或控制器電路然後對數位訊號執行數模轉換以產生所需閾值電壓的模擬表示。
將由另一模擬電壓表示的位模式寫入到周圍存儲器單元703、705中的一者或一 者以上603 。可以相同模擬電壓或不同模擬電壓對每一鄰近存儲器單元703、 705進行編程。 鄰近中央單元701且在字線方向上的單元703、705通過電容耦合及編程幹擾兩者影響中央 單元。對沿位線方向的單元710、711的編程通過電容耦合影響中央單元701上的閾值電壓。 這些效應往往提升中央單元701的閾值電壓。 在每一寫入操作之後讀取中央單元701以確定例如對周圍單元的編程已影響中 央單元的所存儲電壓的程度等效應604。然後，改變(通常增加)這些單元703、705上的電 壓605且在每一變化之後讀取中央單元以確定對中央單元701的效應606。將對中央單元 701的效應的指示存儲在存儲器中的表中以供未來參照607。在一個實施例中，此指示是指 示中央單元701響應於周圍單元的閾值電壓變化的平均閾值電壓變化的偏移。舉例來說， 針對用於編程周圍單元的每5伏，偏移可以是5毫伏的變化。然後，可在以後在對所述存儲 器區域中的單元進行編程時使用所存儲的偏移。在另一實施例中，對中央單元的效應的指 示是響應於對鄰近單元中的一者或一者以上進行編程而發生在中央單元上的最大電壓變 化。 可針對不同實施例改變圍繞中央單元701的經編程單元的數量及定向。舉例來 說，可對沿與中央單元701相同的位線的垂直單元710、711進行編程且也可對對角線單元 進行編程且可如上所述測量其對中央單元701的影響。這些效應往往提升中央單元701的 閾值電壓。 在存儲器陣列的不同區域的代表性單元上執行圖6及7中所圖解說明的校準方 法。可在整個存儲器陣列的或所述陣列的特定區域中的任意單元上執行所述方法。舉例來
12說，可在陣列的角落單元及中央單元上執行所述方法。在另一實施例中，可檢查每一存儲器 區塊的某些區域。在又另一實施例中，可在位於存儲器陣列的周期性間隔處的單元上執行 所述方法。 可在製造過程期間執行一次自校準且將編程偏移指示存儲在非易失性存儲器中。 在另一實施例中，可在存儲器裝置的每次加電時執行所述校準。 在又另一實施例中，在製造過程期間執行自校準，然後在存儲器裝置的每次加電
時更新所存儲的偏移表。舉例來說，在裝置製造期間存儲的偏移表將是在製造條件下產生
的大概偏移表。在所述部件的實際使用期間因環境條件的變化而將更新那些偏移。 在又另一實施例中，所存儲的自校準偏移是讀取電路與寫入電路的結果之間的電
壓差。舉例來說，寫入電路可將2.3伏的模擬電壓寫入到存儲器單元。讀取電路可讀取此
電壓為2. 35伏。因此，在經寫入電壓與經讀取電壓之間存在0. 05伏的偏移。 在一個此類實施例中，所述偏移表是通過將已知電壓寫入到單元且然後讀取所述
電壓而產生。將所述差存儲為針對所述特定存儲器區域的偏移。此自校準實施例可在任意
的存儲器區域上或以先前所述的某一方式執行寫入_然後_讀取方法。 圖8圖解說明用於以由上述實施例產生的自校準偏移表進行編程的方法的一個
實施例。確定將要在選定存儲器單元中編程的模擬電壓801。在一個實施例中，所述電壓是
數模轉換過程的結果，所述轉換過程將數字數據位模式轉換為其等效的模擬電壓。 針對選定存儲器單元位於其中的存儲器區域的偏移是通過讀取所存儲的針對所
述特定區域的偏移來確定803。然後將所述偏移應用於將要編程的模擬電壓805。舉例來
說，如果將要編程的電壓是1. 7伏且偏移是0. 03伏，則所得將要編程的電壓是1. 73伏。然
後，將所得電壓編程到選定存儲器單元中807。 圖9圖解說明用於校準存儲器控制器以補償存儲器裝置的讀取及寫入路徑中所
產生的溫度誘發系統偏移的方法的一個實施例。此方法產生寫入路徑校準表及讀取路徑校
準表兩者。對於不包含在這些表中的中間溫度的調節可依據表進行插值。 所述方法以在相對高溫度下將電壓寫入到存儲器單元901開始。舉例來說，相對
高溫度可以是存儲器裝置的操作溫度範圍的上限溫度(例如，75t:-85t:)。然後，在此溫
度下讀取存儲器單元903。此讀取給出在較高溫度下寫入的電壓與讀取的電壓之間所經歷 的電壓偏移。 然後，減少存儲器裝置的溫度且在較低溫度下讀取在較高溫度下進行編程的 存儲器單元905。在一個實施例中，較低溫度是存儲器裝置的操作溫度範圍的下限(例 如-20°C -0°C )。此操作給出在高溫度下寫入的電壓與隨後在較低溫度下讀取的電壓之間 所經歷的電壓偏移。 然後，在較低溫度範圍下將相同電壓電平寫入到相同存儲器單元(在其經擦除之 後)907。然後，在較低溫度範圍下讀取此存儲器單元909。此讀取給出在較低溫度下寫入 的電壓與在較低溫度下讀取的電壓之間所經歷的電壓偏移。 然後，將存儲器裝置加溫到高溫度，且然後再次讀取所述存儲器單元911。此讀取 給出在較低溫度下寫入的電壓與在較高溫度下讀取的電壓之間所經歷的電壓偏移。
現在可依據以上在溫度上限及溫度下限下的偏移來產生校準表913。所述表還可 填充有在兩個溫度極限之間的不同溫度下的電壓偏移的插值。在替代實施例中，以後在讀
13取及寫入路徑調節方法期間執行這些插值。 在存儲器陣列的不同區域的代表性單元上執行圖9的校準方法。可在整個存儲器 陣列的或在所述陣列的特定區域中的任意單元上執行所述方法。舉例來說，可在所述陣列 的角落單元及中央單元上執行所述方法。在另一實施例中，可檢查每一存儲器區塊的某些 區域。在又另一實施例中，可在位於存儲器陣列的周期性間隔處的單元上執行所述方法。
圖10圖解說明用於在存儲器裝置中根據依據圖9的實施例產生的校準表執行寫 入路徑調節的方法的一個實施例的流程圖。首先通過使用任何溫度測量方法確定所述存儲 器裝置的溫度1001。此類測量方法可包含晶片上溫度傳感器或某一其它測量技術。
然後存取校準表以找到所述溫度及針對所述溫度的相關聯電壓偏移1003。如果所 述溫度不在所述表中，則可執行所述表中的兩個溫度與相關聯偏移之間的插值以確定針對 所述特定溫度的適當電壓偏移。將電壓偏移相加到目標寫入電壓電平或從所述目標寫入電 壓電平中減去所述電壓偏移1005。如先前所述，此電壓電平表示將要編程到選定存儲器單 元中的位模式。然後，將此經調節的電壓電平編程到單元中1007。 圖11圖解說明用於在存儲器裝置中根據依據圖9的實施例產生的校準表來執行 讀取路徑調節的方法的一個實施例的流程圖。首先，通過使用任何溫度測量方法來確定存 儲器裝置的溫度1102。此類測量方法可包含晶片上溫度傳感器或某一其它測量技術。
然後存取校準表以找到所述溫度及針對所述溫度的相關聯電壓偏移1104。如果所 述溫度不在所述表中，則可執行所述表中的兩個溫度與相關聯偏移之間的插值以確定針對 所述特定溫度的適當電壓偏移。 將電壓偏移相加到從存儲器單元讀取的電壓或從所述所讀取的電壓中減去所述 電壓偏移1106。上述模數轉換過程使用此經調節的電壓電平來確定存儲在存儲器單元上的 模擬電壓所表示的位模式1108。 所屬領域的技術人員應理解，所有數據操縱、編程及讀取可在數字域中完成而不
需將數字數據位模式轉換為其等效的模擬電壓。
總結 所揭示實施例中的一者或一者以上將偏移存儲在存儲器中，所述偏移在對選定存 儲器單元進行編程之前被相加到將要編程的電壓。舉例來說，在一個實施例中，自校準確定 由編程周圍單元的影響或寫入與讀取電路之間的差異產生的偏移。在另一實施例中，自校 準確定由在存儲器裝置的讀取及寫入路徑中產生的溫度誘發系統偏移產生的偏移。在正編 程某些存儲器區域(例如，陣列的每一區塊、角落及中央)時將這些偏移應用到將要在所述 區域中編程的電壓。 儘管本文已圖解說明及描述具體實施例，但所屬領域的技術人員將易於了解，任 何經計算以實現相同目的的布置均可替代所示的具體實施例。所屬領域的技術人員將明了 本發明的眾多更改。因此，此申請案打算涵蓋本發明的任何更改或變型。還應理解，儘管將 校準方法呈現為非易失性單元中的模擬電壓存儲，但其同樣可應用於等效於模擬電壓的數 字數據模式。
權利要求
一種用於存儲器控制器自校準的方法，所述方法包括將第一電壓寫入到存儲器陣列的選定存儲器單元；將第二電壓寫入到所述選定存儲器單元的第一鄰近存儲器單元；及確定所述第一電壓中的響應於寫入所述第二電壓的第一變化。
2. 如權利要求1所述的方法，其中確定所述第一變化包括 讀取所述選定存儲器單元以確定存儲在所述選定存儲器單元上的第三電壓； 從所述第三電壓中減去所述第一電壓；及 產生由所述第一變化確定的第一偏移電壓。
3. 如權利要求2所述的方法，且其進一步包括 將第四電壓寫入到所述選定存儲器單元的第二鄰近存儲器單元； 讀取所述選定存儲器單元以確定第五電壓； 從所述第五電壓中減去所述第三電壓以確定第二變化；及 產生由所述第二變化確定的第二偏移電壓。
4. 如權利要求3所述的方法，且其進一步包括將所述第一及第二偏移電壓存儲在所述 存儲器陣列中的表中，所述表包括來自所述存儲器陣列的其它選定存儲器單元的多個偏移 電壓。
5. 如權利要求4所述的方法，其中所述自校準在所述存儲器控制器加電時更新所述多 個偏移電壓的所述表。
6. 如權利要求1所述的方法，其中所述第一及第二電壓是等效於第一及第二模擬電壓 的數字數據模式。
7. 如權利要求l所述的方法，且其進一步包括 將選定存儲器單元編程到第一電壓；以電壓對所述選定存儲器單元的多個鄰近存儲器單元中的每一者進行編程； 在鄰近存儲器單元的每一編程之後讀取所述選定存儲器單元以產生所述第一電壓中 的多個變化；及從所述多個變化中產生編程偏移表。
8. 如權利要求7所述的方法，其中所述多個鄰近存儲器單元與所述選定存儲器單元在 字線方向上。
9. 如權利要求7所述的方法，其中所述多個鄰近存儲器單元與所述選定存儲器單元在 位線方向上。
10. 如權利要求7所述的方法，其中所述多個存儲器單元與所述選定存儲器單元在對 角線方向上。
11. 如權利要求7所述的方法，其中所述多個鄰近存儲器單元與所述選定存儲器單元 在字線方向、位線方向及對角線方向上。
12. 如權利要求7所述的方法，其中以電壓對所述多個鄰近存儲器單元中的每一者進 行編程包括以相同電壓對所述多個鄰近存儲器單元中的每一者進行編程。
13. 如權利要求7所述的方法，且其進一步包括增加所述鄰近存儲器單元上的所述電 壓中的每一者且在每一電壓增加之後讀取所述選定存儲器單元以產生所述第一電壓中的 所述多個變化。
14. 如權利要求7所述的方法，且其進一步包含產生針對所述存儲器陣列的不同區域的編程偏移；及將所述編程偏移存儲在所述存儲器陣列中的表中。
15. 如權利要求14所述的方法，且其進一步包含產生針對將要在所述存儲器陣列的第一區域中的經尋址存儲器單元中編程的位模式的表示電壓；從所述表中讀取表示所述第一區域的編程偏移；響應於所述編程偏移來調節所述表示電壓以產生經調節電壓；及將所述經調節電壓編程到所述經尋址存儲器單元中。
16. 如權利要求7所述的方法，其中在數字域中執行所述存儲器控制器的所述自校準，以使得使用數字位模式來表示存儲在所述存儲器陣列中的模擬電壓。
17. —種固態存儲器系統，其包括非易失性存儲器單元陣列；及控制電路，其用於所述非易失性存儲器單元陣列，其中所述控制電路適於將第一電壓編程到選定存儲器單元、將至少一個電壓編程到所述選定存儲器單元的鄰近存儲器單元及針對所述鄰近存儲器單元的每一編程確定響應於所述第一電壓的變化的平均偏移電壓。
18. 如權利要求17所述的固態存儲器裝置，且其進一步包含耦合在所述控制電路與所述非易失性存儲器單元陣列之間的讀取/寫入通道，所述讀取/寫入通道具有數模轉換電路及模數轉換電路。
19. 如權利要求17所述的固態存儲器裝置，其中所述非易失性存儲器單元陣列被組織成NAND架構。
20. 如權利要求18所述的固態存儲器裝置，其中所述控制電路及所述讀取/寫入通道進一步適於從正被編程的所述存儲器單元中讀取模擬數據信號且適於產生指示每一經讀取模擬數據信號的數字位模式。
21. —種用於存儲器控制器自校準的方法，所述方法包括在第一溫度下將第一電壓寫入到存儲器陣列的選定存儲器單元；在所述第一溫度下從所述選定存儲器單元中讀取第二電壓；確定在所述第一溫度下所述第一電壓與所述第二電壓之間的第一電壓偏移；在第二溫度下從所述選定存儲器單元中讀取第三電壓；確定在所述第二溫度下所述第一電壓與所述第三電壓之間的第二電壓偏移；在所述第二溫度下將所述第一 電壓寫入到所述選定存儲器單元；在所述第二溫度下從所述選定存儲器單元中讀取第四電壓；確定在所述第二溫度下所述第一電壓與所述第四電壓之間的第三電壓偏移；在所述第一溫度下從所述選定存儲器單元中讀取第五電壓；及確定在所述第二溫度下所述第一電壓與所述第五電壓之間的第三電壓偏移。
22. 如權利要求21所述的方法，且其進一步包含產生所述存儲器陣列中的包括所述第一及第二溫度以及相關聯電壓偏移的表。
23. —種用於移除存儲器裝置中的系統偏移的方法，所述方法包括確定將要寫入到存儲器單元的目標電壓；確定所述存儲器裝置中的響應於系統影響的偏移電壓； 以所述偏移電壓調節所述目標電壓以產生經調節電壓；及 將所述經調節電壓寫入到所述存儲器單元。
24.如權利要求23所述的方法，其中所述系統影響由電容耦合、讀取與寫入路徑之間 的偏移或溫度中的一者構成。
全文摘要
通過將電壓寫入到選定單元來執行針對存儲器控制器的自校準。對圍繞所述選定單元的鄰近單元進行編程。在所述鄰近編程操作中的每一者之後，讀取所述選定單元上的電壓以確定由例如浮動柵極到浮動柵極的耦合等系統偏移引起的任何電壓變化。求這些變化的平均值且將其作為偏移存儲在表中供在由所述偏移表示的特定存儲器區域中調節編程電壓或讀取電壓時使用。針對溫度的自校準方法是通過在不同溫度下寫入單元及在不同溫度下讀取以產生用於寫入路徑及讀取路徑的溫度偏移表來確定。這些偏移表用於在編程期間及在讀取期間調節系統溫度相關的偏移。
文檔編號G11C16/06GK101796589SQ200880105828
公開日2010年8月4日 申請日期2008年9月4日 優先權日2007年9月7日
發明者俊·S·輝, 弗朗姬·魯帕爾瓦爾, 維沙爾·薩林 申請人:美光科技公司