極低壓工作的電荷泵電路的製作方法

2023-06-22 18:05:56 1

專利名稱：極低壓工作的電荷泵電路的製作方法
技術領域：
本發明涉及電荷泵電路領域，具體涉及一種極低壓工作的電荷泵電路。
背景技術：
鎖相環(Phase-Locked Loop, PLL)具有獨特的倍頻和鎖相功能，在無線通訊、時 鍾恢復等系統中得到了廣泛的應用。隨著CMOS技術按比例縮小的進一步發展，集成電路 (Integrated Circuits, IC)將進入納米尺寸，這增加了功能模塊的密度、器件的速度以及 電路處理信號的能力。然而，為了滿足可靠性，避免擊穿、熱載流子效應以及功耗密度過大 等問題，其工作電壓也在等比例地縮小。傳統的模擬電路的設計通常都是適用於較高的電 源電壓，許多器件需要級聯。電源電壓逐漸降低，而相對的閾值電壓卻沒有明顯減小，這樣 導致了可獲得的電壓擺幅變小。傳統的電路結構在電源電壓降低到IV以下時由於沒有足 夠的電壓淨空間，許多結構將不再適用，這使得模擬電路的設計受到了極大的挑戰。
傳統的電荷泵電路通常由控制信號控制MOS管的柵極，從而實現充電電流和放電 電流路徑的導通與關閉，這裡MOS管與電流鏡是串聯關係。通常MOS管放置在電流鏡的源 極(如圖1中(a)部分所示)、漏極(如圖1中(b)部分所示)或者柵極(如圖1中(c)部 分所示)。 當MOS管放置在電流鏡的源極時充電信號UP控制電源VDD與P型電流鏡源極之 間的通路，放電信號DN控制N型電流鏡源極與地之間的通路，從而實現電流鏡對輸出結點 Vout的充放電。 當MOS管放置在電流鏡的漏極時充電信號UP控制P型電流鏡漏極與輸出結點 Vout之間的通路，放電信號DN控制輸出結點Vout與N型電流鏡漏極之間的通路，從而實現 電流鏡對輸出結點Vout的充放電。 當MOS管放置在電流鏡的柵極時充電信號UP控制電源VDD與P型電流鏡的柵極 之間的通路，放電信號DN控制N型電流鏡的柵極與地之間的通路，從而實現電流鏡柵極電 壓的控制，達到對輸出結點Vout充放電的效果。 級聯結構的電路形式不利於極低電壓的工作環境，MOS管放置在柵極的結構的充 放電電流由於輸出阻抗較小，容易受到輸出電壓的影響。因此針對極低壓工作的環境，傳統 的電荷泵電路結構仍然存在問題。

發明內容
本發明提供了一種能夠在較大的輸出電壓範圍內保持充電電流和放電電流相匹 配的極低壓工作的電荷泵電路。 為了解決傳統的電荷泵電路極低電壓下工作的問題，本發明採用體驅動電流鏡結 構，由控制信號控制電流鏡的柵極，從而實現MOS管功能與電流鏡功能的並聯關係。在共源 共體電路中應用了增益提高技術， 輸出電阻增加，從而實現了在較大範圍的輸出電壓情 況下，提供良好的充電電流和放電電流的匹配。
—種極低壓工作的電荷泵電路，包括由第一 N型MOS管、第二 N型MOS管、第三N
型M0S管、第四N型M0S管、第一P型M0S管、第二P型M0S管、第三P型M0S管和第四P型
MOS管構成的共源共體的體驅動電流鏡，第一運算放大器以及第二運算放大器；其中第二 N型MOS管和第四N型MOS管既實現了下拉電流管的功能，又實現了下
拉開關管的功能；第二 P型MOS管和第四P型MOS管既實現了上拉電流管的功能，又實現了
上拉開關管的功能；從而實現MOS開關功能與電流鏡功能的並聯關係。 所述的第一運算放大器的正輸入端與第一 N型MOS管的源極及第三N型MOS管的
漏極相連，第一運算放大器的負輸入端與第二 N型MOS管的源極以及第四N型MOS管的漏
極相連，第一運算放大器的輸出控制第二 N型MOS管的體端； 第二 N型MOS管的柵極和第四N型MOS管的柵極由放電信號控制； 第一 N型MOS管的漏極與第一 N型MOS管的體端、第三N型MOS管的體端以及第
四N型MOS管的體端相連； 第一 N型MOS管的柵極和第三N型MOS管的柵極與電源相連； 第一 N型MOS管的隔離端、第二 N型MOS管的隔離端、第三N型MOS管的隔離端、
第四N型MOS管的隔離端與電源相連； 第三N型MOS管的源極和第四N型MOS管的源極接地； 所述的第二運算放大器的正輸入端與第一 P型MOS管的源極及第三P型MOS管的漏極相連，第二運算放大器的負輸入端與第二 P型MOS管的源極及第四P型MOS管的漏極相連，第二運算放大器的輸出控制第二 P型MOS管的體端； 第一 P型MOS管的漏極與第一 P型MOS管的體端、第三P型MOS管的體端以及第四P型MOS管的體端相連； 第一 P型MOS管的柵極與第三P型MOS管的柵極接地； 第三P型MOS管的源極和第四P型MOS管的源極與電源相連； 第二 P型MOS管的柵極和第四P型MOS管的柵極由充電信號控制； 第二 N型MOS管的漏極和第二 P型MOS管的漏極與輸出結點相連。 與現有技術相比，本發明的優點就在於本發明極低壓工作的電荷泵電路，在引入
運算放大器的基礎上，提出控制信號控制共源共體電流鏡結構中的柵，從而實現MOS管與
電流路徑並聯的方式，使得電路能夠工作在極低電源電壓下，且利用通過兩個運算放大器
實現增益提高，即使在低電源電壓下，也能使輸出電阻增加，從而獲得較大輸出電壓範圍內
良好的充電電流和放電電流的匹配。 本發明極低壓工作的電荷泵電路能夠工作在極低電壓(0.5V)，且輸出電壓在10mV 480mV範圍內充電電流和放電電流均具有良好的匹配。


圖1是三種傳統電荷泵電路的電路結構示意圖； 圖2是本發明極低壓工作的電荷泵電路的電路結構示意圖； 圖3是本發明極低壓工作的電荷泵電路中採用的5埠 N型MOS管的結構示意圖； 圖4是本發明極低壓工作的電荷泵電路的Spectre模擬結果示意圖。
具體實施例方式
如圖2所示，本發明的極低壓工作的電荷泵電路，包括由第一N型M0S管N1、第二N型MOS管N2、第三N型MOS管N3、第四N型MOS管N4、第一 P型MOS管Pl、第二 P型MOS管P2、第三P型MOS管P3和第四P型MOS管P4構成的共源共體的體驅動電流鏡，第一運算放大器0P1以及第二運算放大器0P2。 所述的第一運算放大器0P1的正輸入端與第一 N型MOS管Nl的源極及第三N型MOS管N3的漏極相連，第一運算放大器0P1的負輸入端與第二 N型MOS管N2的源極以及第四N型MOS管N4的漏極相連，第一運算放大器0P1的輸出控制第二 N型MOS管N2的體
丄山
順； 第二 N型MOS管N2的柵極和第四N型MOS管N4的柵極由放電信號DN控制；
第一 N型MOS管Nl的漏極、第一 N型MOS管Nl的體端、第三N型MOS管N3的體端以及第四N型MOS管N4的體端相連； 第一 N型MOS管Nl的柵極和第三N型MOS管N3的柵極與電源VDD相連；第一N型M0S管N1的隔離端、第二 N型MOS管N2的隔離端、第三N型MOS管N3
的隔離端、第四N型MOS管N4的隔離端與電源VDD相連； 第三N型MOS管N3的源極和第四N型MOS管N4的源極接地； 共源共體電流鏡通過偏置電流源I與電源VDD相連，將偏置電流I鏡像輸出，形成
放電電流Idn。 所述的第二運算放大器0P2的正輸入端與第一 P型MOS管PI的源極及第三P型MOS管P3的漏極相連，第二運算放大器0P2的負輸入端與第二 P型MOS管P2的源極及第四P型MOS管P4的漏極相連，第二運算放大器0P2的輸出控制第二 P型MOS管P2的體端；
第一 P型MOS管PI的漏極、第一 P型MOS管PI的體端、第三P型MOS管P3的體端以及第四P型MOS管P4的體端相連； 第一 P型MOS管PI的柵極與第三P型MOS管P3的柵極接地；
第三P型MOS管P3的源極和第四P型MOS管P4的源極與電源VDD相連；
第二 P型MOS管P2的柵極和第四P型MOS管P4的柵極由充電信號UP控制；
共源共體電流鏡通過偏置電流源I與地相連，將偏置電流I鏡像輸出，形成充電電流Iup。 第二 N型MOS管N2的漏極和第二 P型MOS管P2的漏極與輸出結點Vout相連。
其中，第二 N型MOS管N2和第四N型MOS管N4既實現了下拉電流管的功能，又實現了下拉開關管的功能；第二 P型MOS管P2和第四P型MOS管P4既實現了上拉電流管的功能，又實現了上拉開關管的功能；從而實現M0S開關功能與電流鏡功能的並聯關係。
M0S管尺寸的大小由模擬確定，其中，第一P型M0S管P1、第二P型M0S管P2、第三P型MOS管P3和第四P型MOS管P4均可採用PMOS管，由於第一 N型MOS管Nl、第二 N型MOS管N2、第三N型MOS管N3和第四N型MOS管N4的襯底需要與矽襯底相互獨立，因此均採用5埠 NMOS管。 5埠 NMOS管的結構示意圖如圖3所示，普通的NMOS管只有4個埠 ，分別是源極S、漏極D、柵極G及體端B，源極S和漏極D分別由n+注入形成，體端B由Piell構成，通過P+注入連接出來，在n+和p+注入之間由STI進行隔離，而5埠的NMOS管在此基礎上通過注入De印N-well，並由Niell包圍，使得每個5埠 NMOS管的體端B的Piell都與襯底P-substrate相互隔離，從而形成隔離端DN。 工作原理充電信號UP和放電信號DN分別是由鑑頻鑑相器產生的開關信號，當充電信號UP為高，放電信號DN為低時，第二 P型MOS管P2和第四P型MOS管P4均關閉，第二 N型MOS管N2和第四N型MOS管N4也關閉，此時輸出結點Vout保持電壓不變；當充電信號UP為低，放電信號DN為低時，第二 P型MOS管P2和第四P型MOS管P4均導通，第二N型MOS管N2和第四N型MOS管N4均關閉，此時輸出結點Vout電壓升高；當充電信號UP為高，放電信號DN為高時，第二 P型MOS管P2和第四P型MOS管P4均關閉，第二 N型MOS管N2和第四N型MOS管N4均導通，此時輸出結點Vout電壓降低；而充電信號UP為低，放電信號DN為高的狀態只有很短暫的時間，此時第二 P型MOS管P2和第四P型MOS管P4均導通，第二 N型MOS管N2和第四N型MOS管N4也均導通，此時需要充電電流Iup和放電電流Idn具有良好的匹配度，這樣才能保證輸出結點Vout電壓保持不變。在高速電荷泵電路中，充電電流Iup與放電電流Idn往往要求精確相等，然而考慮到功耗等一些因素的制約，充電電流Iup與放電電流Idn —般都很小( 一般僅幾十uA)。參見圖4所示的本發明電路的Spectre模擬結果示意圖，其中橫坐標表示輸出結點Vout電壓的變化範圍，縱坐標表示充電電流Iup或放電電流Idn的大小，點虛線表示放電電流Idn的大小，點劃線表示充電電流Iup的大小。此時電路電源電壓為0. 5V，充放電電流大小均為50uA，由圖4可見，當輸出電壓幅度在10mV 480mV範圍內，充電電流Iup和放電電流Idn均具有很好的匹配度。
權利要求
一種極低壓工作的電荷泵電路，其特徵在於包括由第一N型MOS管(N1)、第二N型MOS管(N2)、第三N型MOS管(N3)、第四N型MOS管(N4)、第一P型MOS管(P1)、第二P型MOS管(P2)、第三P型MOS管(P3)和第四P型MOS管(P4)構成的共源共體的體驅動電流鏡，第一運算放大器(OP1)以及第二運算放大器(OP2)；所述的第一運算放大器(OP1)的正輸入端與第一N型MOS管(N1)的源極及第三N型MOS管(N3)的漏極相連，第一運算放大器(OP1)的負輸入端與第二N型MOS管(N2)的源極以及第四N型MOS管(N4)的漏極相連，第一運算放大器(OP1)的輸出控制第二N型MOS管(N2)的體端；第二N型MOS管(N2)的柵極和第四N型MOS管(N4)的柵極由放電信號(DN)控制；第一N型MOS管(N1)的漏極與第一N型MOS管(N1)的體端、第三N型MOS管(N3)的體端以及第四N型MOS管(N4)的體端相連；第一N型MOS管(N1)的柵極和第三N型MOS管(N3)的柵極與電源(VDD)相連；第一N型MOS管(N1)的隔離端、第二N型MOS管(N2)的隔離端、第三N型MOS管(N3)的隔離端、第四N型MOS管(N4)的隔離端與電源(VDD)相連；第三N型MOS管(N3)的源極和第四N型MOS管(N4)的源極接地；所述的第二運算放大器(OP2)的正輸入端與第一P型MOS管(P1)的源極及第三P型MOS管(P3)的漏極相連，第二運算放大器(OP2)的負輸入端與第二P型MOS管(P2)的源極及第四P型MOS管(P4)的漏極相連，第二運算放大器(OP2)的輸出控制第二P型MOS管(P2)的體端；第一P型MOS管(P1)的漏極與第一P型MOS管(P1)的體端、第三P型MOS管(P3)的體端以及第四P型MOS管(P4)的體端相連；第一P型MOS管(P1)的柵極與第三P型MOS管(P3)的柵極接地；第三P型MOS管(P3)的源極和第四P型MOS管(P4)的源極與電源(VDD)相連；第二P型MOS管(P2)的柵極和第四P型MOS管(P4)的柵極由充電信號(UP)控制；第二N型MOS管(N2)的漏極和第二P型MOS管(P2)的漏極與輸出結點(Vout)相連。
全文摘要
本發明公開了一種極低電壓工作的電荷泵電路，包括由第一N型MOS管、第二N型MOS管、第三N型MOS管、第四N型MOS管、第一P型MOS管、第二P型MOS管、第三P型MOS管和第四P型MOS管構成的共源共體的體驅動電流鏡，第一運算放大器以及第二運算放大器。其中第二N型MOS管和第四N型MOS管既實現了下拉電流管的功能，又實現了下拉MOS管的功能；第二P型MOS管和第四P型MOS管既實現了上拉電流管的功能，又實現了上拉MOS管的功能；從而實現MOS開關功能與電流鏡功能的並聯關係。通過兩個運算放大器實現增益提高的目的，即使在低電源電壓下，也能使共源共體電流鏡的輸出電阻增加。
文檔編號H02M3/155GK101710784SQ20091015695
公開日2010年5月19日 申請日期2009年12月24日 優先權日2009年12月24日
發明者周海峰, 楊偉偉, 梁筱, 韓雁 申請人:浙江大學