薄膜電阻器的製作方法

2023-06-22 06:43:36 1

專利名稱：薄膜電阻器的製作方法
薄膜電阻器相關申請本申請主張於2009年11月30日提交的美國臨時申請第61/264，942號以及於 2010年3月30日提交的美國臨時申請第61/318，856號的優先權，各個所述申請通過引用 的方式結合在本文中。實施例的描述下文將詳細參照本發明的例示性實施例來形成薄膜電阻器(TFR)，附圖中說明了 薄膜電阻器(TFR)的示例。在任何可能的地方，整個附圖中將使用相同的參考數字來表示 相同或類似的部件。所述附圖將被併入本說明書中並構成本說明書的一部分，附圖連同其 描述一起說明了本發明的實施例，用以解釋本發明的原理。在附圖中

圖1-4為本發明第一實施例中形成的各種結構的橫截面，而圖5為其俯視圖；圖6_10、12和13為本發明第二實施例中形成的各種結構的橫截面，而圖11為其 俯視圖；圖14為可根據本發明的實施例形成的電子系統的框圖；圖15為橫截面，其描繪了可使用還形成薄膜電阻器的一部分的層所形成的電容 器；圖16為使用雷射束來改變TFR的電阻的過程的橫截面，而圖17為其俯視圖；圖18為切斷TFR以提供數字剪切的過程的俯視圖，而圖19為切斷後的TFR層的 橫截面；以及圖20為用作熔斷器的TFR的橫截面，其中使用例如電脈衝熔斷所述熔斷器。應注意，所述附圖的一些細節已被簡化並且繪製所述附圖以幫助對本發明實施例 的理解，而非用於維持嚴格的結構精確性、細節和比例。圖1描繪了可根據已知的處理技術完成的半導體晶片基板組件。所述基板組件可 包括，例如，半導體基板10，如具有介電淺槽隔離(STI)區12的半導體晶片。圖1進一步描 繪了介電層，包括電介質14和層間介電(ILD)層16，例如柵極電介質(柵極氧化物)；圖 案化導電層18，例如多晶矽；圖案化第一導電觸點20，例如電耦合到導電層18的金屬觸點； 以及圖案化第二導電觸點22，例如電耦合到半導體設備終端23的金屬觸點，如金屬氧化物 半導體(M0Q源或植入半導體基板10內的漏極擴散。在完成類似於圖1所描繪的結構之後，可如圖2所描繪形成覆蓋導電薄膜電阻器 (TFR)層對，接著形成覆蓋保護層沈。在本例示性實施例中，TFR層M可包括鎳鉻(NiCr) 或矽鉻(SiCr)中的一種或多種，並且其厚度可介於約50 A至約500入，例如在介於約50入 至約300人的範圍內。可使用濺射沉積、物理氣相沉積(PVD)等形成TFR層對。TFR層可 提供電路電阻器，並且可用在半導體基板10上的其它位置以用於其它用途。保護層沈可 包括二氧化矽、氮化矽或可被選擇性蝕刻成了？！？層M的另一非導電層。可剪裁保護層沈以提供用於對TFR層進行退火的正確條件。例如，可使用具有成 分SiOn(其中η >幻的沉積氧化物來提供氧化條件以對保護層沈的氧化物成分進行剪裁， 從而在完成了的薄膜電阻器層M的表面提供正確的氧化環境。此提供用於對電阻器值的
5壽命漂移和電阻器溫度係數進行微調的過程，以及用於在電阻器的可用壽命內對其進行穩 定的方法。在本的一些使用中，也可選擇呈SiOn形式的氧化物，其中η < 2或其中η = 2。接著，在保護層沈上形成第一圖案化掩模觀，例如光致抗蝕劑(抗蝕劑)，隨後， 對保護層進行圖案化，同時保留TFR層M不被蝕刻，或最低程度地蝕刻。由此，在對保護層 26進行圖案化之後，TFR層M可保留覆蓋層。在蝕刻二氧化矽的同時對SiCr和NiCr具有 高度選擇性的蝕刻包括對稀釋氫氟酸的使用。在蝕刻保護層沈並移除第一掩模觀之後，可在圖案化保護層沈和覆蓋TFR層 M上形成覆蓋金屬層30，如圖3中所描繪。金屬層30可包括鋁和銅中的一種或多種，並且 還可包括多個金屬層，例如氮化鈦(TiN)和鋁(Al)。可添加額外的接觸冶金層或抗反射層 以分別提供金屬系統穩定性和光致抗蝕劑圖案化精確性。此金屬系統層的厚度可介於約 3，000人與約30，000人之間，其取決於下文所述的金屬互連是包括頂部金屬化(上一個金 屬互連)還是底部金屬層。金屬層30可充當其它導電零件(為簡單起見，未進行描繪)之 間的互連，但是取決於設備設計，還可提供其它設備功能性。例如，金屬30可提供用於位於 另一設備位置處的金屬/絕緣體/金屬(MIM)電容器的金屬化層。下文將參照圖15來描 繪和描述可將金屬30用於另一用途的MIM電容器。在覆蓋金屬層30上形成第二掩模32，例如圖案化抗蝕劑層，接著對覆蓋金屬層30 和TFR層M的暴露部分進行蝕刻。在蝕刻之後，移除第一掩模32以形成類似於圖4的結 構。對金屬層30的蝕刻形成如圖4中所描繪的金屬部分30Α、30Β和30C，其可彼此電 絕緣。如圖4的橫截面和圖5中的圖4結構的俯視圖中所描繪，了？！？層對可保持在具有金 屬層30的所有位置之下，從而為所述金屬層30提供底層。應注意，為了實現本發明的目的，「底層」為在第二層的所有位置處於所述第二層 之下的第一層。底層也可形成於其中未形成第二層的一個或多個位置。金屬系統層可包括 主導電層，例如鋁或銅，並且可包括底層，例如氮化鈦，以促使接觸冶金，以及沉積在導電層 30上的層以提供用於改進光致抗蝕劑清晰度的抗反射層。為了本發明的目的並簡單起見， 在附圖中僅展示了一個金屬層30，因為形成於金屬層30之下或之上的其它金屬層將取決 於所形成的其它結構。層30提供薄膜電阻器端蓋金屬化(端蓋)30Α和30Β。薄膜電阻器的電阻主要通 過TFR層部分24Α的尺寸和成分來確定。金屬層部分30C和TFR層24Β可提供互連，其通 過觸點20在墊板18與半導體基板10上的另一位置之間傳送信號。此外，主要確定TFR電阻的TFR層部分24Α沒有被暴露到蝕刻(不同於界定部分 24Α的形狀的蝕刻)。即，在對層30進行蝕刻以形成部分30A-30C的蝕刻過程中通過保護 層沈和第二掩模32來保護部分24Α的水平面。在位置40，金屬層30和TFR層M均被蝕刻；而在位置42，金屬層30被蝕刻而TFR 層24不被蝕刻。保護層沈可防止TFR層M在位置42處被蝕刻。在位置42，TFR層M可 提供電阻器，其電阻由保留在保護層26之下的了？！？層M的厚度、長度、寬度和成分確定。 TFR層M向保護層提供底層。用於移除金屬層30的蝕刻暴露了保護層沈，而保護層沈保 護TFR層M以保留位置42處的TFR層M的整個厚度。金屬化層30Α和30Β可與TFR層 M接觸，其中TFR層M在保護層沈的兩端被橫向暴露，並且提供電阻器端蓋金屬化。因此，可通過控制保護層沈的長度和寬度部分地界定位於保護層沈之下的M的電阻。 在一個實施例中，在對覆蓋金屬層30進行蝕刻之前，保留覆蓋TFR層M不被蝕刻；而在對 覆蓋金屬層30進行蝕刻之後，蝕刻覆蓋TFR層M。將理解，可通過對金屬層30進行蝕刻以暴露保護層沈的金屬蝕刻的選擇性至少 部分地確定位於TFR層M之上的保護層沈所要求的厚度。此外，將保護層沈選擇性地圖 案化為TFR層M的蝕刻選擇性將確立保留在由保護層沈保護的區域內的TFR層M的厚 度。所保留的了？！？層M的厚度將影響了？！？層M與金屬化層30之間的接觸電阻，其中在金 屬觸點區30A和30B形成與TFR層24A的接觸。換句話說，若在對保護層沈的圖案化過程 中過度地蝕刻TFR層M的暴露部分，則金屬層部分30A、30B之間與TFR層M的接觸電阻 可能較高。因此，所述保護層蝕刻應使用如上文所述的在對保護層沈的蝕刻過程中(即， 移除保護層沈，而對TFR層M僅有極少的蝕刻或無蝕刻)對TFR層M具有高度選擇性的 蝕刻。在圖4和5的結構中，TFR層M保留在金屬30A、30B和30C之下並且在保護層沈 之下。對金屬層30進行圖案化以形成金屬層結構30A-30C的蝕刻也蝕刻了不被保護層沈 保護的TFR層對，由此設定了 TFR層24的電阻，因為在蝕刻之前其為覆蓋層。如前述，TFR 層的電阻主要由其厚度、成分以及保護層沈的長度和寬度來確定。隨後的溫度操作或退火 將影響此電阻，因此應加以考慮。使用例如包括C12/BC13化學處理的乾式蝕刻或包括磷酸(H3PO4)的溼式蝕刻，可將 鋁金屬層30和SiCr或NiCr層M選擇性地蝕刻成保護層沈和電介質16。當介電層16被 暴露時，可終止此蝕刻。TFR層M對金屬層部分30A-30C的電導率/電阻的任何影響都要求能夠得以最小 化，因為金屬層顯著厚於TFR層。例如，如上述，金屬層部分30A-30C的厚度可為約3，000人 至約30，000入，而TFR層24的厚度可為約50 A至約500入。參照圖4和5，上文描述的過程可提供薄膜電阻器，其中電阻是由TFR層M確定。 在介於端蓋金屬化之間的位置，TFR層24A的水平面沒有被暴露至蝕刻劑。因為TFR層M 相對較薄，應避免在暴露於蝕刻劑的過程中可能出現的對該層的任何破壞或薄化。與通過 使TFR層的水平部分暴露至蝕刻劑的過程形成的電阻器相比，此過程可產生與預期電阻器 值更為匹配的薄膜電阻器。圖6-13描繪了本發明的另一實施例，其可包括使用「上下顛倒」方法形成的TFR電 阻器結構。所述過程的本實施例還可避免對TFR層的水平面的蝕刻。本實施例可包括半 導體基板100，其可為半導體晶片；覆蓋介電層102，例如柵極電介質(柵極氧化物)；以及 其它結構，例如STI區，矽的局部氧化(LOCOS)氧化物、摻雜區、導電結構等，為簡單起見，在 所述描繪中省略了這些結構。在本實施例中，可形成覆蓋金屬層104，其可提供與前一個實 施例中的層30類似的功能性。金屬層104可包括鋁和銅中的一種或多種，並且還可包括多 個金屬層，例如氮化鈦和鋁。可添加額外的接觸冶金層或抗反射層以分別提供金屬系統穩 定性和光致抗蝕劑圖案化精確性。此金屬系統層的厚度可介於約3，000人至約30，000人 之間。金屬層104可充當其它導電零件(為簡單起見，未進行描繪)之間的互連，但是取決 於設備設計，可提供其它設備功能性。圖6還描繪了第一掩模106，例如圖案化抗蝕劑層。在形成圖6的結構之後，可蝕刻金屬層104以暴露覆蓋介電層102，接著移除第一掩模106。接著，如圖7中所描繪，形成ILD層108和第二掩模110，例如圖案化抗蝕劑。第二 掩模Iio包括開口 112，其將用於通過ILD層108進行蝕刻以提供與金屬層104的接觸開 口。在形成圖7的結構之後，蝕刻ILD層108以暴露金屬層104，隨後移除第二掩模110。隨後，在ILD層108上形成覆蓋金屬層120，例如鎢層，其填充ILD層108中的開 口並與金屬層104接觸。覆蓋金屬層120的厚度可足以填充接觸開口 112(圖7)。在形成 金屬層120之後，例如，使用各向同性或各向異性化學蝕刻或化學機械平坦化(CMP)鑲嵌過 程，對覆蓋ILD層108的金屬部分進行蝕刻或平坦化，從而暴露ILD層108。此保留金屬觸 點(通孔)130，如圖9中所描繪，這些金屬觸點彼此電絕緣且與金屬層104電接觸。在圖8的對金屬層120的蝕刻或平坦化之後，如圖9中所描繪，形成厚度為約 50人至約500人的覆蓋TFR層132，例如NiCr或SiCr層；覆蓋保護層134，例如二氧化矽； 以及第三掩模136，例如圖案化抗蝕劑層。隨後，將覆蓋保護層134選擇性地蝕刻成TFR層 132，此導致對TFR層132極少的蝕刻或無蝕刻。所描述的用於前一個過程的蝕刻足以實現 此過程。在對覆蓋保護層134進行圖案化之後，移除掩模136，其留下覆蓋TFR層132和圖 案化保護層140，如圖10的橫截面以及對圖10的結構進行描繪的圖11的俯視圖中所描繪。保護層140可在隨後的處理過程中保護TFR層132，例如在金屬處理的過程中。例 如，如可在TFR層132和保護層140上形成圖12中所描繪的金屬層142，隨後對其進行蝕 刻。只要對金屬層132的蝕刻是選擇性地針對保護層140，則位於保護層140之下的TFR層 132的部分將被保留，如圖13中所描繪。可根據已知的技術繼續進行晶片處理以形成完整的設備。TFR層132可提供薄膜電阻器，其不會受到金屬蝕刻的影響。TFR層132是在金屬 層104之後形成，並且通過使用觸點130與金屬層104接觸。因此，此過程可包括對三個不 同金屬層的使用，其中接觸層130插在金屬層104與TFR層132之間。圖13的結構可提供用於半導體設備的電路電阻器。結構104可提供用於電路電 阻器的電阻器端蓋，其中TFR層132向薄膜電阻器提供電阻。在本實施例中，主要通過控制 TFR層132的厚度和成分、通孔130的尺寸和成分、通孔130之間的距離以及位於TFR層132 各端的通孔的數量來確定所述電路電阻器的電阻。圖11的俯視圖中描繪了位於TFR層132 的各端的三個通孔。在本實施例中，通孔130是插在TFR層132與電阻器端蓋104之間。化學機械平坦化金屬處理可包括對沉積在金屬化層之上的ILD層的使用。可使用 CMP對這些ILD層進行平坦化。與位於導電層底部的結構，例如金屬的電接觸可包括對觸點 或使用例如鎢插頭過程進行金屬化的通孔的使用。在形成這些結構的過程中，難以直接接 觸較薄的金屬化層，例如用於薄膜電阻器的金屬化層。上述實施例提供了可通過觸點/通 孔蝕刻或互連金屬化蝕刻來避免對所述TFR層的蝕刻的方法。這種觸點/通孔和金屬化蝕 刻使用乾式蝕刻處理，其可快速移除TFR層，因為與ILD或互連金屬化層的厚度相比，TFR層 較薄。在圖14的框圖中所描繪的特定實施例中，電子系統200可包括功率源(電 源)202，其可為轉換AC電源或DC電源，例如DC電源或電池。系統200還可包括處理器204， 其可為下列處理器中的一種或多種微處理器、微控制器、插入式處理器、數位訊號處理器； 或兩個或兩個以上的上述處理器的組合。可通過總線206將處理器204電耦合到存儲器
8208。總線206可為一種或多種下列總線晶片級(或集成電路)總線，例如高級微處理器 總線結構(AMBA)；片外總線，例如外圍組件接口 (PCI)總線或PCI Express(PCIe)總線 』專 用於電子系統200的要求的專有總線；或前述總線的一些組合。存儲器208可為下列存儲 器中的一種或多種靜態隨機存取存儲器、動態隨機存取存儲器、只讀存儲器、閃速存儲器； 或前述兩種或兩種以上存儲器的組合。可將處理器204、總線206和存儲器208併入一個或 多個集成電路和/或其它組件。電子系統200可包括其它設備210，例如其它半導體設備或 包括半導體設備的子系統，並且可通過總線212耦合到處理器204。可通過電源202向處理 器204、存儲器208和/或其它設備210中的任一個或全部供電。所包括的作為電子系統 200的一部分或與電子系統200接口連接的半導體設備中的任一個或全部可包括根據本發 明的一個或多個薄膜電阻器。電子系統可包括與電信相關的設備、汽車工業、半導體測試和 製造裝置、消費電子產品，或實際上為任何消費電子產品或工業電子產品。

圖15描繪了根據本發明的MIM電容器和TFR。可使用與上述TFR —樣的各種層形 成MIM電容器，例如，圖4和5中所述的TFR設備。圖15描繪了如半導體晶片等的半導體 基板10、柵極介電層14、層間介電(ILD)層16以及如上文參照圖4所描繪的各個其它層， 其描繪於圖15的左側。圖15進一步描繪了形成於右側的TFR層24C和金屬層部分30D。 因此，TFR層24和金屬層30形成於TFR位置和MIM位置，並且可用於向位於左側的TFR設 備和位於右側的MIM底板30D提供TFR端蓋30A和30B。此外，圖15的MIM電容器還包括 電容器電介質220和電容器頂板222，其可使用相同的掩模進行圖案化。在如圖4中所描繪蝕刻TFR層24C和金屬層30以形成金屬部分30A、30B和30C 的過程中，可同時蝕刻這些層以從IFR層部分24C和金屬層部分30D界定底板，如圖15中 所描繪。隨後，可在底板30D、電容器電介質220和電容器頂板上形成覆蓋ILD層224，並且 隨後對其圖案化以形成暴露頂板222和底板30D的接觸開口。接著，可形成導體以填充所 述接觸開口，從而使用例如鑲嵌過程提供導電通孔226，隨後可形成金屬2層以向通孔226 提供互連金屬化層228。因此，TFR過程可與如MIM電容器等半導體基板上的其它結構的同時形成相容。在對上述集成電路進行處理之後，可通過移除保護層之下的位置處的TFR層的一 部分調節TFR的電阻，如圖16和17所描繪的。例如，可將適當波長的雷射束300聚焦於如 圖16中所描繪的處於保護層26之下的位置處的TFR層24A，以便對如圖17中所描繪TFR 層24A的部分進行汽化(S卩，燒蝕)。保護層26通常不受雷射的影響。在圖17中，TFR層 24A位於保護層26之下，並且在暴露於雷射束300的部分將被燒蝕。通過「削刮」所述TFR 層的一側或多側來減小TFR層的寬度僅可獲得電阻的較小變化。此削刮可通過以聚焦雷射 束氣化TFR的邊緣來執行，其可提供對電阻值的模擬剪切(即，微調)以改進集成電路精 度。替代地，一種更具侵襲性的剪切技術可包括使用例如雷射束300完全切斷如圖中 18所描繪的TFR層24A的寬度，從而使其變為如圖19中所描繪的開路。此可被認為是對 TFR層24A的一部分的移除以提供與前文參照圖16和17描述的模擬剪切相對的數字剪切 (是或否)。通常對完成了的集成電路執行對薄膜電阻器的雷射剪切。為了簡單起見，圖16和 18中的描繪省略了在剪切過程中可能存在的多種層，例如覆蓋介電和金屬化層。
此外，可將TFR配置成熔斷器，其可通過經由TFR施加電流或電壓(S卩，電流脈衝) 而熔斷。TFR上的功率耗散可使TFR層24A溶化和/或汽化，如圖20中所描繪，從而使TFR 不再導電並導致開路。此方法將提供與上文參照圖18和19所描述的雷射切斷技術類似的 結果，因為其為數字剪切。熔斷器技術的一個優點在於無需雷射，因此可降低設備成本。此 外，可在與覆蓋TFR的一個或多個層310裝配之後執行使用熔斷器技術的TFR的切斷，而無 需直接到達TFR。儘管用於闡明本發明的較廣範圍的數值範圍和參數為近似值，但是在特定示例中 所提出的數值是儘可能地精確。然而，任何數值均固有地含有由在其各自的試驗計量中出 現的標準偏差必定引起的特定誤差。此外，本說明書中所公開的所有範圍應理解為包含其 中所含的任何及全部子範圍。例如，範圍「小於10」可包括介於(且包括)最小值0與最大 值10之間的任何及全部子範圍，即，具有等於或大於0的最小值以及等於或小於10的最大 值的任何及全部子範圍，例如1至5。在特定的情況下，參數的數值可呈現為負值。在這種 情況下，陳述為「小於10」的範圍的例示性數值可表現為負值，例如-1、-2、-3、-10、-20、-30寸。儘管已關於一個或多個實施例說明了本發明，但是可對所說明的示例作出改變 和/或修改，而不背離所附的權利要求的精神和範圍。此外，儘管已關於多個實施例中的 唯一一個實施例公開了本發明的特定特點，但是只要任何給定或特定的功能所需要或對於 任何給定或特定的功能是有利的，則可將此特點與其它實施例的一個或多個其它特點相結 合。此外，就詳細描述和權利要求中所使用的術語「包括」、「包含」、「具有」、「具備」、「含」或 其變體而言，這些術語意欲為包含性的，類似於術語「包含」。術語「中的至少一個」用於表 示可選擇所列出的項目中的一個或多個。此外，在本說明書的論述和權利要求中，關於兩種 材料而使用的術語「位於…之上」，一種材料「位於」另一種材料「之上」，表示這兩種材料之 間的至少一些接觸，而「在…之上」表示這兩種材料接近，但是可能存在一種或多種額外的 中間材料，從而可能不要求接觸。如本文所使用的，「在…之上」或「位於…之上」都不暗含 任何指向性。術語「共形」描述了一種覆蓋材料，其中共形材料保留底層材料的角度。術語 「約」表示所列出的值可能被稍微改變，只要這種改變不會導致過程或結構與所說明的實施 例不一致。最後，「例示性」表示該描述用作示例，而非暗示其為標準的。本領域的技術人員 從對本說明書的思考和對本文所公開的本發明的實踐中易於想到本發明的其它實施例。所 述說明書和示例應被理解為僅具例示性，而本發明的實際範圍和精神是通過附加的權利要 求來指示。本申請中所使用的相對位置的術語是基於與晶片或基板的常規平面或工作面平 行的平面來定義，而與晶片或基板的方向無關。本申請中所使用的術語「水平」或「橫向」被 定義為與晶片或基板的常規平面或工作面平行的平面，而與晶片或基板的方向無關。術語 「垂直」表示與水平垂直的方向。例如，術語「在…之上」、「側」(如在「側壁」中)、「較高」、 「較低」、「位於…之上」、「在…頂部」以及「在…之下」是關於作為晶片或基板的頂面的常規 平面或工作面而定義，而與晶片或基板的方向無關。
權利要求
1.一種形成半導體設備的方法，其包含在半導體基板上形成導電薄膜電阻器(TFR)層；在所述TFR層上於多個第一位置處形成圖案化保護層，其中所述圖案化保護層不形成 於多個第二位置處；在所述TFR層上和所述圖案化保護層上形成覆蓋導電層；以及 在所述多個第一位置處和所述多個第二位置處蝕刻所述覆蓋導電層以形成圖案化導 電層，其中所述TFR層向所述蝕刻後的導電層提供底層。
2.根據權利要求1所述的方法，進一步包含 形成所述導電TFR層以作為覆蓋層；在所述覆蓋TFR層上形成所述覆蓋導電層；以及在蝕刻所述覆蓋導電層之後，在所述多個第二位置處蝕刻所述覆蓋TFR層。
3.根據權利要求2所述的方法，進一步包含在於所述多個第二位置處蝕刻所述覆蓋TFR層的過程中，於多個第三位置處蝕刻所述 覆蓋TFR層以從所述覆蓋TFR層界定電容器底板。
4.根據權利要求1所述的方法，其中，在蝕刻所述覆蓋導電層的過程中，所述保護層防 止在所述多個第一位置處蝕刻所述TFR層。
5.根據權利要求1所述的方法，進一步包含對所述覆蓋導電層的蝕刻向所述TFR層提供電阻器端蓋；以及 所述TFR層和所述電阻器端蓋形成電路電阻器。
6.根據權利要求5所述的方法，進一步包含移除所述TFR層的一部分以改變所述電路電阻器的電阻。
7.根據權利要求6所述的方法，其中對所述TFR層的所述部分的移除包含將雷射束聚 焦在所述TFR層上。
8.根據權利要求6所述的方法，其中對所述TFR層的所述部分的移除包含削刮所述 TFR層的一側或多側以減小所述TFR層的寬度。
9.根據權利要求6所述的方法，其中對所述TFR層的所述部分的移除包含完全切斷所 述TFR層的寬度以形成開路。
10.根據權利要求6所述的方法，其中對所述TFR層的所述部分的移除包含通過所述 TFR層施加電流或電壓以提供電開路。
11.根據權利要求1所述的方法，進一步包含蝕刻所述覆蓋導電層以向所述TFR層提供電阻器端蓋； 從所述TFR層和所述電阻器端蓋形成電路電阻器；以及 控制所述保護層的寬度以部分地確定所述電路電阻器的電阻。
12.—種形成半導體設備的方法，其包含 在半導體基板上形成第一金屬層；圖案化所述第一金屬層以形成第一電阻器端蓋和第二電阻器端蓋； 在所述第一端蓋和第二端蓋上形成介電層；蝕刻所述介電層以形成暴露所述第一端蓋的第一接觸開口和暴露所述第二端蓋的第 二接觸開口；在所述第一接觸開口內形成第二金屬層以形成與所述第一端蓋電接觸的第一通孔，並 且在所述第二接觸開口內形成第二金屬層以形成與所述第二端蓋電接觸的第二通孔；在半導體基板上形成導電薄膜電阻器(TFR)層以使所述第一通孔與所述第二通孔電 接觸；在所述TFR層上於多個第一位置處形成圖案化保護層，其中所述圖案化保護層不形成 於多個第二位置處；在所述保護層上形成第三金屬層；以及在所述多個第二位置處蝕刻所述第三金屬層和所述TFR層，其中所述圖案化保護層防 止蝕刻所述TFR層的部分。
13.根據權利要求12所述的方法，進一步包含 從所述TFR層和所述電阻器端蓋形成電路電阻器。
14.根據權利要求13所述的方法，進一步包含移除所述TFR層的一部分以改變所述電路電阻器的電阻。
15.根據權利要求14所述的方法，其中對所述TFR層的所述部分的移除包含將雷射束 聚焦在所述TFR層上。
16.根據權利要求14所述的方法，其中對所述TFR層的所述部分的移除包含削刮所述 TFR層的一側或多側以減小所述TFR層的寬度。
17.根據權利要求14所述的方法，其中對所述TFR層的所述部分的移除包含完全切斷 所述TFR層的寬度以形成開路。
18.根據權利要求14所述的方法，其中對所述TFR層的所述部分的移除包含通過所述 TFR層施加電流或電壓以提供電開路。
19.一種包含薄膜電阻器的半導體設備，其中所述薄膜電阻器包含 薄膜電阻器(TFR)層；保護層，其在第一位置處覆蓋所述TFR層，但是不會在第二位置處覆蓋所述TFR層；以及導電層，其形成與所述TFR層電接觸的第一端蓋以及與所述TFR層電接觸的第二端蓋；其中，所述TFR層向所述導電層提供底層。
20.根據權利要求19所述的半導體設備，進一步包含 電容器底板，其包含所述TFR層。
21.一種包含薄膜電阻器的半導體設備，其中所述薄膜電阻器包含 第一電阻器端蓋和第二電阻器端蓋；電耦合到所述第一電阻器端蓋的第一導電通孔以及電耦合到所述第二電阻器端蓋的 第二導電通孔；以及薄膜電阻器(TFR)層，其覆蓋所述第一電阻器端蓋、所述第二電阻器端蓋、所述第一導 電通孔和所述第二導電通孔；其中所述第一導電通孔和所述第二導電通孔將所述TFR層電耦合到所述第一電阻器 端蓋和所述第二電阻器端蓋。
22.一種電子系統，其包含薄膜電阻器，所述薄膜電阻器包含 薄膜電阻器(TFR)層；保護層，其在第一位置處覆蓋所述TFR層，但是不會在第二位置處覆蓋所述TFR層；以及導電層，其形成與所述TFR層電接觸的第一端蓋以及與所述TFR層電接觸的第二端蓋；其中所述TFR層向所述導電層提供底層； 至少一個處理器； 至少一個存儲設備；以及向所述至少一個處理器和所述至少一個存儲設備供電的電源；其中所述薄膜電阻器為所述至少一個處理器或所述至少一個存儲設備的一部分。
全文摘要
一種用於半導體設備的方法和結構，其提供例如互連層以用於金屬層的蝕刻，其中所述互連層不會對如薄膜電阻器(TFR)層等較薄的層例如電路電阻器產生影響。在一個實施例中，在對金屬層的蝕刻過程中，通過圖案化保護層來保護TFR電阻器層，並且為所述金屬層提供底層。在另一實施例中，在提供圖案化金屬層之後形成TFR層。所述金屬層可提供例如用於電路電阻器的端蓋。
文檔編號H01L21/02GK102129965SQ20101058712
公開日2011年7月20日 申請日期2010年11月30日 優先權日2009年11月30日
發明者M·D·丘奇, S·J·高爾 申請人:英特賽爾美國股份有限公司