一種數位訊號處理器內部數據傳輸的方法
2023-06-25 10:44:56
專利名稱：一種數位訊號處理器內部數據傳輸的方法
技術領域：
本發明涉及數據通訊技術，特別是指數位訊號處理器(DSP)內部數據傳輸的方法。
背景技術：
數位訊號處理器(DSP)一般包括處理算法的中央處理器(CPU)和多種進行數據通訊的接口。隨著CPU處理能力的增強，接口的通訊能力成為信號處理的瓶頸。在這種情況下，DSP增加了異步傳輸模式通用測試操作物理接口(UTOPIA，Universal Test and Operation PHY Interface for ATM)。UTOPIA以信元為單位進行數據通訊，數據流量大。通過UTOPIA總線標準，可以保證UTOPIA通訊的可靠性。
目前，CPU接收UTOPIA傳輸過來信元的一種方法可採用CPU響應中斷的方式，即UTOPIA每收到一個信元就產生一個中斷給CPU，CPU響應這個中斷，停止正在進行的工作來處理收到的信元。UTOPIA不停的接收信元，必然會不停的打斷CPU正在運行的操作，使CPU的並行機制失去功能，降低CPU的處理效率。
CPU接收UTOPIA傳輸過來信元的另一種方法是使用桌球緩衝區。如圖1所示，UTOPIA每收到一個信元就通過事件通知直接存儲器訪問(DMA)，DMA控制UTOPIA接口順序地將信元放入乒或乓緩衝區。當乒或乓緩衝區寫滿後，則通過標誌或中斷通知CPU，CPU處理信元滿的這個緩衝區中的數據。同時，DMA將繼續接收到的信元放到另一個緩衝區，如此循環。但是，這種方法使DMA和CPU不能同時對同一個緩衝區進行操作，因此，數據處理延時較大。如DMA在寫乒緩衝區時，CPU只能讀乓緩衝區，在數據流量較小的情況下，DMA填滿一個緩衝區需要較長的時間，而這段時間內，CPU無法對這個緩衝區的數據進行處理。因此對接收數據的處理會有較大的延時。
發明內容
有鑑於此，本發明的主要目的在於提供了一種DSP內部數據傳輸的方法，使DSP數據處理延時較少，並且儘可能少地佔用CPU資源。
本發明包括數據寫入緩衝區和CPU從緩衝區讀出數據兩個過程，其中，數據寫入緩衝區包括以下步驟A1、DSP的異步傳輸模式通用測試操作物理接口(UTOPIA)接收到輸入給DSP的信元後，發送一個事件通知直接存儲器訪問(DMA)；A2、DMA控制UTOPIA接口將新收到的信元順序循環寫入緩衝區內；CPU從緩衝區讀出數據包括以下步驟B1、CPU查詢緩衝區內是否有新信元，如果有，則CPU順序循環讀取緩衝區內的信元；如果沒有，則停止信元的讀取。
其中，該方法進一步包括為每個發送至DSP的新信元設置一個用於來表示該信元是否為UTOPIA新接收信元的標誌位，標誌位包含於當前接收信元的內部。
其中，該方法進一步包括CPU根據當前業務數據的發送時間特點，在已知有數據信元通過UTOPIA接口存入緩衝區的時段，查詢緩衝區內是否有新接收的信元。或者，利用CPU的並行機制，在CPU中始終保持一個進程實時或周期性地查詢緩衝區是否有新接收的信元。
其中，該方法進一步包括CPU先判斷讀指針當前所指緩衝區地址中的信元標誌位是否為空，如果是，則不讀取當前信元；否則，讀取當前信元，然後清空該信元的標誌位，並將讀指針下移一個地址。
其中，該方法進一步包括CPU先判斷讀指針當前所指緩衝區地址中是否存在信元，如果存在，則讀取當前信元，然後刪除讀指針當前所指緩衝區地址中的內容，並將讀指針下移一個地址；否則，不進行讀取。
由上述方法可以看出，本發明技術方案使DSP不需要等待一個緩衝區內填滿信元後才進行處理，使DSP收到的信元可以及時得到處理，減少了系統延時；另一方面，本發明不是通過中斷方式傳輸數據，使CPU不用頻繁的響應中斷，節約了響應中斷所必要的資源開銷，同時充分發揮CPU並行工作機制的優點，使CPU專注於算法的處理，提高了DSP的處理性能。
圖1為DSP內部通過桌球緩衝區傳送信元的原理圖。
圖2為DSP內部使用本發明循環讀寫緩衝區來傳送信元的原理圖。
具體實施例方式
本發明的主要思想是DSP通過UTOPIA接收信元，由DMA控制UTOPIA接口將接收的信元自動順序寫入緩衝區，CPU主動順序循環讀取緩衝區中的信元進行處理。這裡的循環是指，當對緩衝區的數據讀或寫到緩衝區尾部的時候，下一個數據的讀或寫從緩衝區的頭部開始。UPOPIA接收到信元後，通過DMA自身的特性，將信元自動的順序寫入緩衝區，這部分不需要CPU進行控制。
以下通過具體實施例和參照附圖2，對本發明進一步詳細說明。
首先，UTOPIA通過DMA將接收到的信元順序寫入緩衝區，循環以下步驟1-2，完成信元的寫入。
步驟1UTOPIA接收到輸入給DSP的信元時，立即發給DMA一個事件，將接收到信元的事件通知DMA；步驟2DMA控制UTOPIA接口將新收到的信元順序放入緩衝區內，若到了緩衝區的尾部，則循環回緩衝區頭部繼續順序保存接收到的信元。其中新接收的信元中，可設置一個標誌位，用來表示此信元為UTOPIA新接收的信元，即有效信元。信元的標誌位可由發送信元的實體在發送信元時在信元內部設置，也可以是DSP在接收到信元的時候在信元外部增加一個單獨標誌位。
步驟3CPU檢測緩衝區是否有新接收的信元，有以下兩種方法，3a和3b。
3aCPU根據業務數據發送時間的特點讀取緩衝區內的信元。例如CPU已經知道當前所處理業務的具體特點，知道當前業務應該在何時何種情況下會發送信元給DSP。CPU根據這些特點，僅在有信元向UTOPIA傳送的時段，才去查詢緩衝區是否有新信元進來；3bCPU實時或周期性的查詢緩衝區時，可利用CPU的並行機制，保持有一個進程一直在檢測緩衝區是否有新寫入的信元。這種CPU實時查詢緩衝區方法要求這個檢測進程需佔用極少的CPU資源，不致影響CPU的正常運算。
上述兩種方法可合可分，即可以只使用這兩個方法中的任何一種，或者將兩種方法結合起來一起使用。
最後，CPU進行信元的讀取CPU通過接收信元讀指針對緩衝區的信元進行讀取，循環以下步驟4-5完成CPU對信元的讀取。
步驟4在系統初始化時，接收信元讀指針指向接收緩衝區的頭部。CPU根據讀指針所指的緩衝區地址讀取信元，根據信元的標誌位，判斷是否為新收到的信元若當前信元標誌為有效，則讀取該數據，然後把信元標誌位清空，即改為無效狀態；若當前信元標誌位為空，則不進行任何處理；步驟5讀指針下移，指向緩衝區下一個信元。若讀指針下移後的緩衝區信元為無效狀態，則停止CPU讀取數據。若指針到了緩衝區的尾部，則指針下移後指向緩衝區頭部。
本實施例是通過對信元設置標誌位來區分信元是否被CPU讀取過，也可以採用其他方式，如對緩衝區某個地址中的數據讀取後，將此數據清除，以此表示被CPU讀取過，相應的，上述步驟中判斷標誌位是否清除則改為判斷當前讀指針所指示的緩衝區地址中的信元是否被清除。其他步驟類似，不再詳述。
以上所述僅為本發明的較佳實施例而已，並不用以限制本發明，凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
權利要求
1.一種數位訊號處理器(DSP)內部數據傳輸的方法，其特徵在於，包括數據寫入緩衝區和中央處理器(CPU)從緩衝區讀出數據兩個過程，其中，數據寫入緩衝區包括以下步驟A1、DSP的異步傳輸模式通用測試操作物理接口(UTOPIA)接收到輸入給DSP的信元後，發送一個事件通知直接存儲器訪問(DMA)；A2、DMA控制UTOPIA接口將新收到的信元順序循環寫入緩衝區內；CPU從緩衝區讀出數據包括以下步驟B1、CPU查詢緩衝區內是否有新信元，如果有，則CPU順序循環讀取緩衝區內的信元；如果沒有，則停止信元的讀取。
2.根據權利要求1所述的方法，其特徵在於，該方法進一步包括為每個發送至DSP的新信元設置一個用於來表示該信元是否為UTOPIA新接收信元的標誌位。
3.根據權利要求2所述的方法，其特徵在於，所述標誌位包含於當前接收信元的內部。
4.根據權利要求1所述的方法，其特徵在於，步驟B1所述的CPU查詢緩衝區的方法進一步包括CPU根據當前業務數據的發送時間特點，在已知有數據信元通過UTOPIA接口存入緩衝區的時段，查詢緩衝區內是否有新接收的信元。
5.根據權利要求1所述的方法，其特徵在於，步驟B1所述的CPU查詢緩衝區的方法進一步包括利用CPU的並行機制，在CPU中始終保持一個進程實時或周期性地查詢緩衝區是否有新接收的信元。
6.根據權利要求1所述的方法，其特徵在於，步驟B1所述的CPU循環讀取緩衝區的方法進一步包括CPU先判斷讀指針當前所指緩衝區地址中的信元標誌位是否為空，如果是，則不讀取當前信元；否則，讀取當前信元，然後清空該信元的標誌位，並將讀指針下移一個地址。
7.根據權利要求1所述的方法，其特徵在於，步驟B1所述的CPU循環讀取緩衝區的方法進一步包括CPU先判斷讀指針當前所指緩衝區地址中是否存在信元，如果存在，則讀取當前信元，然後刪除讀指針當前所指緩衝區地址中的內容，並將讀指針下移一個地址；否則，不進行讀取。
全文摘要
本發明公開了一種數位訊號處理器(DSP)內部數據傳輸的方法，包括數據寫入緩衝區和中央處理器(CPU)和從緩衝區讀出數據兩個過程，其中，數據寫入緩衝區包括以下步驟A1)DSP的異步傳輸模式通用測試操作物理接口(UTOPIA)接收到輸入給DSP的信元後，發送一個事件通知直接存儲器訪問(DMA)；A2)DMA控制UTOPIA接口將新收到的信元順序循環寫入緩衝區內；CPU從緩衝區讀出數據包括以下步驟B1)CPU查詢緩衝區內是否有新信元，如果有，則CPU順序循環讀取緩衝區內的信元；如果沒有，則停止信元的讀取。應用本發明的方法，可實現使DSP數據處理等待時間較少，同時使儘可能少地佔用CPU資源。
文檔編號H04L12/24GK1543145SQ0312798
公開日2004年11月3日 申請日期2003年4月28日 優先權日2003年4月28日
發明者鄒立建, 曾思南, 張軍 申請人:華為技術有限公司