一種低功耗小尺寸的上電復位電路的製作方法

2023-06-25 09:49:06

本實用新型涉及一種上電復位電路，尤其涉及一種應用於低功耗小尺寸的上電復位電路，屬於集成電路技術領域。

背景技術：

隨著CMOS片上集成系統(SOC)的不斷發展，晶片的集成度不斷提高，晶片的功能越來越強大，模擬集成電路和數字集成電路通常集成在同一塊晶片上，並且採用統一的電源供電。在外部電源上電的過程中，由於電源電壓還未達到穩定的狀態，許多電路節點的電壓和邏輯狀態都處於不穩定狀態，在這一時間段，電路很可能會產生不期望出現的錯誤，特別對於集成度比較高的數字電路，不定電平可能會產生雪崩式的錯誤，進而影響後期電路的運行。

為了解決上述問題，上電復位電路(Power-On Reset，POR)應運而生。上電復位電路是在電源上電的過程中，檢測電源電壓，在電源電壓達到正常的工作電壓(一般被稱為「起拉電壓」)後，對數字電路進行初始化清零，以保證數字邏輯的正確性和數-模混合晶片的正常工作。

圖1所示為傳統的積分型上電復位電路結構，當電源電壓VDD從0開始上升時，電源開始通過RC電路給電容充電，當充電電壓使得反相器由高電平翻轉為低電平時，無延時通路將反相器翻轉後A點的電壓傳送至與非門，實現上電復位的上升沿，當A點電壓通過延時模塊到達與非門的另一個輸入端時，實現復位信號的下降沿，最終得到上電復位信號。此電路可能存在以下問題：1)如果要實現寬脈衝寬度的上電復位信號，可能會犧牲很大的面積才能實現；2)想要達到大的起拉電壓，必須要調整RC迴路和第一個反相器的器件尺寸，這會降低上電復位電路對上電時間的選擇性。

技術實現要素：

針對目前存在的技術問題，本實用新型提供一種低功耗、小尺寸、寬復位脈寬的上電復位電路，具有結構簡單，高性能的特點。

為實現上述目的，本實用新型通過如下的技術方案來實現：

一種低功耗小尺寸的上電復位電路，至少包括：電源延時模塊，連接於一外部電源，用於對所述的外部電源進行延時，並輸出一延時電壓；上升沿產生模塊，連接於所述電源延時模塊，用於對所述延時電壓進行電壓檢測，並將檢測後的電壓進行反相，以產生上升沿的階躍信號，此信號作為復位信號的下降沿準備信號；下降沿產生模塊，連接於所述電源延時模塊，用於對所述的延時電壓進行第一次反相，再對反相後的電壓進行延時，然後對延時後的電壓進行第二次反相，以產生下降沿的階躍信號，此信號作為復位信號的上升沿準備信號；復位脈衝產生模塊，連接於所述的上升沿產生模塊和所述下降沿產生模塊，用於對接收到的上升沿階躍信號和下降沿階躍信號進行與非，利用與非門邏輯產生復位脈衝；脈衝整形模塊，連接於所述的復位脈衝產生模塊，用於對所述的復位脈衝進行放大和整形，並將放大和整形後的電壓信號作為上電復位電路的輸出信號。

進一步地，在本實用新型的上電復位電路中，所述電源延時模塊電路含有第一電容C1、第二電容C2、P型MOS管M1、P型MOS管M2和P型MOS管M3，用於對輸入的電源進行延時，輸出延時電壓。第一電容C1的一端、P型MOS管M2的源極與電源相互連接；第一電容C1的另一端、P型MOS管M1的源極與P型MOS管M3的柵極相互連接；P型MOS管M1的漏極、第二電容C2的一端與地相互連接；P型MOS管M2的柵極、P型MOS管M2的漏極與P型MOS管M3的源極相互連接；P型MOS管M1的柵極、P型MOS管M3的漏極、第二電容C2的另一端與電源延時模塊的輸出端相互連接。

進一步地，在本實用新型的上電復位電路中，所述的上升沿產生模塊含有第一兩輸入與非門NAND1構成電平檢測電路，通過調整第一兩輸入與非門NAND1的器件尺寸設計合適的翻轉電平；所述的上升沿產生模塊含有第一反相器INV1構成電壓反相電路，用來產生上升沿的階躍信號。第一兩輸入與非門NAND1的一輸入端與電源連接；第一兩輸入與非門NAND1的另一輸入端與電源延時模塊的輸出端連接；第一兩輸入與非門NAND1的輸出端與第一反相器INV1的輸入端連接；第一反相器INV1的輸出與上升沿產生模塊的輸出端連接。

進一步地，在本實用新型的上電復位電路中，所述的下降沿產生模塊含有P型MOS管M4、N型MOS管M5和第二兩輸入與非門NAND2構成延時模塊，通過調整P型MOS管M4、N型MOS管M5和第二兩輸入與非門NAND2的器件尺寸設計合適的延時時間；所述的下降沿產生模塊含有第二反相器INV2構成電壓反相電路，用來產生下降沿的階躍信號。P型MOS管M4的柵極、N型MOS管M5的柵極與電源延時模塊的輸出相互連接；P型MOS管M4的源極、第二兩輸入與非門NAND2的一輸入端與電源相互連接；P型MOS管M4的漏極、N型MOS管M5的漏極與第二兩輸入與非門NAND2的另一輸入端相互連接； N型MOS管M5的源極與地連接；第二兩輸入與非門NAND2的輸出端與第二反相器INV2的輸入端連接；第二反相器INV2的輸出端與下降沿產生模塊的輸出端連接。

進一步地，在本實用新型的上電復位電路中，所述的復位脈衝產生模塊含有第三兩輸入與非門NAND3，利用與非門邏輯，產生復位脈衝信號的輸出。第三兩輸入與非門NAND3的一輸入端與上升沿產生模塊的輸出連接；第三兩輸入與非門NAND3的另一輸入端與下降沿產生模塊的輸出連接；第三兩輸入與非門NAND3的輸出端與復位脈衝產生模塊的輸出端連接。

進一步地，在本實用新型的上電復位電路中，所述的脈衝整形模塊電路含有第三反相器INV3和第四反相器INV4，對輸入信號進行放大和整形，輸出上電復位信號。第三反相器INV3的輸入端與復位脈衝產生模塊的輸出端連接；第三反相器INV3的輸出端與第四反相器INV4的輸入端連接；第四反相器INV4的輸出端輸出上電復位信號RST。

與現有技術相比，本實用新型具有以下優點：

(1)本實用新型中的上電復位電路，電源延時模塊為新型延時模塊，該模塊的加入使得上電復位電路在小尺寸的情況下，仍能實現寬脈衝的上電復位信號；

(2)本實用新型中的上電復位電路，電源延時模塊由於兩條支路上都有電容，電容值較小，且電容兩端的電壓變化較小，兩條支路上的電流都比較低；同時由於電路結構簡單，大大減小了上電復位電路的功耗；

(3)本實用新型中的上電復位電路結構簡單，半導體器件只有MOS管和電容，減小的其它器件在不同工作環境中對電路產生的影響；

(4)本實用新型中的上電復位電路的電源電壓允許範圍較廣。

附圖說明

圖1是背景技術中的傳統上電復位電路示意圖；

圖2是本實施例中上電復位電路的基本框架圖；

圖3是本實施例中上電復位電路的電路結構圖；

圖4是本實用新型的上電復位電路產生的上電復位電壓波形示意圖。

具體實施方式

以下結合具體實施例和附圖說明本實用新型的實施方式。

本實施例中的一種低功耗小尺寸的上電復位電路，其基本框架圖如圖2所示。包括電源延時模塊11、上升沿產生模塊12、下降沿產生模塊13、復位脈衝產生模塊14和脈衝整形模塊15，電源延時模塊11輸入端接外部電源，電源延時模塊11的輸出端與上升沿產生模塊12的輸入端和下降沿產生模塊13的輸入端連接；復位脈衝產生模塊14的一輸入端與上升沿產生模塊12的輸出端連接；復位脈衝產生模塊14的另一輸入端和下降沿產生模塊13的輸出端連接；復位脈衝產生模塊14的輸出端與脈衝整形模塊的輸入端連接；脈衝整形模塊的輸出端的電壓作為上電復位電路的輸出信號。其中，電源延時模塊11，用於對外部電源進行延時，並輸出一延時電壓；上升沿產生模塊12，用於對延時電壓進行電壓檢測，並將檢測後的電壓進行反相，以產生上升沿的階躍信號，此信號作為復位信號的下降沿準備信號；下降沿產生模塊13，用於對延時電壓進行第一次反相，再對反相後的電壓進行延時，然後對延時後的電壓進行第二次反相，以產生下降沿的階躍信號，此信號作為復位信號的上升沿準備信號；復位脈衝產生模塊14，用於對接收到的上升沿階躍信號和下降沿階躍信號進行與非，利用與非門邏輯產生復位脈衝；脈衝整形模塊15，用於對復位脈衝進行放大和整形，並將放大和整形後的電壓信號作為上電復位電路的輸出信號。實施例中的具體電路圖如圖3。電源延時模塊11電路由第一電容C1、第二電容C2、P型MOS管M1、P型MOS管M2和P型MOS管M3構成；上升沿產生模塊12由第一兩輸入與非門NAND1和第一反相器INV1構成；下降沿產生模塊13由P型MOS管M4、N型MOS管M5、第二兩輸入與非門NAND2和第二反相器INV2構成；復位脈衝產生模塊14由第三兩輸入與非門NAND3構成；脈衝整形模塊由第三反相器INV3和第四反相器INV4構成。

整體上，該電路結構按以下方式連接：第一電容C1的一端、P型MOS管M2的源極、第一兩輸入與非門NAND1的一輸入端、P型MOS管M4的源極和第二兩輸入與非門NAND2的一輸入端與電源相互連接；第一電容C1的另一端、P型MOS管M1的源極與P型MOS管M3的柵極相互連接；P型MOS管M1的漏極、第二電容C2的一端、N型MOS管M5的源極與地相互連接；P型MOS管M2的柵極、P型MOS管M2的漏極與P型MOS管M3的源極相互連接；P型MOS管M1的柵極、P型MOS管M3的漏極、第二電容C2的另一端、第一兩輸入與非門NAND1的另一輸入端、P型MOS管M4的柵極和N型MOS管M5的柵極相互連接；第一兩輸入與非門NAND1的輸出端與第一反相器INV1的輸入端連接；第一反相器INV1的輸出與第三兩輸入與非門NAND3一輸入端連接。P型MOS管M4的漏極、N型MOS管M5的漏極與第二兩輸入與非門NAND2的另一輸入端相互連接；第二兩輸入與非門NAND2的輸出端與第二反相器INV2的輸入端連接；第二反相器INV2的輸出端與第三兩輸入與非門NAND3另一輸入端連接。第三反相器INV3的輸入端與第三兩輸入與非門NAND3輸出端連接；第三反相器INV3的輸出端與第四反相器INV4的輸入端連接；第四反相器INV4的輸出端輸出上電復位信號RST。

本實施例中，在晶片電源上電過程中，上電復位電路輸出一個復位信號，具體分析如下：

在電源電壓VDD上電的過程中，初始狀態，當VDD為零時，A點和B點的電壓都為零。當電源電壓VDD從0開始上升時，由於A點和B點之間存在寄生電容，因此第一電容C1、A點和B點間的寄生電容CC和第二電容C2形成了一條通路，於是電源電壓VDD開始對第二電容C2充電。開始時，A點電壓增長比較迅速，而B點的電壓增長比較緩慢。當A點和B點之間的的電壓差達到P型MOS管M1的導通閾值電壓時，P型MOS管M1導通，從而開始下拉A點電壓，使得A點與VDD的電壓差增大。隨著A點與VDD的電壓差增大，當A點和K點的電壓差大於P型MOS管M3的閾值電壓時，P型MOS管M3導通，此時B點電壓增加，同時由於P型MOS管M2的存在，B點最終的電壓大約為：VDD - |VTHP |，其中|VTHP |為P型MOS管的閾值電壓。隨著B點電壓上升，A點和B點的電壓差減小，P型MOS管M1最終將關斷。由於B點的電壓先緩慢上升，然後再上升，最後達到VDD減去一個閾值電壓的值，因此B點的電壓就相當於對電源電壓VDD作了一個差值延時，最終B點輸出延時電壓約為：VDD - |VTHP | 。

由於第一兩輸入與非門NAND1的一輸入端C點接VDD，這個與非門的另一輸入端接B點，隨著VDD電壓和B點電壓的上升，當VDD和B點的電壓達到第一兩輸入與非門NAND1的翻轉電平時，即達到第一兩輸入與非門NAND1的檢測電平，第一兩輸入與非門NAND1實現從高電平到低電平的翻轉，並將翻轉後的電壓傳送給第一反相器INV1，然後第一反相器INV1對輸入的電壓實現反相和整形，得到一個上升沿的階躍信號。

對於由P型MOS管M4和N型MOS管M5組成的反相器，反相器發生翻轉時的信號將輸入至第二兩輸入與非門NAND2的一輸入端。由於第二兩輸入與非門NAND2的另一輸入端為電源電壓VDD，當第二兩輸入與非門NAND2檢測到VDD為高電平，D點電壓為低電平時，第二兩輸入與非門NAND2實現從低電平到高電平的翻轉，並將翻轉後的電壓傳送給第二反相器INV2，然後第二反相器INV2對輸入的電壓實現反相和整形，得到一個下降沿的階躍信號。

第三兩輸入與非門NAND3的一端接上升沿階躍信號，第三兩輸入與非門NAND3的另一端接下降沿階躍信號，經過第三兩輸入與非門NAND3的與非門後，產生一個低有效的復位脈衝輸出給脈衝整形模塊。

脈衝整形模塊利用第三反相器IN3和第四反相器IN4對輸入的復位脈衝進行放大和整形，並輸出一個低有效的復位信號RST。圖4是本實用新型的上電復位電路產生的上電復位電壓波形示意圖。

此外，例如，本實用新型的電源電壓允許範圍比較廣，如果想降低電源電壓，可以通過增加電源延時模塊11中的所有的PMOS管的尺寸和降低電容C1和電容C2的容值實現。此外，本實用新型的上電復位電路輸出的復位脈衝寬度範圍約為：1us~1ms，同樣可以通過調整電源延時模塊11的器件尺寸實現。

本說明書中未做詳細描述的內容屬於本領域專業技術人員公知的現有技術。

以上實施例僅為本實用新型的基本實施例，但並非本實用新型覆蓋內容的全部，一切在本實用新型精神範圍以內所做的等同變換，都將在本實用新型保護範圍以內。