具有側柵疊層的sonos存儲器件及其製造方法
2023-06-27 06:29:01 1
專利名稱：具有側柵疊層的sonos存儲器件及其製造方法
技術領域：
本發明涉及半導體存儲器件及其製造方法，更具體地說，涉及具有增強的集成密度而不增加半導體存儲器件面積的矽-氧化物-氮化物-氧化物-矽(SONOS)存儲器件及其製造方法。
背景技術：
半導體存儲器件的數據存儲容量與每單位面積的存儲單元數即集成密度成比例。
通常，每個存儲單元由一個電晶體和一個電容器構成。因此，通過縮小電晶體和電容器的尺寸可以增加半導體存儲器件的集成密度。由於早期低集成密度的半導體存儲器件具有足夠的容限用於光刻工藝，因此縮小電晶體和電容器的尺寸在某種程度上具有積極效果。
半導體存儲器件的集成密度與半導體製造工藝中遵循的設計規則緊密相關。為了增加半導體存儲器件的集成密度，應嚴格遵循設計規則。嚴格遵循的設計規則意味著用於光刻工藝的容限減小，這就要求光刻工藝的精度。
在大多情況下，在半導體製造工藝中，用於光刻工藝的容限減小導致成品率的下降。因此需要發展用於增強半導體存儲器件的集成密度同時防止成品率下降的新方法。
作為努力增強集成密度的一部分，已經提出了新的半導體存儲器件，這種器件與常規的存儲單元結構不同，並且具有與電晶體上的常規電容器例如GMR或者TMR不同的數據存儲介質。
矽-氧化物-氮化物-氧化物-矽(SONOS)存儲器件是一種新提出的半導體存儲器件。圖1是常規SONOS存儲器件的截面圖。
參考圖1，常規的SONOS存儲器件包括p型半導體襯底10和放置在該p型半導體襯底10的預定區域上的柵疊層11。源區12和漏區14形成在p型半導體襯底10中柵疊層11的側面處，向其注入n型導電雜質。源區12和漏區14在柵疊層11的下面延伸。在柵疊層11的下面，溝道區16形成在源區12和漏區14之間。柵疊層11包括形成在包括p型半導體襯底10的溝道區16在內的預定區域上的存儲節點24和形成在該存儲節點24上的柵導電層26，即控制柵。該存儲節點24包括形成在包括p型半導體襯底10的溝道區16在內的預定區域上的隧道氧化物層18、形成在隧道氧化物層18上的氮化物層20和形成在該氮化物層20上的阻擋氧化物層22。該氮化物層20用於俘獲隧穿進入隧道氧化物層18內的電子，並在其內具有俘獲位置。參考標記28指的是俘獲在氮化物層20中的電子。阻擋氧化物層22用來防止俘獲在氮化物層20中的電子移動到柵導電層26。
由於常規的SONOS存儲器件僅具有一個閾值電壓，因此僅能夠存儲一個數據。因此，為了存儲更多的數據，需要與數據數量成比例的更多的SONOS存儲器件，即應增加半導體存儲器件的集成密度。為了增加半導體存儲器件的集成密度，需要減小圖1所示的存儲器件的尺寸。這樣，應將嚴格遵循的設計規則用於光刻工藝中。然而，由於曝光工藝的限制，例如解析度的限制，因此這是一項艱難的任務。
因此，與常規存儲單元相比，常規的SONOS存儲器件的集成密度能夠被增強，但是由於曝光工藝的限制，增強集成密度的程度有限。
發明內容
本發明提供一種矽-氧化物-氮化物-氧化物-矽(SONOS)存儲器件，它使高密度存儲成為可能，同時增加了半導體存儲器件的集成密度，而不需要按比例縮小尺寸。
本發明提供一種SONOS存儲器件的製造方法。
根據本發明的技術方案，提供一種矽-氧化物-氮化物-氧化物-矽(SONOS)存儲器件，包括半導體襯底、絕緣層、有源層、第一側柵疊層和第二側柵疊層。該絕緣層澱積在半導體襯底上。有源層形成在絕緣層的預定區上，並被分為源區、漏區和溝道區。第一側柵疊層形成在溝道區的一側。第二側柵疊層形成在與第一側柵疊層相對的一側。
導電層是介質矽層或者具有碳納米管結構。
第一和第二側柵疊層彼此對稱或者不對稱地形成。
第一側柵疊層包括依次層疊在溝道區第一側的第一存儲節點和第一側柵導電層，第二側柵疊層包括第二存儲節點和第二側柵導電層，第二存儲節點和第二側柵導電層依次層疊在與溝道區的第一側相對的第二側。
第一和第二存儲節點在溝道區的頂表面上延伸並且彼此連接。
第一存儲節點包括依次層疊在溝道區第一側的第一隧道氧化物層、第一俘獲層和第一阻擋氧化物層，第二存儲節點包括依次層疊在溝道區第二側的第二隧道氧化物層、第二俘獲層和第二阻擋氧化物層。
第一和第二隧道氧化物層的厚度彼此相等，並且第一和第二阻擋氧化物層的厚度彼此相等。
第一和第二阻擋氧化物層的厚度分別比第一和第二隧道氧化物層的厚度大。
當第一和第二側柵疊層彼此不對稱時，第一隧道氧化物層的厚度等於第一阻擋氧化物層的厚度，第二隧道氧化物層的厚度等於第二阻擋氧化物層的厚度，但第二隧道氧化物層和第二阻擋氧化物層的厚度分別比第一隧道氧化物層和第一阻擋氧化物層的厚度大。
第一隧道氧化物層的厚度等於第二隧道氧化物層的厚度，第二阻擋氧化物層的厚度比第一阻擋氧化物層的厚度大。第一俘獲層的厚度比第二俘獲層的厚度小。
第一隧道氧化物層和第二阻擋氧化物層中至少一個層的厚度比第一隧道氧化物層的厚度大。
第一俘獲層的厚度等於第二俘獲層的厚度，第二隧道氧化物層和第二阻擋氧化物層中至少一層的厚度比第一隧道氧化物層的厚度大。
根據本發明的另一個技術方案，提供一種矽-氧化物-氮化物-氧化物-矽(SONOS)存儲器件的製造方法。該方法包括在半導體襯底上形成絕緣層的第一步；在絕緣層上形成導電層並將其分為源區、漏區和溝道區的第二步；在溝道區的整個表面上形成存儲節點的第三步；在存儲節點的整個表面上形成第一柵導電層的第四步；和除去在存儲節點的頂表面上形成的第一柵導電層的第五步。
通過在溝道區的整個表面上依次層疊隧道氧化物層、俘獲層和阻擋氧化物層形成存儲節點。隧道氧化物層的厚度等於阻擋氧化物層的厚度。阻擋氧化物層的厚度比隧道氧化物層的厚度大。
在第五步，除去溝道區頂表面上的存儲節點。
在除去形成在存儲節點頂表面上的第一柵導電層之後，在存儲節點的暴露頂表面上形成第二柵導電層。
通過在溝道區的整個表面上依次層疊第一和第二隧道氧化物層形成隧道氧化物層，並且在第一隧道氧化物層的一側和與第一隧道氧化物層的該側相鄰的第一隧道氧化物層的頂表面上形成第二隧道氧化物層。
通過在隧道氧化物層的整個表面上依次層疊第一和第二俘獲層形成俘獲層，並且在隧道氧化物層的一側和與隧道氧化物層的該側相鄰的隧道氧化物層的頂表面上形成第二俘獲層。
通過在第一和第二隧道氧化物層的整個表面上依次層疊第一和第二俘獲層形成俘獲層，並且在與第二隧道氧化物層相對的第一俘獲層上形成第二俘獲層。
通過在隧道氧化物層的整個表面上依次層疊第一和第二阻擋氧化物層形成阻擋氧化物層，並且在俘獲層的一側和與俘獲層的該側相鄰的俘獲層的頂表面上形成第二阻擋氧化物層。
通過在第一和第二俘獲層的整個表面上依次層疊第一和第二阻擋氧化物層形成阻擋氧化物層，並且在與第二俘獲層相對的第一阻擋氧化物層上形成第二阻擋氧化物層。
如上所述，由於在每個SONOS存儲器件中至少可以存儲兩個數據，因此關於包含在SONOS存儲器件中的存儲節點的形狀，與常規的SONOS存儲器件相比，可以將半導體存儲器件的集成密度提高1.5-2倍。
通過參考附圖詳細描述例舉的實施例，本發明的上述和其它方面及優點將更加顯而易見，其中圖1是常規的SONOS存儲器件的截面圖；圖2是根據本發明第一實施例包括側柵疊層的SONOS存儲器件的截面圖；圖3是根據本發明第二實施例包括側柵疊層的SONOS存儲器件的截面圖；圖4和5是表示根據本發明第二實施例、包括側柵疊層的SONOS存儲器件的例子的截面圖；圖6是沿VI-VI』方向截取的圖2的截面圖；
圖7是沿VII-VII』方向截取的圖3的截面圖；圖8是根據本發明第三實施例包括側柵疊層的SONOS存儲器件的截面圖；圖9至12是表示根據本發明第一實施例的、包括側柵疊層的SONOS存儲器件的製造方法的截面圖；圖13至18是表示根據本發明第二實施例的、包括側柵疊層的SONOS存儲器件的製造方法的截面圖；圖19是表示根據本發明第一實施例的、包括側柵疊層的SONOS存儲器件的工作特徵的曲線圖；圖20至23是表示根據本發明第二實施例的、包括側柵疊層的SONOS存儲器件的工作特性的曲線圖。
具體實施例方式
下面將參考附圖更全面地描述本發明，其中示出了本發明的優選實施例。附圖中，為了清楚放大了部件的形態。為了便於理解，在可能的情況下已經用相同的參考標記表示圖中公共的相同部件。
下面將描述根據本發明第一至第三實施例的SONOS存儲器件。
第一實施例
參考圖2和6，根據本發明第一實施例的SONOS存儲器件40包括澱積在絕緣層72的預定區域上的有源層，其中絕緣層72形成在半導體襯底70上。形成在半導體襯底上的絕緣層72是氧化層。有源層是半導體矽層。在該有源層中限定溝道區42、源區44和漏區46。在有源層的中央限定溝道區42。在溝道區42的一側限定源區44。在溝道區42的另一側限定漏區46。這樣，源區44、漏區46和溝道區42限定在同一有源層中。然而，注入到源和漏區44中的雜質和其濃度與溝道區42不同。例如，將n型導電雜質以預定濃度注入源和漏區44和46，而不考慮德拜長度以另一預定濃度將p型導電雜質注入到溝道區42。第一側柵疊層G11形成在源區44和漏區46之間的溝道區42的一側(下文稱為第一側)。第二側柵疊層G22形成在第一側的相對側(下文稱為第二側)。第一側柵疊層G11包括第一存儲節點48和形成在該第一存儲節點48這一側的第一側柵導電層50。第一存儲節點48包括接觸溝道區42的第一側的第一隧道氧化物層48a、形成在第一隧道氧化物層48a這一側的第一俘獲層48b和形成在該第一俘獲層48b這一側的第一阻擋氧化物層48c。該第二側柵疊層G22包括依次形成在溝道區42側面處的第二存儲節點52和第二側柵導電層54。第二存儲節點52包括接觸溝道區42的第二側的第二隧道氧化物層52a、形成在第二隧道氧化物層52a的第二側的第二俘獲層52b和形成在該第二隧道氧化物層52a這一側的第二阻擋氧化物層52c。如圖2所示，第一和第二側柵疊層G11和G22以對稱的方式形成在溝道區42的第一和第二側。在沿著VI-VI』截取的圖2的截面圖6中更清楚地示出了上述結構。參考圖6，源和漏區44和46以及第一和第二側柵疊層G11和G22形成在半導體襯底70的絕緣層72上。該絕緣層72可能是埋置的氧化物層。
第二實施例
在本實施例中，用與第一側柵疊層G11不同的另一個側柵疊層取代第一實施例的第二側柵疊層G22，該側柵疊層形成在溝道區42的第二側。
參考圖3和7，根據本發明第二實施例的SONOS存儲器件60包括在溝道區42的第二側處的第三側柵疊層G33。該第三側柵疊層G33包括接觸溝道區42的第二側的第三存儲節點62和形成在第三側柵疊層G33這一側的第三側柵導電層64。第三存儲節點62包括依次形成在溝道區42第二側的第三隧道氧化物層62a、第三俘獲層62b和第三阻擋層62c。這裡，第三隧道氧化物層62a的厚度比第一隧道氧化物層48a的厚度大。第三俘獲層62b的厚度比第一俘獲層48b的厚度大。第三阻擋氧化物層62c的厚度比第一阻擋氧化物層48c的厚度大。
由於第三隧道氧化物層62a、第三俘獲層62b和第三阻擋氧化物層62c的厚度分別與第一隧道氧化物層48a、第一俘獲層48b和第一阻擋氧化物層48c不同，因此本發明第二實施例的第一和第三側柵疊層G11和G33以不對稱的方式形成，與本發明第一實施例的第一和第二側柵疊層G11和G22的對稱形成方式不同。
根據本發明第二實施例的SONOS存儲器件60可以包括修改的側柵疊層，如圖4和5所示。
更具體地說，圖3的SONOS存儲器件60的第三側柵疊層G33可以用圖4的第四側柵疊層G44代替。該第四側柵疊層G44包括接觸溝道區42的第二側的第四存儲節點66和形成在第四存儲節點66這一側的第三側柵導電層64。第四存儲節點66包括第四隧道氧化物層66a、第四俘獲層66b和第四阻擋氧化物層66c。這裡，第四隧道氧化物層66a的厚度與第一隧道氧化物層48a的厚度相同。
如圖5所示，圖3的第三側柵疊層G33可以替換為第五側柵疊層G55。第五側柵疊層G55包括依次形成在溝道區42第二側的第五存儲節點68和第三側柵導電層64。第五存儲節點68包括第五隧道氧化物層68a、第五俘獲層68b和第五阻擋氧化物層68c。這裡，第五隧道氧化物層68a的厚度與第一隧道氧化物層48a相同。第五阻擋氧化物層68c的厚度與第一阻擋氧化物層48c的厚度相同。
第三實施例
在本實施例中，SONOS存儲器件包括兩個側柵疊層和一個垂直柵疊層，它們共享用作存儲節點的材料層。
參考圖8，絕緣層72形成在半導體襯底70上。在絕緣層72的預定區域上形成溝道區42。用第六隧道氧化物層74覆蓋溝道區42的暴露表面，即溝道區42的兩個側面和頂表面。用第六俘獲層76覆蓋第六隧道氧化物層74的暴露表面。用第六阻擋氧化物層78覆蓋第六俘獲層76的暴露表面。第六隧道氧化物層74、第六俘獲層76和第六阻擋氧化物層78構成覆蓋溝道區42的暴露表面、包括第一部分N1、第二部分N2和第三部分N3的第六存儲節點。第一和第二導電層80和82分別形成在第六阻擋氧化物層78的第一和第二側。第六阻擋氧化物層78的第一和第二側之間具有第三導電層84。由於第一至第三導電層80、82和84都是柵導電層，因此優選它們彼此不接觸。
如上所述，第六隧道氧化物層74、第六俘獲層76和第六阻擋氧化物層78依次形成在溝道區42的暴露表面上，並且第一至第三導電層80、82和84分別形成在第六阻擋氧化物層78的兩側和第六阻擋氧化物層78的頂表面上。因此，在溝道區42的第一側形成了包括第一導電層80和第六存儲節點的第一部分N1的側柵疊層。在溝道區42的第二側形成了包括第二導電層82和第六存儲節點的第二部分N2的另一個側柵疊層。在溝道區42的頂表面上形成了包括第三導電層84和第六存儲節點的第三部分N3的垂直柵疊層。
因此，根據本發明第三實施例的SONOS存儲器件總共包括三個存儲元件，即平行連接的兩個存儲元件和垂直連接到兩個平行存儲元件上的一個存儲元件，與根據本發明第一和第二實施例僅平行連接兩個元件的SONOS存儲器件40和60不同。
如圖8所示，由於包含在溝道區42兩側的側柵疊層中的第六存儲節點的第一和第二部分N1和N2以及包含在溝道區42頂表面上的垂直柵疊層中的第三部分N3彼此連接，因此認為第六存儲節點包含在該兩個側柵疊層和垂直柵疊層中。
然而，由於在第六俘獲層76的俘獲位置俘獲電子，因此對於在俘獲位置俘獲的電子來說，難以移動到其它區。例如，儘管給第二導電層82或者第三導電層84施加預定的電壓，但俘獲在第一部分N1的第六俘獲層76中的電子不會移動到第二部分N2和第三部分N3。因此，給兩個側柵疊層和垂直柵疊層之一、例如垂直柵疊層施加的、用於寫數據的電壓不影響在兩個側柵疊層中寫的數據。
優選，根據本發明第一至第三實施例的SONOS存儲器件的溝道區42是矽層，考慮德拜長度以預定的濃度向該矽層注入導電雜質，但它也可以是包括碳納米管(下文稱為CNT)結構的層。
下面將描述根據本發明第一至第三實施例的SONOS存儲器件的製造方法。
第一實施例
如圖9所示，在矽襯底70的預定區域上形成絕緣層72。優選，該絕緣層72可能是埋置的氧化物層。在該絕緣層72上形成有源層，並且布圖該導電層以便形成溝道區42。形成的有源層是半導體矽層。這裡，形成源和漏區(未示出)，使得它們分別連接到溝道區42的相對端。優選，溝道區42由矽層構成，並且將預定的導電雜質例如p型導電雜質注入其中。溝道區42可以是包括CNT結構的層。
如圖10所示，在溝道區42的暴露表面、即溝道區42的側面和頂表面上形成第一絕緣層90。優選，將第一絕緣層90形成為隧道氧化物層，並且具有使具有預定能量的電子能夠隧穿的厚度。形成第一絕緣層90之後，在第一絕緣層90的整個表面上依次澱積用以俘獲從第一絕緣層90中隧穿的電子的第七俘獲層92和第二絕緣層94。優選，第七俘獲層92是氮化矽(Si3N4)層，但也可以是矽層。使用第二絕緣層94來防止在數據寫工作時從第一絕緣層90中隧穿但沒有被俘獲在第七俘獲層92中的部分電子隧穿進入第七俘獲層92。優選，第二絕緣層94是氧化物層。
此後，在第二絕緣層94的整個表面上形成預定厚度的第四導電層96，以便用作柵極。第四導電層96可以是多晶矽層、矽化鎢層或者其它導電層。形成第四導電層96之後，拋光半導體襯底70的其上形成了第四導電層96的區域。在拋光中，根據不同的方案(recipe)依次蝕刻第四導電層96、第二絕緣層94、第七俘獲層92和第一絕緣層90，直到露出溝道區42的頂表面。
結果，如圖11所示，除去了層疊在溝道區42上表面上的材料，在溝道區42的第一側形成了一個側柵疊層，該側柵疊層包括第四導電層96的第一圖形96a和包括第一絕緣層90、第七俘獲層92和第二絕緣層94的疊層的第一圖形98a，並且在溝道區42的第二側形成了另一個側柵疊層，該側柵疊層包括第四導電層96的第二圖形96b和疊層的第二圖形98b。該側柵疊層彼此對稱。在溝道區42的第一側形成第一圖形96a。第一和第二圖形98a和98b是用作可以獨立控制的存儲節點。第一圖形98a包括第一絕緣層90的第一圖形90a、第七俘獲層92的第一圖形92a和第二絕緣層94的第一圖形94a。第二圖形98b包括第一絕緣層90的第二圖形90b、第七俘獲層92的第二圖形92b和第二絕緣層94的第二圖形94b。
同時，可以進行拋光直到露出第二絕緣層94，如圖12所示。在這種情況下，由於第一絕緣層90、第七俘獲層92和第二絕緣層94沒有被除去，因此形成在溝道區42兩側的側柵疊層共享包括第一絕緣層90、第七俘獲層92和第二絕緣層94的存儲節點。然而，如上所述，由於在第七俘獲層92中俘獲電子，因此儘管形成在溝道區42側面的第一和第二側柵疊層共享存儲節點，但該側柵疊層在數據讀寫工作時彼此不影響。
第二實施例
在本實施例中將描述圖7的SONOS存儲器件60的製造方法。這裡，與第一和第二實施例共用的相同部件用相同的參考標記表示，並且不再描述。
參考圖13，在半導體襯底70上形成絕緣層72。在絕緣層72上形成有源材料層，並且布圖該有源層以便形成溝道區42。這裡，在溝道區42的一側形成源區(未示出)，在溝道區42的另一側形成漏區(未示出)，換句話說，在相同層上的不同區中形成溝道區42、源區和漏區。在溝道區42的暴露表面上形成第一絕緣層90。然後，用第一光致抗蝕劑膜(未示出)塗覆絕緣層72和第一絕緣層90。接著曝光和顯影該第一光致抗蝕劑膜以便形成第一光致抗蝕劑膜圖形M1，該圖形M1覆蓋第一絕緣層90的右側和第一絕緣層90的部分頂表面，優選覆蓋第一絕緣層90的頂表面的一半。利用第一光致抗蝕劑膜圖形M1作為掩模在第一絕緣層90的剩餘部分上形成第三絕緣層100。優選，該第三絕緣層100由與第一絕緣層90相同的材料構成，並且具有與第一絕緣層90相同的厚度。然而，如果電子可以隧穿進入第三絕緣層100以及第一絕緣層90，那麼該第三絕緣層100可以由與第一絕緣層90不同的材料形成，並且可以具有與第一絕緣層90不同的厚度。形成第三絕緣層100之後，除去第一光致抗蝕劑膜圖形M1。
第三絕緣層100沒有形成在具有第一光致抗蝕劑圖形M1的區域上。因此，在溝道區42的頂表面上形成了在具有第三絕緣層100的區域和沒有第三絕緣層100的另一區域之間的第一臺階，並且該第一臺階具有與第三絕緣層100相同的厚度。由於第三絕緣層100沒有形成在第一絕緣層90的右側，因此溝道區42的右側和左側的厚度彼此不同。即，形成在溝道區42第一側的絕緣層厚度比溝道區42的第二側的絕緣層厚度大。
參考圖14，在第三絕緣層100和第一絕緣層90的整個表面上形成預定厚度的第八俘獲層102。優選，第八俘獲層102由與第一實施例的第七俘獲層92相同的材料形成，並且具有與第七俘獲層92相同的厚度。此後，用第二光致抗蝕劑膜(未示出)覆蓋絕緣層72和第八俘獲層102。然後通過光刻加工，把用第二光致抗蝕劑膜覆蓋的整體結構形成為第二光致抗蝕劑膜圖形M2，該圖形M2覆蓋第八俘獲層92的右側和第八俘獲層102的部分頂表面，優選覆蓋第八俘獲層102的頂表面的一半。利用第二光致抗蝕劑膜圖形M2作為掩模在第八俘獲層102的剩餘部分上形成第九俘獲層104。優選，第九俘獲層104由與第八俘獲層102相同的材料形成，並且具有與第八俘獲層102相同的厚度。然而，如果電子可以隧穿進入由與第八俘獲層102不同的材料構成的第九俘獲層104，該第九俘獲層104可以由與第八俘獲層102不同的材料形成。例如，第八俘獲層102可以是氮化矽層，第九俘獲層104可以是矽層，反之亦然。第八和第九俘獲層102和104的厚度可以彼此不同。例如，第八和第九俘獲層102和104的厚度比可以在1至2的範圍內。
形成第九俘獲層104之後，從絕緣層72上除去第二光致抗蝕劑膜圖形M2。
由於第九俘獲層104沒有形成在具有第二光致抗蝕劑膜圖形M2的區域中，因此在溝道區42的頂表面上形成了在具有第九俘獲層104的區域和不具有第九俘獲層104的其它區域之間的第三臺階，該第三臺階包括在具有第三絕緣層100的區域和不具有第三絕緣層100的其它區域之間的第一臺階和第九俘獲層104自身具有的第二臺階。由於在第八俘獲層102的右側沒有形成第九俘獲層104，因此形成在溝道區42的第一側的俘獲層厚度比形成在溝道區42的第二側的俘獲層的厚度大。
參考圖15，在所得到的具有第九俘獲層104的結構的整個表面上形成預定厚度的第四絕緣層106。該第四絕緣層106是用來防止電子隧穿進入第八和第九俘獲層102和104的第一阻擋層。優選，第四絕緣層106是與第三絕緣層100種類相同的氧化物層，但也可以是其它類型的氧化物層。用光致抗蝕劑膜(未示出)覆蓋所得到的具有第四絕緣層106的整個結構的整個表面。利用光刻工藝布圖該光致抗蝕劑膜以便形成第三光致抗蝕劑膜圖形M3，該圖形M3覆蓋第四絕緣層106的右側和第四絕緣層106的部分頂表面，優選覆蓋第四絕緣層106的頂表面的一半。利用第三光致抗蝕劑膜圖形M3作為掩模在第四絕緣層106的暴露表面上形成第五絕緣層108。該第五絕緣層108用作第二阻擋層，防止電子隧穿進入第八和第九俘獲層102和104。優選，第五絕緣層108由與第四絕緣層106相同的材料形成，但也可以由其它類型的絕緣材料形成。形成第五絕緣層108之後，除去第三光致抗蝕劑膜圖形M3。
由於第五絕緣層108形成在第四絕緣層106左側和其部分頂表面上，因此形成在溝道區42的側面、具有第五絕緣層108的阻擋層的厚度比溝道區42的另一側通過第五絕緣層108形成的厚度大。這樣，除去第三光致抗蝕劑膜圖形M3之後，憑著第五絕緣層108的厚度，將第三光致抗蝕劑圖形M3覆蓋的部分和另一部分之間的臺階落差增加了。
由於優選第一和第三絕緣層90和100由相同類型的氧化物層形成，因此在圖16至18中，將包括第一和第三絕緣層90和100的絕緣層稱為第六絕緣層110，其厚度與第一和第三絕緣層90和100的總厚度相同。
由於如上所述的相同原因，在圖16至18中，將第八和第九俘獲層102和104稱為第十俘獲層112，其厚度與第八和第九俘獲層102和104的總厚度相同。
由於如上所述的相同原因，在圖16至18中，將包括第四和第五絕緣層106和108的絕緣層稱為第七絕緣層114，其厚度與第四和第五絕緣層106和108的總厚度相同。
參考圖16，除去光致抗蝕劑膜圖形M3之後，在第七和第四絕緣層114和106的整個表面上形成預定厚度的第五導電層116。根據加工方案，依次拋光所得到的具有第五導電層116的整個結構，直到露出溝道區42。結果，分別在溝道區42的左側和右側形成了左側柵疊層和右側柵疊層。左側柵疊層包括第五導電層116的第一圖形116a和形成在溝道區42左側即第一側的存儲節點118。右側柵疊層包括第五導電層116的第二圖形116b和形成在溝道區42的右側即第二側的存儲節點120。左側柵疊層的存儲節點118包括第六絕緣層圖形110a、第十俘獲層圖形112a和第七絕緣層圖形114a。右側柵疊層的存儲節點120包括第一絕緣層圖形90a、第八俘獲層圖形102a和第四絕緣層圖形106a。
如圖17所示，存儲節點118和120的厚度彼此不同。因此，左側和右側柵疊層彼此不對稱地形成在溝道區42的側面。
如上所述，根據第八和第十俘獲層102和112，由於對於俘獲在第八和第十俘獲層102和112中的電子來說難以移動到其它區，因此在拋光具有第五導電層116的結構時，可以不除去形成在溝道區42頂表面上的結構。這樣，可以拋光所得到的具有第五導電層116的結構，直到露出第七絕緣層114。這裡，第四絕緣層106的頂表面被第五導電層116的第二圖形116b覆蓋。
圖8所示的根據本發明第三實施例的SONOS存儲器件是通過在圖12所示結構的溝道區42的頂表面上面的第二絕緣層94上形成第三導電層84而得到的。
下面將描述根據本發明第一至第三實施例的SONOS存儲器件的工作特性。
圖19至23是表示根據本發明第一和第二實施例的SONOS存儲器件的工作特性的曲線圖。
圖19顯示了根據本發明第一實施例的SONOS存儲器件的工作特性，其中在溝道區側面彼此對稱地形成了兩個氧化物-氮化物-氧化物(ONO)存儲節點，即第一和第二ONO存儲節點。這裡，構成兩個ONO存儲節點的層分別具有20nm、60nm和40nm的厚度。
圖20至23示出了根據本發明第二實施例的SONOS存儲器件的工作特性，其中構成第二ONO存儲節點的層具有彼此不同的厚度，並且第二ONO存儲節點具有比第一ONO存儲節點大的厚度。
也就是說，圖20示出了工作特性，其中構成第一ONO存儲節點(下文稱為第一節點)的層分別具有20nm、60nm和40nm的厚度，第一ONO存儲節點的厚度比第二ONO存儲節點的厚度小，第二ONO存儲節點的厚度比第一節點的厚度大；構成第二ONO存儲節點(下文稱為第二節點)的層分別具有20nm、60nm和80nm的厚度。圖21示出了工作特性，其中構成第二節點的層分別具有20nm、60nm和50nm的厚度。圖22和23示出了工作特性，其中構成第二節點的層分別具有20nm、60nm和60nm或者20nm、60nm和70nm的厚度。
在圖19中，第一至第三曲線圖G1、G2和G3分別示出了當電子被俘獲在彼此對稱形成的第一節點和第二節點中時(下文稱為第一種情況)、當電子被俘獲在第一節點或者第二節點的任一節點中時(下文稱為第二種情況)以及當電子既沒有被俘獲在第一節點也沒有被俘獲在第二節點中時(下文稱為第三種情況)的工作特性。
根據本發明實施例的SONOS存儲器件包括在溝道區第一側和第二側的兩個側柵疊層。這樣，儘管僅使用一個溝道區，但該溝道區內的兩個溝道區域分別用於每個側柵疊層。因此，當給形成在溝道區第一側和第二側的側柵疊層施加預定的讀取電壓時，在數據讀取期間，在溝道區中測定的漏電流例如0.0005A/μm是分別在用於每個側柵疊層的兩個溝道區中測定的總漏電流。
參考第一至第三曲線圖G1、G2和G3，給側柵疊層施加預定電壓，以便測量溝道區中的漏電流。在第一種情況下，給側柵疊層施加第三電壓V3。在第二種情況下，給側柵疊層施加比第三電壓V3低的第二電壓V2。在第三種情況下，給側柵疊層施加比第二電壓V2更低的第一電壓V1。
參考表1，第一電壓V1是2.9V；第二電壓V2是4.55V；第三電壓V3是7.5V。第一和第二電壓V1和V2之間的電壓差ΔV1是1.65V。第二和第三電壓V2和V3之間的電壓差ΔV2是2.95V。
由於電壓差ΔV1和ΔV2大至足以辨別第一至第三種情況，因此根據本發明的第一實施例，可以將兩個數據寫入SONOS存儲器件中。
參考圖20，第四至第七曲線圖G4、G5、G6和G7分別示出了當電子被俘獲第一節點和第二節點時(下文稱為第四種情況)、當電子被俘獲在第一節點中時(下文稱為第五種情況)、當電子被俘獲在第二節點中時(下文稱為第六種情況)和當電子既沒有被俘獲在第一節點也沒有被俘獲在第二節點中時(下文稱為第七種情況)的工作特性。
參考第四至第七曲線圖G4、G5、G6和G7，給側柵疊層施加預定電壓，以便測定溝道區中的漏電流，例如0.0005A/μm。在第四種情況下，給側柵疊層施加第四電壓V4。在第五種情況下，給側柵疊層施加比第四電壓V4低的第三電壓V3。在第六種情況下，給側柵疊層施加比第三電壓V3低的第二電壓V2。在第七種情況下，給側柵疊層施加比第二電壓V2低的第一電壓V1。
參考表2，第一電壓V1是2.9V；第二電壓V2是4.3V；第三電壓V3是5.7V；和第四電壓V4是6.85V。第一和第二電壓V1和V2之間的電壓差ΔV1是1.4V。第二和第三電壓V2和V3之間的電壓差ΔV2是1.4V。第三和第四電壓V3和V4之間的電壓差ΔV3是1.15V。
由於電壓差ΔV1、ΔV2和ΔV3大至足以辨別第四至第七種情況，因此根據本發明的第二實施例，可以將三個數據寫入SONOS存儲器件中。
圖21至23涉及構成第二節點的層、尤其是阻擋氧化物層以圖20所示的相同方式彼此不同的情況。圖21的第八至第十一曲線圖G8-G11、圖22的第十二至第十五曲線圖G12-G15和圖23的第十六至第十九曲線圖G16-G19具有與圖20的第四至第七曲線圖G4-G7類似的圖形。在第四至第十九曲線圖G4-G19中的類似圖形意味著儘管圖3所示的側柵疊層G3的第三阻擋氧化物層62c的厚度改變了，但根據本發明第二實施例的SONOS存儲器件的所有工作特性沒有改變。
如上所述，根據本發明實施例的SONOS存儲器件包括溝道區側面的兩個存儲節點。即，該SONOS存儲器件具有其中兩個SONOS存儲器件平行連接的結構。這裡，兩個SONOS存儲器件彼此對稱或者不對稱地形成在溝道區側面。可以獨立控制這兩個平行連接的SONOS存儲器件。此外，根據包含在每個SONOS存儲器件中的兩個SONOS存儲器件的布局，每個SONOS存儲器件都具有至少三個閾值電壓。閾值電壓之間的電壓差大至足以辨別存儲的數據。這樣，由於在每個SONOS存儲器件中存儲至少兩位數據，因此關於相同面積中包含在SONOS存儲器件中的存儲節點的布局，與常規的SONOS存儲器件相比，可以將半導體存儲器件的集成密度提高1.5-2倍。
雖然參考本發明的典型實施例示出和描述了本發明，但本領域技術人員應理解，在不改變本發明的原理和精神的情況下，可以對這些實施例中的形式和細節作出各種修改。這樣，俘獲層可以是矽層、氮化矽層或者允許電子俘獲於其中的其它層，並且可以是多層。此外，當在溝道區的側面彼此對稱地形成第一和第二側柵疊層時，第一阻擋氧化物層具有比構成第一側柵疊層的存儲節點的第一隧道氧化物層更大的厚度，並且第二阻擋氧化物層具有比構成第二側柵疊層的存儲節點的第二隧道氧化物層更大的厚度。這裡，第一和第二隧道氧化物層具有相同的厚度，並且第一和第二阻擋氧化物層具有相同的厚度。因此，第一和第二柵疊層可以彼此對成地形成。因此本發明的範圍由附加的權利要求及其等效物限定。
權利要求
1.一種SONOS存儲器件，包括半導體襯底；形成在半導體襯底上的絕緣層；形成在絕緣層的預定區域上的有源層，並且該有源層被分為源區、漏區和溝道區；形成在溝道區一側的第一側柵疊層；和形成在第一側柵疊層相對側的第二側柵疊層。
2.根據權利要求1所述的SONOS存儲器件，其中有源層是半導體矽層。
3.根據權利要求1所述的SONOS存儲器件，其中有源層具有碳納米管結構。
4.根據權利要求1所述的SONOS存儲器件，其中第一和第二側柵疊層彼此對稱地形成。
5.根據權利要求1所述的SONOS存儲器件，其中第一和第二側柵疊層彼此不對稱地形成。
6.根據權利要求4所述的SONOS存儲器件，其中第一側柵疊層包括依次層疊在溝道區第一側的第一存儲節點和第一側柵導電層，第二側柵疊層包括第二存儲節點和第二側柵導電層，第二存儲節點和第二側柵導電層依次層疊在與溝道區的第一側相對的第二側。
7.根據權利要求6所述的SONOS存儲器件，其中第一和第二存儲節點在溝道區的頂表面上延伸並且彼此連接。
8.根據權利要求6所述的SONOS存儲器件，其中第一存儲節點包括依次層疊在溝道區第一側的第一隧道氧化物層、第一俘獲層和第一阻擋氧化物層，第二存儲節點包括依次層疊在溝道區第二側的第二隧道氧化物層、第二俘獲層和第二阻擋氧化物層。
9.根據權利要求7所述的SONOS存儲器件，其中第一存儲節點包括依次層疊在溝道區第一側的第一隧道氧化物層、第一俘獲層和第一阻擋氧化物層，第二存儲節點包括依次層疊在溝道區第二側的第二隧道氧化物層、第二俘獲層和第二阻擋氧化物層。
10.根據權利要求8所述的SONOS存儲器件，其中第一和第二隧道氧化物層的厚度彼此相等。
11.根據權利要求10所述的SONOS存儲器件，其中第一和第二阻擋氧化物層的厚度彼此相等。
12.根據權利要求11所述的SONOS存儲器件，其中第一和第二阻擋氧化物層的厚度分別比第一和第二隧道氧化物層的厚度大。
13.根據權利要求5所述的SONOS存儲器件，其中第一側柵疊層包括依次層疊在溝道區第一側的第一存儲節點和第一側柵導電層，第二側柵疊層包括依次層疊在溝道區的與第一側相對的第二側的第二存儲節點和第二側柵導電層。
14.根據權利要求13所述的SONOS存儲器件，其中第一和第二存儲節點在溝道區的頂表面上延伸，並且彼此連接。
15.根據權利要求13所述的SONOS存儲器件，其中第一存儲節點包括依次層疊在溝道區第一側的第一隧道氧化物層、第一俘獲層和第一阻擋氧化物層，第二存儲節點包括依次層疊在溝道區第二側的第二隧道氧化物層、第二俘獲層和第二阻擋氧化物層。
16.根據權利要求14所述的SONOS存儲器件，其中第一存儲節點包括依次層疊在溝道區第一側的第一隧道氧化物層、第一俘獲層和第一阻擋氧化物層，第二存儲節點包括依次層疊在溝道區第二側的第二隧道氧化物層、第二俘獲層和第二阻擋氧化物層。
17.根據權利要求15所述的SONOS存儲器件，其中第一隧道氧化物層的厚度等於第一阻擋氧化物層的厚度。
18.根據權利要求17所述的SONOS存儲器件，其中第二隧道氧化物層的厚度等於第二阻擋氧化物層的厚度。
19.根據權利要求18所述的SONOS存儲器件，其中第二隧道氧化物層和第二阻擋氧化物層的厚度分別比第一隧道氧化物層和第一阻擋氧化物層的厚度大。
20.根據權利要求17所述的SONOS存儲器件，其中第一隧道氧化物層的厚度等於第二隧道氧化物層的厚度，第二阻擋氧化物層的厚度大於第一阻擋氧化物層的厚度。
21.根據權利要求17所述的SONOS存儲器件，其中第一俘獲層的厚度小於第二俘獲層的厚度。
22.根據權利要求21所述的SONOS存儲器件，其中第二隧道氧化物層和第二阻擋氧化物層中的至少一層的厚度大於第一隧道氧化物層的厚度。
23.根據權利要求17所述的SONOS存儲器件，其中第一俘獲層的厚度等於第二俘獲層的厚度，第二隧道氧化物層和第二阻擋氧化物層中至少之一的厚度大於第一隧道氧化物層的厚度。
24.根據權利要求14所述的SONOS存儲器件，其中柵導電層形成在存儲節點上，存儲節點在溝道區的頂表面上延伸並且彼此連接。
25.一種SONOS存儲器件的製造方法，該方法包括(a)在半導體襯底上形成絕緣層；(b)在絕緣層上形成有源層，並將其分為源區、漏區和溝道區；(c)在溝道區的整個表面上形成存儲節點；(d)在存儲節點的整個表面上形成第一柵導電層；和(e)除去在存儲節點的頂表面上形成的第一柵導電層。
26.根據權利要求25所述的方法，其中通過在溝道區的整個表面上依次層疊隧道氧化物層、俘獲層和阻擋氧化物層形成存儲節點。
27.根據權利要求26所述的方法，其中隧道氧化物層的厚度等於阻擋氧化物層的厚度。
28.根據權利要求26所述的方法，其中阻擋氧化物層的厚度大於隧道氧化物層的厚度。
29.根據權利要求25所述的方法，其中在步驟(e)中，除去溝道區頂表面上的存儲節點。
30.根據權利要求25所述的方法，其中在除去形成在存儲節點頂表面上的第一柵導電層之後，在存儲節點的暴露的頂表面上形成第二柵導電層。
31.根據權利要求26所述的方法，其中通過在溝道區的整個表面上依次層疊第一和第二隧道氧化物層形成隧道氧化物層，並且在第一隧道氧化物層的一側和與第一隧道氧化物層的該側相鄰的第一隧道氧化物層的頂表面上形成第二隧道氧化物層。
32.根據權利要求26所述的方法，其中通過在隧道氧化物層的整個表面上依次層疊第一和第二俘獲層形成俘獲層，並且在該隧道氧化物層的一側和與該隧道氧化物層的該側相鄰的隧道氧化物層的頂表面上形成第二俘獲層。
33.根據權利要求31所述的方法，其中通過在第一和第二隧道氧化物層的整個表面上依次層疊第一和第二俘獲層形成俘獲層，並且在與第二隧道氧化物層相對的第一俘獲層上形成第二俘獲層。
34.根據權利要求26所述的方法，其中通過在隧道氧化物層的整個表面上依次層疊第一和第二阻擋氧化物層形成阻擋氧化物層，並且在俘獲層的一側和與俘獲層的該側相鄰的俘獲層的頂表面上形成第二阻擋氧化物層。
35.根據權利要求31所述的方法，其中通過在隧道氧化物層的整個表面上依次層疊第一和第二阻擋氧化物層形成阻擋氧化物層，在俘獲層的一側和與俘獲層的該側相鄰的俘獲層的頂表面上形成第二阻擋氧化物層。
36.根據權利要求32所述的方法，其中通過在第一和第二俘獲層的整個表面上依次層疊第一和第二阻擋氧化物層形成阻擋氧化物層，並且在與第二俘獲層相對的第一阻擋氧化物層上形成第二阻擋氧化物層。
37.根據權利要求33所述的方法，其中通過在第一和第二俘獲層的整個表面上依次層疊第一和第二阻擋氧化物層形成阻擋氧化物層，並且在與第二俘獲層相對的第一阻擋氧化物層上形成第二阻擋氧化物層。
全文摘要
本發明提供一種矽－氧化物－氮化物－氧化物－矽(SONOS)存儲器件及其製造方法。該SONOS存儲器件包括半導體襯底、澱積在半導體襯底上的絕緣層、形成在絕緣層的預定區域並且被分為源區、漏區和溝道區的有源層、形成在溝道區一側的第一側柵疊層和形成在第一側柵疊層相對側的第二側柵疊層。由於在每個SONOS存儲器件中至少存儲兩位數據，因此相對於包含在SONOS存儲器件中的存儲節點的布局，與常規的SONOS存儲器件相比，可以將半導體存儲器件的集成密度提高1.5－2倍。
文檔編號H01L29/423GK1518108SQ20041000258
公開日2004年8月4日 申請日期2004年1月9日 優先權日2003年1月9日
發明者柳遠壹, 李兆遠, 尹世煜, 金楨雨 申請人:三星電子株式會社