Ntc熱敏電阻用半導體瓷器組合物及ntc熱敏電阻的製作方法

2023-06-26 23:27:56

專利名稱：Ntc熱敏電阻用半導體瓷器組合物及ntc熱敏電阻的製作方法
技術領域：
本發明涉及NTC熱敏電阻用半導體瓷器組合物及NTC熱敏電阻，尤其涉及含Mn、Ni及Fe的NTC熱敏電阻用半導體瓷器組合物及使用其構成的NTC熱敏電阻。
背景技術：
NTC熱敏電阻已知有例如針對溫度補償用或溫度檢測用等用途。又，近年來，隨著電子機器小型化及電路複雜化，謀求NTC熱敏電阻自身特性的小偏差化。即，例如電阻值的偏差，先前容許在±5%以內，但最近要求至±1 0. 5%以內。關於上述小偏差化，更具體而言，謀求即使將NTC熱敏電阻放置於125°C高溫下，進而為對應車載而在175°C的更高溫下，其特性也不易隨時間變化，並且，謀求由製造步驟上可能不可避免產生的偏差特性的影響較小即製造成品率良好。 尤其關於後者的對因製造步驟上的條件偏差特性引起的影響，更詳細說明，NTC熱敏電阻的特性易受到製造步驟上的條件偏差、尤其焙燒步驟中的焙燒溫度的偏差影響。例如由於焙燒爐的條件、應成為NTC熱敏電阻的未焙燒片向爐內的投入量(充填量)及爐內的配置、焙燒爐的運轉日的氣象條件等，會導致影響未焙燒片的焙燒溫度於未焙燒片間不期望地分散，其結果，會導致各個NTC熱敏電阻的焙燒歷程互不相同的事態。因此，可能會對所得NTC熱敏電阻的電阻值等特性產生偏差。如此，NTC熱敏電阻的特性具有所謂焙燒溫度依賴性比較大的傾向。另一方面，對於NTC熱敏電阻的特性偏差，作為焙燒後可對應的方法，已知有例如形成外部電極後於250 500°C溫度下實施熱處理，欲獲得目標電阻值的電阻調整方法。但，由該熱處理帶來的電阻值的變化率因NTC熱敏電阻中所使用的半導體瓷器組合物的組成或形狀而不同，因此也有通過熱處理獲得目標值般的電阻值較困難的情形。作為對於本發明有興趣的NTC熱敏電阻用半導體瓷器組合物，例如日本特開平6-263518號公報(專利文獻I)中揭示有以通式FezNixMn3_x_z04(x = 0 . 84 I並且0 < z< 1.6)表示的NTC熱敏電阻瓷器組合物。根據專利文獻1，該瓷器組合物於高溫下的電阻變化率較小。但，可知專利文獻I所記載的瓷器組合物的情形中，焙燒溫度依賴性較大。另一方面，日本特開2005-150289號公報(專利文獻2)中揭示有一種熱敏電阻用組合物，其包含錳氧化物、鎳氧化物、鐵氧化物與鋯氧化物，作為主成份，含有將錳氧化物以Mn換算為a摩爾％ (其中a為45 95，除去45與95)，且將鎳氧化物以Ni換算為(100_a)摩爾％，使該主成份作為100重量％時，含有將鐵氧化物以Fe2O3換算為0 55重量％ (其中，除去0重量％與55重量％)，且將鋯氧化物以ZrO2換算為0 15重量％ (其中，除去0重量％與15重量％ )。根據專利文獻2，通過該組合物於高溫高溼使用下的電阻變化率較小，且可將低溫側(25 -40°C )下的B常數大範圍地調整，而可對應於要求廣範圍的電路設計。但，可知專利文獻2所記載的熱敏電阻用組合物易受製造條件的影響，由此成品率較差，尤其高溫放置下的可靠性不充分。更具體說明，專利文獻2的該實施例中，作為發明範圍內的試料21，揭示有含Mn:80. 0摩爾％及Ni 20. 0摩爾％的主成份，及相對於主成份100重量％，含10. 0重量％的Fe2O3的組成(換言之，相對於主成份100摩爾份，含9. 51摩爾份Fe的組成)，又，作為相同發明範圍內的試料22，揭示有含Mn 80. 0摩爾％及Ni :20. 0摩爾％的主成份，及相對於主成份100重量％，含30. 0重量％的Fe2O3的組成(換言之，相對於主成份100摩爾份，含28. 54摩爾份的Fe的組成)。但，根據上述試料21的組成，可知於周圍溫度175°C的環境下，電阻值不期望地較大變化，高溫環境下的可靠性不足。另一方面，如前述，已知通過焙燒後於250 500°C的溫度下進行熱處理而進行調整NTC熱敏電阻的電阻值的情形中，根據上述試料22的組成，需要用於調整該電阻的比較
高的溫度，因此，電阻調整操作後的特性偏差易變大，由此獲得穩定的特性較困難，該點上可能使成品率下降。現有技術文獻專利文獻專利文獻I :日本特開平6-263518號公報專利文獻2 日本特開2005-150289號公報

發明內容
發明所要解決的問題因此，本發明的目的為提供一種NTC熱敏電阻用半導體瓷器組合物，其焙燒溫度依賴性低，且可減少電阻調整操作後的電阻值偏差，由此可提高製造成品率，又，可減少高溫環境下的電阻變動。本發明的其他目的為提供一種使用上述半導體瓷器組合物來構成的NTC熱敏電阻。解決問題的技術手段本發明的NTC熱敏電阻用半導體瓷器組合物的特徵在於，包含Mn、Ni及Fe，為解決上述技術性問題，Mn與Ni合計設為100摩爾％時，各個元素的摩爾比率是Mn為70 80摩爾％，Ni為20 30摩爾％，且使Mn和Ni的總摩爾量設為100摩爾份時，Fe含量為15摩爾份以上且25摩爾份以下。上述NTC熱敏電阻用半導體瓷器組合物，優選為使Mn與Ni的總摩爾量設為100摩爾份時，還含有2摩爾份以上且40摩爾份以下的範圍內的Co。又，本發明也針對使用上述半導體瓷器組合物構成的NTC熱敏電阻。本發明的NTC熱敏電阻的特徵在於，具備用上述半導體瓷器組合物形成的部件本體，及夾著部件本體的至少一部份且對置設置的第I電極和第2電極。發明效果根據本發明，首先可獲得焙燒溫度依賴性低的NTC熱敏電阻用半導體瓷器組合物。因此，無需焙燒時的溫度條件的嚴密管理，由此，可簡化用於製造的步驟管理，且可提高成品率，因此可謀求NTC熱敏電阻的製造成本下降。
又，根據本發明，可獲得125°C或175°C的高溫環境下的電阻變動小，即具有高特性穩定性的NTC熱敏電阻用半導體瓷器組合物。再者，根據本發明的NTC熱敏電阻用半導體瓷器組合物，如上述，即使125°C或175°C的溫度下的電阻變動較小，在焙燒後的電阻調整下所應用的250 500°C溫度範圍下的熱處理中，也可以比較低溫且比較短時間地使電阻值容易變化。另，為調整電阻，需要比較高的溫度或比較長的時間的情形中，有焙燒後的用於電阻調整的熱處理操作後的電阻偏差變大的傾向，但根據本發明的半導體瓷器組合物，如上述，可以比較低溫且比較短時間使電阻值容易變化，因此可抑制焙燒後的用於電阻調整的熱處理操作後的電阻偏差。此也有助於成品率的提高，其結果，可謀求NTC熱敏電阻的成本下降。本發明的NTC熱敏電阻用半導體瓷器組合物中，使Mn和Ni的總摩爾量設為100摩爾份時，若還含有2摩爾份以上且40摩爾份以下範圍內的Co，則可提高NTC熱敏電阻的斷裂強度。


圖I為圖解顯示使用本發明半導體瓷器組合物而構成的層疊型NTC熱敏電阻I的剖面圖。圖2為圖解顯示使用本發明半導體瓷器組合物而構成的單板型NTC熱敏電阻21的剖面圖。
具體實施例方式本發明的半導體瓷器組合物例如為用於圖I所示的層疊型NTC熱敏電阻I或圖2所示的單板型NTC熱敏電阻21中。首先，參照圖I及圖2，針對層疊型NTC熱敏電阻I及單板型NTC熱敏電阻21的結構進行說明。參照圖1，層疊型NTC熱敏電阻I實質上具備長方體狀的部件本體2。部件本體2具有含多個層3的層疊結構，在特定的層3之間形成內部電極4及5。內部電極4及5分類成第I內部電極4與第2內部電極5,第I內部電極4與第2內部電極5於層疊方向上交替配置。此處，形成為第I及第2內部電極4及5夾著部件本體2的一部份而對置的結構。在部件本體2的一端面6上形成第I外部電極8，在部件本體2的另一端面7上形成第2外部電極9。這些外部電極8及9例如通過將Ag作為導電成份的導電性膏的燒結而形成。前述第I內部電極4被拉出至部件本體2的一端面6，因而與第I外部電極8電性連接，第2內部電極5被拉出至部件本體2的另一端面7，因而與第2外部電極9電性連接。 第I及第2外部電極8及9上，分別於必要時形成例如含Ni的第I鍍敷膜10及11，進而在其上形成例如含Sn的第2鍍敷膜12及13。接著，參照圖2，單板型NTC熱敏電阻21實質上具備矩形之板狀部件本體22，以夾著該部件本體22且對置的方式形成有第I及第2電極23及24。如此的NTC熱敏電阻I及21中，部件本體2及22由本發明的半導體瓷器組合物構成。本發明的NTC熱敏電阻用半導體瓷器組合物如前述，包含Mn、Ni及Fe ,Mn與Ni合計設為100摩爾％時,各個元素的摩爾比率是Mn為70 80摩爾％,Ni為20 30摩爾且使Mn和Ni的總摩爾量設為100摩爾份時，Fe的含量為15摩爾份以上且25摩爾份以下。如前述，如此組成的半導體瓷器組合物的焙燒溫度依賴性低，且可減少電阻調整操作後的電阻值偏差，由此可提高NTC熱敏電阻I及21的製造成品率。又，可減少NTC熱敏電阻I及21的高溫環境下的電阻變動。又，構成部件本體2及22的半導體瓷器組合物在使Mn與Ni的總摩爾量設為100摩爾份時，若還含有2摩爾份以上且40摩爾份以下範圍內的Co，則可提高NTC熱敏電阻I及21的斷裂強度。接著，針對圖I所示層疊型NTC熱敏電阻I的製造方法的一例進行說明。
首先，作為陶瓷胚原料，準備Mn304、Fe203及NiO的各粉末，以及根據需要的Co3O4粉末，將這些粉末特定量稱量，接著，將該稱量物投入球磨機中，連同含氧化鋯等的粉碎媒介物充分進行溼式粉碎，其後，以特定溫度預燒，製成陶瓷粉末。接著，在上述陶瓷粉末中加入特定量的有機粘合劑及水，以溼式進行混合處理成漿狀，其後，使用刮刀成膜法等實施成形加工，製成應成部件本體2中各層3的陶瓷生胚片。接著，例如使用以Ag-Pd為主成份的導電性膏，於上述陶瓷生胚片上實施網版印刷，形成應成內部電極4或5的導電性膏膜。接著，將形成有導電性膏膜的多個陶瓷生胚片層疊，且以從外側夾入其的方式層疊未形成有導電性膏膜的陶瓷生胚片，通過按壓這些陶瓷生胚片而製作應成層疊結構的部件本體2的未加工層疊體。接著，將該未加工層疊體視必要切斷成特定尺寸後，例如收納於氧化鋯制匣中，例如以300 500°C溫度進行脫粘合劑處理後，例如以1100 1200°C範圍的特定溫度實施焙燒處理,獲得部件本體2。其後，於部件本體2的兩端面6及7上，塗布例如以Ag為主成份的導電性膏後進行燒結，形成外部電極8及9。其後，將形成有外部電極8及9的部件本體2視必要例如以250 500°C的溫度進行熱處理，進行電阻調整。此處，關於熱處理溫度及時間，根據期望的電阻變化量而改變。接著，於外部電極8及9的表面，利用電解鍍敷而形成例如含Ni的第I鍍敷膜10及11，接著，形成例如含Sn的第2鍍敷膜12及13。如此，完成圖I所示的層疊型NTC熱敏電阻I。另，外部電極8及9隻要對於部件本體2的密接性良好即可，例如也可以濺射法或真空蒸鍍法等薄膜形成方法而形成。又，作為陶瓷胚原料使用了 Mn304、Fe203> Co3O4及NiO等氧化物，但對於各Mn、Fe、Co及Ni也可使用碳酸鹽、氫氧化物等。接著，針對圖2所示單板型NTC熱敏電阻21的製造方法的一例進行說明。首先，與層疊型NTC熱敏電阻I的情形相同，製作陶瓷粉末，接著，使其成為漿狀。其後，使用刮刀成膜法等實施成形加工，製作陶瓷生胚片，接著，以獲得特定厚度的方式，通過將這些陶瓷生胚片疊放、按壓，而獲得應成為部件本體22的陶瓷生胚成形體。接著，例如使用以Ag-Pd為主成份的導電性膏，在上述陶瓷生胚成形體的兩面實施網版印刷，而形成應成為電極23或24的導電性膏膜。
接著，將形成有導電性膏膜的陶瓷生胚成形體視必要切斷成特定尺寸後，例如收納於氧化鋯制匣內，進行脫粘合劑處理後，例如以1100 1200°C範圍的特定溫度實施焙燒處理。其後，視必要例如以250 500°C的溫度進行特定時間的熱處理、電阻調整。如此，完成圖2所示單板型NTC熱敏電阻21。另，關於上述電阻調整操作，單板型NTC熱敏電阻21的情形中，也可利用切削其一部份的修整加工而進行電阻調整。與此相對，層疊型NTC熱敏電阻I的情形中，實質上無法進行利用切削其一部份的修整加工的電阻調整。由此，由焙燒後的熱處理的電阻調整較容易，尤其成為層疊型NTC熱敏電阻I的顯著優點。接著，針對用以求得本發明的範圍而實施的實驗例進行說明。另，實驗例中，將如圖2所示單板型NTC熱敏電阻作為試料而製作。 [實驗例I]首先，作為陶瓷胚原料，準備Mn3CVFe2O3及NiO的各粉末，將這些粉末以成為如表I所示組成的方式進行稱量。表I中，在「Mn」及「Ni」的各欄內，關於Mn3O4及NiO，分別表示相對於換算成Mn及Ni的總摩爾量的摩爾量百分率，在「Fe/(Mn+Ni)」的欄內，Mn3O4與NiO分別為基於將換算成Mn及Ni時的總摩爾量設為100摩爾份時，將Fe2O3的含量換算成Fe的摩爾份而表示。接著，將上述稱量物投入球磨機中，連同含氧化鋯的粉碎媒介物充分進行溼式粉碎，其後，於730°C的溫度下預燒2小時，製成陶瓷粉末。接著，在上述陶瓷粉末中加入特定量的有機粘合劑及水，以溼式進行混合處理成漿狀，其後，使用刮刀成膜法實施成形加工，製成陶瓷生胚片。接著，以獲得約0. 70mm厚度的方式，通過將多個上述陶瓷生胚片疊放、按壓，而獲得陶瓷生胚成形體。接著，使用以Ag-Pd為主成份的導電性膏，在上述陶瓷生胚成形體的兩面實施網版印刷，形成導電性膏膜。接著，將形成有導電性膏膜的陶瓷生胚成形體以成2. 0mmX2. Omm平面尺寸的方式切斷後，收納於氧化鋯制匣內，進行以350°C溫度保持8小時的脫粘合劑處理後，以特定溫度實施焙燒處理，獲得單板型NTC熱敏電阻的試料。此處，為評估焙燒溫度依賴性，作為上述焙燒處理的溫度，採用1100°C與1150°C，以4端子法測定各個溫度下焙燒後而得的各NTC熱敏電阻的室溫(25°C)下的電阻值，即1100°C焙燒下的電阻值R25 (1100°C )及1150°C焙燒下的電阻值R25(1150°C )。然後，基於AR/AT =[出25(1150。0-1 25 (1100。0}/%5(1100。0/(1150-1100)]\100式，算出相對於焙燒溫度T[°C ]的變動的電阻值R變化率AR/AT[% /°C ]。其結果顯示於表I之「AR/A T (1100-1150% 間」欄內。又，對於焙燒溫度1125°C下所得的NTC熱敏電阻，求得125°C及175°C的各溫度下放置100小時前後的電阻變化率。即，利用4端子法，求得高溫放置試驗前的NTC熱敏電阻的室溫(25°C )下的電阻值R25 (0小時)，且求得125°C及175°C的各溫度下放置100小時後的室溫(250C )下的電阻值R25 (100小時)，並基於AR/R = {R25(100小時)_電阻值R25(0小時)}/電阻值R25(0小時)式，算出電阻變化率AR/R[%]。其結果對於125°C放置是顯示於表I的「AR/R(125°C )」，及175°C的放置是顯示於「AR/R(175°C )」的各欄內。
又，對於焙燒溫度1125°C下所得的NTC熱敏電阻，評估實施電阻調整操作後的電阻偏差。即，250 500°C的範圍內，將由4端子法求得的電阻值5%變化(增加)的熱處理溫度按每試料地改變而採用，基於R3CV =標準偏差/平均值X300式，算出該溫度下實施保持2小時的熱處理後的電阻偏差R3CV[% ]。其結果顯示於表I的「電阻調整後R3CV」欄內。[表 I]
權利要求
1.ー種NTC熱敏電阻用半導體瓷器組合物，其特徵在幹， 包含Mn、Ni及Fe，將Mn和Ni合計設為100摩爾％時，各個元素的摩爾比率為Mn :70 80摩爾％，Ni :20 30摩爾％，且 將Mn和Ni的總摩爾量設為100摩爾份吋，Fe的含量為15摩爾份以上且25摩爾份以下。
2.如權利要求I所述的NTC熱敏電阻用半導體瓷器組合物，其中，將Mn和Ni的總摩爾量設為100摩爾份時,還含有2摩爾份以上且40摩爾份以下的範圍的Co。
3.—種NTC熱敏電阻，其具備 用權利要求I或2所述的半導體瓷器組合物形成的部件本體，以及 夾著所述部件本體的至少一部份且對置設置的第I電極及第2電極。
全文摘要
本發明提供一種NTC熱敏電阻用半導體瓷器組合物，其焙燒溫度依賴性低，且可縮小電阻調整操作後的電阻值的偏差，又，可縮小高溫環境下的電阻變動。本發明涉及用以構成NTC熱敏電阻(1)的部件本體(2)所使用的半導體瓷器組合物，其包含Mn、Ni及Fe，Mn與Ni合計設為100摩爾％時，各個元素的摩爾比率為Mn70～80摩爾％，Ni20～30摩爾％，且將Mn與Ni的總摩爾量設為100摩爾份時，Fe含量為15摩爾份以上且25摩爾份以下。較佳為將Mn與Ni的總摩爾量為100摩爾份時，以2摩爾份以上且40摩爾份以下的範圍還含有Co。
文檔編號H01C7/04GK102686532SQ20108006002
公開日2012年9月19日 申請日期2010年12月28日 優先權日2010年1月12日
發明者三上三知 申請人:株式會社村田製作所