編程分柵位單元的製作方法
2023-06-27 05:56:36
編程分柵位單元的製作方法
【專利摘要】本公開涉及編程分柵位單元。一種編程分柵存儲器的方法，將電壓不同地應用於選擇的單元和取消選擇的單元的端子。對於通過耦合於選擇的行和選擇的列被編程的單元，將所述控制柵極耦合於第一電壓、將所述選擇柵極耦合於第二電壓，編程是通過將漏極端子耦合於導致了分柵存儲單元導電的電流吸收器以及將所述源極端子耦合於第三電壓而實現的。對於通過未耦合於選擇的行而未被編程的單元，非編程是通過將所述控制柵極耦合於所述第一電壓、將所述選擇柵極耦合於大於在讀期間應用於所述選擇柵極的電壓但足夠低以阻止編程的第四電壓而維持的，其中所述分柵存儲單元在所述讀期間被取消選擇。
【專利說明】編程分柵位單元
【技術領域】
[0001]本發明通常涉及存儲器NVM，更具體地說涉及編程分柵位單元(split gate bitcell)0
【背景技術】
[0002]分柵非易失性存儲器(NVM)例如包括分柵快閃記憶體裝置，提供了優於堆疊柵裝置的優勢。分柵快閃記憶體單元表現出了未被選擇但是在選擇的行上或在選擇的列上的存儲單元的減少的編程幹擾。通常，不管對選擇的單元執行的操作如何，選擇的行上或選擇的列上的單元最可能表現出幹擾效應。雖然分柵快閃記憶體單元已大幅減少了在選擇的行上或在選擇的列上的單元的編程幹擾問題，未被選擇的行/未被選擇的列的單元上的擦除位的編程幹擾是是主要幹擾機制。這些單元在分柵設計中易受影響的原因之一是應用於未被選擇的單元的特定應力比應用於被選擇的行/未被選擇的列上或未被選擇的行/被選擇的列上的單元的應力適用於更多的周期。
【專利附圖】
【附圖說明】
[0003]本發明通過舉例的方式說明並沒有被附圖所限制，在附圖中類似的參考符號表示相似的元素。附圖中的元素說明是為了簡便以及清晰，不一定按比例繪製。
[0004]圖1根據本發明的一個實施例，以方框圖的形式說明了有存儲陣列的存儲系統。
[0005]圖2根據本發明的一個實施例，以示意圖的形式更詳細地說明了圖1的存儲陣列的一部分。
[0006]圖3以表格的形式說明了在編程存儲系統期間應用於圖1的陣列的各個位單元的示例編程電壓。
[0007]圖4根據本發明的一個實施例，說明了圖1的存儲陣列的位單元的分柵裝置的截面圖。
【具體實施方式】
[0008]在編成分柵NVM中的選擇的分柵存儲單元期間，未被選擇的擦除位的應用偏差可能導致一個或多個未被選擇的擦除位在非有意地被編程。編程幹擾通常是由帶帶(band toband)載流子生成以及源極到漏極洩漏電流引起的，其中洩漏可能導致電子在非有意地被注入分柵NVM的未被選擇的擦除位。隨著技術的進步和分柵存儲單元的選擇柵氧化物厚度的減小，帶帶載流子生成變為更佔主導地位的編程幹擾源。因此，在一個實施例中，為了減少編程幹擾，應用於存儲器的未被選擇的行上的存儲單元的選擇柵極(例如，字線)的偏置電壓被設置為特定選擇柵極偏置電壓，從而減少了帶帶載流子生成。在一個實施例中，該選擇柵極偏置電壓是大於在讀操作期間應用於取消選擇的分柵存儲單元的選擇柵極的電壓的電壓。在編程期間應用於未被選擇的行上的存儲單元的選擇柵極偏置電壓減小了這些分柵存儲單元的間隙區域內的頻帶偏移(band bending)。所述頻帶偏移的減小是由於選擇柵極和控制柵極之間以及選擇柵極和源極之間的電勢差的減小。減小頻帶偏移就減小了在間隙區域中生成的電子/空穴對，從而減小了未被選擇的行上的存儲單元內的電子注入。以這種方式，編程幹擾可能會減少。
[0009]圖1根據本發明的一個實施例，以方框圖的形式說明了存儲系統10。存儲系統10包括分柵存儲單元陣列20 ;所述陣列包括多個存儲單元，例如存儲單元26、28、30、32、34和36。陣列20可以被分割成任何數量的扇區。在例示的實施例中，陣列20包括M+1個扇區，例如扇區O、扇區1、...扇區M。存儲器10還包括行電路12、列電路14、控制電路18和I/O電路16。控制電路18耦合於每一個行電路12和列電路14，列電路14耦合於I/O電路16。I/O電路16也耦合於行電路12和控制電路18。陣列20包括任何數量的位線，包括BL0、BL1、BL2等等。這些位線中的每一個都耦合於列電路14，其可能包括適當的感測和寫入電路以讀取/寫入到陣列20的位單元。陣列20的每一個扇區包括任何數量的字線。例如，扇區O包括 N+1 個字線:WL00、WL01、...WLON 以及扇區 I 包括 N+1 個字線:WL10、WL11、...WL1N。這些字線中的每一個都耦合於行電路12。存儲單元耦合於每一條字線和位線的交叉點。在例示的實施例中，存儲單元26耦合於WLOO和BLO並且位於扇區O內；存儲單元28耦合於WLOO和BLl並且位於扇區O內；存儲單元30耦合於WLOl和BLO並且位於扇區O內；存儲單元32耦合於WLOl和BLl並且位於扇區O內；存儲單元34耦合於WLlO和BLO並且位於扇區I內，以及存儲單元36耦合於WLlO和BLl並且位於扇區I內。注意，每一條字線可以被稱為陣列20的行以及每一條位線可以被稱為陣列20的列。正如在下面將要更詳細描述的，行電路12給每一條字線提供了適當的電壓值，其中字線耦合於每一個存儲單元的選擇柵極。I/O電路16根據讀取和寫入陣列20的需要與行電路12、列電路14和控制電路18互通。控制電路18還給陣列20的每一個存儲單元的控制柵極和源極端子提供了適當的電壓值。例如，扇區O的每一個存儲單元的控制柵被耦合以接收控制柵極電壓CGO ;扇區O的每一個存儲單元的源極端子被耦合以接收源極端子電壓SRCO ;扇區I的每一個存儲單元的控制柵極被耦合以接收控制柵極電壓CGl以及扇區I的每一個存儲單元的源極端子被耦合以接收源極端子電壓SRCl。在例示的實施例中，扇區內的每一個存儲單元接收了相同的控制柵極電壓和相同的源極端子電壓。即，在例示的實施例中，注意，在每一個扇區內，控制柵極電壓(例如，CG0、CG1等等)是共用電壓節點以及源極端子電壓(例如，SRC0、SRC1等等)是共用電壓節點。
[0010]圖2更詳細地說明了陣列20的一部分。圖2說明了存儲單元26、28、30、32、34和36。存儲單元26有被耦合用於接收CGO的控制柵極、耦合於WLOO的選擇柵極、被耦合用於接收SRCO的源極端子以及耦合於BLO的漏極端子。存儲單元28有被耦合用於接收CGO的控制柵極、耦合於WLOO的選擇柵極、被耦合用於接收SRCO的源極端子以及耦合於BLl的漏極端子。存儲單元30有被耦合用於接收CGO的控制柵極、耦合於WLOl的選擇柵極、被耦合用於接收SRCO的源極端子以及耦合於BLO的漏極端子。存儲單元32有被耦合用於接收CGO的控制柵極、耦合於WLOl的選擇柵極、被耦合用於接收SRCO的源極端子以及耦合於BLl的漏極端子。存儲單元34有被耦合用於接收CGl的控制柵極、耦合於WLlO的選擇柵極、被耦合用於接收SRCl的源極端子以及耦合於BLO的漏極端子。存儲單元36有被耦合用於接收CGl的控制柵極、耦合於WLlO的選擇柵極、被耦合用於接收SRCl的源極端子以及耦合於BLl的漏極端子。[0011]在編程操作期間，陣列20的特定存儲單元被選擇用於通過訪問地址和對應於訪問請求的數據進行編程。行電路12激活了對應於訪問地址的選擇的字線以及列電路14將電流吸收器耦合於對應於所述訪問地址的所選擇的位線，從而導致選擇的存儲單元導電。在例示的實施例中，假設對於編程操作，存儲單元26被選擇用於編程，以及存儲單元28、30、32、34和36未被選擇。在這種情況下，由於所選擇的字線位於扇區O內，扇區O被選擇；所有其它扇區，包括扇區I將被取消選擇(deselect)。如果存儲單元26被選擇，那麼WLOO被激活，並且列電路14內的電流吸收器耦合於所選擇的位線BL0。
[0012]圖3以表格的形式說明了在編程操作期間可以被應用於每個存儲單元的電壓值。
[0013]表格的第一列指存儲單元位置。對於每一個存儲單元位置，第一對字母表示存儲單元是耦合於所選擇的行(SR)還是耦合於未被選擇的行(UR)，以及第二對字母表示存儲單元是耦合於所選擇的列(SC)還是耦合於未被選擇的列(UC)。而且，表格中的前四行對應於選擇扇區(即，用於編程的所選擇的存儲單元所在的扇區)的不同存儲單元位置。因此，選擇扇區的每一個存儲單元是以下四個位置之一:SRSC、SR UC, UR SC和UR UC。例如，參照圖2，其中假設存儲單元26被選擇用於編程，存儲單元26是耦合於選擇的行和選擇的列的存儲單元，因此在SR SC位置；存儲單元28耦合於選擇的行和未被選擇的列，因此在SR UC位置；存儲單元30耦合於未被選擇的行和選擇的列，因此在UR SC位置，以及存儲單元32率禹合於未被選擇的行和未被選擇的列，因此在UR UC位置。注意,在扇區O內的稱合於WLOO(而不耦合於BL0)的所有存儲單元將被認為在SR UC位置；扇區O內的耦合於BLO (而不耦合於WLOO)的所有存儲單元將被認為在UR SC位置，以及扇區O內的既不耦合於WLOO也不耦合於BLO的所有存儲單元將被認為在UR UC位置。返回參照圖3，表格中的接下來的二行對應於未被選擇的(即取消選擇的)扇區(即，不包含所選擇的存儲單元的任何扇區)的不同存儲單元位置。因此，未被選擇的扇區的每一個存儲單元在以下兩個位置中的其中一個:UR SC和UR UC。例如，參照圖2，其中假設存儲單元26被選擇用於編程，存儲單元34是耦合於被選擇的行和選擇的列的存儲單元，因此在UR SC位置；以及存儲單元36是耦合於未被選擇的行和未被選擇的列的存儲單元，因此在UR UC位置。注意，除了扇區0，任何扇區內的耦合於BLO的所有存儲單元將被認為在UR SC位置；以及除了扇區0，任何扇區內的非耦合於BLO的所有存儲單元將被認為在UR UC位置。
[0014]在編程選擇的存儲單元26期間，源側注入被用於將電子存儲到存儲單元的電荷存儲層中。這是通過在漏極和源極端子之間流動電流並且將高電壓應用於控制柵極將電子從流動電流注入到電荷存儲層完成的。這種電荷存儲層可能包括用於存儲電子的納米晶體。因此，根據圖3的表格，為了編程選擇的存儲單元26，9V的電壓可以被應用於控制柵極(CG0), 1.0V的電壓可以被應用於選擇柵極(WL00)，BLO可以耦合於導致了漏極端子上的大約0.3V的下沉電壓(sink voltage)的電流吸收器，以及5V的電壓可以被應用於源極端子(SRC0)。在這種情況下，存儲單元26的源極端子SRCO上的電壓以及將BLO耦合於電流吸收器導致了存儲單元26導電，以便從源極端子到BLO流動電流，以及應用於控制柵極的高電壓導致了電子被注入到存儲單元26中。因此，注意，在編程操作期間，選擇的存儲單元的漏極端子起到源極的作用，而源極端子起到漏極的作用。然而，在讀操作期間(根據本領域已知的那樣被執行)，漏極端子起到漏極的作用以及源極端子起到源極的作用。
[0015]注意，對於所選擇的扇區，相同的電壓值(例如，9V)被應用於所選擇的扇區內的所有存儲單元的控制柵極，以及相同的電壓值(例如，5V)的被應用於所選擇的扇區內的所有存儲單元的源極端子。對於耦合於未被選擇的列的存儲單元，存儲單元的漏極端子(通過相應的位線)耦合於大於應用於選擇柵極的電壓的電壓。在圖3的例子中，這個電壓可以是
1.25V。此外，對於耦合於未被選擇的行和未被選擇的列的存儲單元，存儲單元的漏極端子(通過相應的位線)也可以耦合於大於應用於選擇柵極的電壓的電壓，例如，1.25V。注意，對於耦合於選擇的列的存儲單元，漏極端子(即，相應的位線)耦合於可能導致了每個漏極端子上的下沉電壓的電流吸收器。這個下沉電壓可以是0.3V。因此，正如圖3的例子所例示的，對於在編程操作期間(從而在SR SC位置)被編程的分柵存儲單元，應用於控制柵極的電壓大於應用於選擇柵極的電壓並且大於應用於源極端子的電壓。此外，注意，應用於耦合於選擇的行(因此在SR SC或SR UC位置)的存儲單元的選擇柵極的電壓，大於應用於耦合於未被選擇的行(因此在URSC或UR UC位置)的存儲單元的選擇柵極的電壓。此外，應用於源極端子的電壓大於應用於SR SC或SR UC位置中的存儲單元的選擇柵極的電壓。
[0016]在編程選擇的存儲單元26期間，扇區O內非耦合於WLOO的任何存儲單元的選擇柵極被設置為選擇柵極偏置電壓，從而減少了帶帶載流子生成。在一個實施例中，該選擇柵極偏置電壓大於在讀操作期間應用於取消選擇的存儲單元的選擇柵極的電壓(可以被稱為而VSGread_deselected)。在當前例子中,OV (或接地)在讀操作期間被提供給取消選擇的存儲單元的選擇柵極，而0.2V被提供給非耦合於WLOO的存儲單元的選擇柵極。因此，
0.2V的選擇柵極偏置電壓大於在讀操作期間應用於取消選擇的存儲單元的選擇柵極的電壓。此外，在一個實施例中，應用於非耦合於所選擇的行的存儲單元的選擇柵極偏置電壓小於或等於選擇的位線的位線電壓加上存儲單元的閾值電壓(「VBL+Vt」)。因此，參照圖2和圖3的例子，閾值電壓可以是0.5V，並注意，0.2V小於或等於「0.3V+0.5V」。S卩，選擇柵極偏置電壓可以小於在所述漏極端子上的電壓(對應於VBL)以上(above)的存儲單元的閾值電壓(Vt)。通過將該選擇柵極偏置電壓應用於非耦合於所選擇的字線的任何存儲單元，就減少了這些存儲單元中的帶帶洩漏電流。注意，隨著該選擇柵極偏置電壓從等於VSGreacLdeselected的值增大到至多「VBL+Vt」,帶帶載流子生成減少。因此,雖然大於VSGread_deselected的選擇柵極偏置電壓可能增加了源極-漏極的電流洩漏，由於作為佔主導地位的編程幹擾源的帶帶載流子生成的減少，整體編程幹擾也被減少。
[0017]仍參照圖3，注意，在編程過程中，在編程期間應用於非耦合於選擇的字線的選擇的扇區的存儲單元的相同的選擇柵極偏置電壓可以被應用於未被選擇的扇區內的所有存儲單元的選擇柵極。此外，對於未被選擇的扇區，將電壓應用於控制柵極和源極端子以確保存儲單元保持關閉。因此，在圖3例示的實施例中，1.5V被應用於未被選擇的扇區(例如，存儲單元34和36)的任何存儲單元的控制柵極(CG1)。在一個實施例中，應用於未被選擇的扇區內的所有存儲單元的選擇柵極(例如，SG)的相同的值也被應用於未被選擇的扇區內的任何存儲單元的源極端子(SRCl)。
[0018]圖4例示了可以用於陣列20的存儲單元的分柵存儲單元40的例子。存儲單元40包括襯底42 ;所述襯底有源極/漏極區域52和54、位於源極/漏極區域52和54之間的襯底42的第一部分上的選擇柵極介電質58、位於選擇柵極介電質58上的選擇柵極46、位於源極/漏極區域52和54之間的襯底42的第二部分(相鄰襯底42的第一部分)上並且重疊了選擇柵極46的側壁的電荷存儲層48以及位於電荷存儲層48上的控制柵極44。存儲單元40還包括相鄰於SG46上的CG44的第一側壁的襯墊60和間隔件68、源極/漏極區域54上的相鄰於SG46的側壁的襯墊62和間隔件66以及源極/漏極區域52上的相鄰於CG44的第二側壁的襯墊64和間隔件70。電荷存儲層可能包括多個被絕緣材料包圍的納米晶體50。注意，控制柵極44和選擇柵極46的相鄰側壁之間的間隔導致了襯底42中的間隙區域56，其中電荷存儲層48位於所述間隔內。當存儲單元40在編程操作期間處於未被選擇的行中，大於當存儲單元40在讀操作期間被取消選擇的時候應用於選擇柵極46的電壓且小於VBL+Vt的電壓被應用於選擇柵極46。
[0019]注意，正是形成於間隙區域56處的電場在編程操作期間影響了未被選擇的存儲單元的編程幹擾。所述間隙區域上的電場導致了引起生成電子/空穴對的頻帶偏移。例如，當存儲單元40沒有被選擇用於編程操作的時候，所述間隙區域56上的電場是由源極端子電壓(例如，被應用於源極/漏極區域52的SRC0)和選擇柵極電壓(例如，被應用於選擇柵極46的SG)之間的電壓差以及控制柵極端子電壓和選擇柵極電壓之間的電壓差決定的。通過將選擇柵極電壓從在讀操作期間是未被選擇的時候其接收的電壓(例如，0V)在存儲單元40未被選擇的編程操作期間增大到0.2V，帶隙區域56上的電場可以被降低。以這種方式，帶帶載流子生成被減少，以便相比於應用較低的電壓，在編程操作期間生成較少的電子/空穴對。因此，通過應用大於當在讀操作期間未被選擇的時候應用的電壓但小於或等於位線電壓(源極/漏極區域54上的電壓)加上存儲單元40的閾值電壓的選擇柵極電壓，減少的編程幹擾可以被實現。而且，注意，相比於所選擇的存儲單元(在SR SC位置)，應用於未被選擇的存儲單元(例如在UR SC、UR UC或SR UC位置的那些存儲單元)的應力從多個存儲周期的編程操作接收的應力。在UR UC位置的未被選擇的存儲單元從編程接收了最多的應力，接著是在UR SC位置的未被選擇的存儲單元。因此，通過在編程操作期間減少這些未被選擇的存儲單元中的帶帶載流子生成，對整體編程幹擾的更大影響可以被實現。
[0020]目前應了解，已提供了一種用於編程分柵NVM中的帶有減少的編程幹擾的分柵存儲單元的方法。例如，通過給耦合於未被選擇的行的任何存儲單元的選擇柵極應用大於當在讀操作期間未被選擇的時候應用於選擇柵極的電壓但小於或等於大於漏極端子上的電壓，減少的帶帶載流子生成可以為這些耦合於未被選擇的行的存儲單元而實現。而且，雖然應用於耦合於未被選擇的行的存儲單元的選擇柵極的電壓可能導致增加源極-漏極洩漏，由於帶帶生成洩漏在編程幹擾中的主導地位以及相比於所選擇的行的存儲單元，將應力應用於未被選擇的行的存儲單元期間的較大周期數量，分柵NVM存儲器的擦除位的整體編程幹擾可以被減少。
[0021 ] 本發明所描述的半導體襯底可以是任何半導體材料或材料的組合，例如砷化鎵、娃錯、絕緣體上娃(SOI)、娃、單晶娃等等，以及上面材料的組合。
[0022]由於實施本發明的器具大部分是由本領域所屬技術人員所熟知的電子元件以及電路組成，為了本發明基本概念的理解以及認識，並且為了不混淆或偏離本發明所教之內容，電路的細節不會在比上述所說明的認為有必要的程度大的任何程度上進行解釋。
[0023]關於具體導電類型或電位極性，雖然本發明已被描述，技術人員知道導電類型和電位極性可以是相反的。
[0024]雖然本發明的描述參照具體實施例，在不脫離正如以下權利要求所陳述的本發明範圍的情況下，可以進行各種修改以及變化。例如，不同的分柵配置可以被用於實現每一個存儲單元。因此，說明書以及附圖被認為是例示性而不是限制性的，並且所有這些修改是為了包括在本發明範圍內。關於具體實施例，本發明所描述的任何好處、優點或解決方案都不旨在被解釋為任何或所有權利要求的關鍵的、必需的、或本質特徵或元素。
[0025]本發明所使用的術語「耦合」不旨在限定為直接耦合或機械耦合。
[0026]此外，本文所用的用語「一個」或「一種」被定義為一個或多個。並且，在權利要求中所用詞語如「至少一個」以及「一個或多個」不應該被解釋以暗示通過不定冠詞「一個」或「一種」引入的其它權利要求元素限定任何其它特定權利要求。所述特定權利要求包括這些所介紹的對發明的權利元素，所述權利元素不僅僅包括這樣的元素。即使當同一權利要求中包括介紹性短語「一個或多個」或「至少一個」以及不定冠詞，例如「一個」或「一種」。使用定冠詞也是如此。
[0027]除非另有說明，使用術語如「第一」以及「第二」是用於任意區分這些術語描述的元素的。因此，這些術語不一定表示這些元素的時間或其它優先次序。
[0028]下面是本發明的各種實施例。
[0029]項目I包括一種在分柵存儲器中選擇性地編程的方法，分柵存儲器有以行和列排列的分柵存儲單元的第一扇區，其中每一個分柵存儲單元有控制柵極、沿著所述行的其中一行耦合於字線的選擇柵極、沿著所述列的其中一列耦合於位線的漏極端子、以及源極端子。所述選擇性地編程的方法包括:對於被選擇用於通過耦合於選擇的行和選擇的列而編程的分柵存儲單元，將所述控制柵極耦合於第一電壓、將所述選擇柵極耦合於第二電壓、將所述漏極端子耦合於導致分柵存儲單元導電的電流吸收器、以及將所述源極端子耦合於第三電壓；以及對於通過耦合於取消選擇的行而未被編程的分柵存儲單元，將所述控制柵極耦合於所述第一電壓、將所述選擇柵極耦合於大於在讀期間應用於所述選擇柵極的電壓的第四電壓，其中所述分柵存儲單元在所述讀期間被取消選擇。項目2包括項目I所述的方法，並且還包括對於通過耦合於取消選擇的列和選擇的字線而未被編程的分柵存儲單元，將所述控制柵極耦合於所述第一電壓、將所述選擇柵極耦合於所述第二電壓、將所述漏極端子耦合於大於所述第四電壓的第五電壓、以及將所述源極端子耦合於所述第三電壓。項目3包括項目2所述的方法，並且還包括對於通過耦合於取消選擇的行進一步特徵在於是耦合於取消選擇的列而未被編程的分柵存儲單元，將所述漏極端子耦合於所述第五電壓。項目4包括項目3所述的方法，並且還包括對於通過耦合於取消選擇的行並且進一步特作在於耦合於選擇的列而未被編程的分柵存儲單元，將所述漏極端子耦合於所述電流吸收器。項目5包括項目4所述的方法，其中所述分柵存儲器還包括以行和列排列的且相鄰所述第一扇區的第二扇區，其中所述第二扇區的每一個分柵存儲單元有控制柵極、沿著所述行的其中一行耦合於字線的選擇柵極、耦合於從所述第一扇區延伸且沿著所述列的所述位線的其中一個的漏極端子、以及源極端子並且還包括對於所述第二扇區的通過所述第二扇區被取消選擇且所述列被選擇而被取消選擇的分柵存儲單元，將所述控制柵極耦合於第六電壓、將所述選擇柵極耦合於所述第四電壓、將所述漏極端子耦合於所述電流吸收器、以及將所述源極端子耦合於所述第四電壓。項目6包括項目5所述的方法，並且還包括對於所述第二扇區的通過所述第二扇區被取消選擇且所述列被取消選擇而被取消選擇的分柵存儲單元，將所述控制柵極耦合於第六電壓、將所述選擇柵極耦合於所述第四電壓、將所述漏極端子耦合於所述第六電壓、以及將所述源極端子耦合於所述第四電壓。項目7包括項目I所述的方法，其中在所述分柵存儲單元沒有被編程的時候將所述選擇柵極耦合於第四電壓進一步特徵在於所述分柵存儲單元有閾值電壓，以及所述第四電壓小於在所述漏極端子上的電壓以上的所述閾值電壓。項目8包括項目I所述的方法，其中在所述分柵存儲單元沒有被編程的時候將所述選擇柵極耦合於第四電壓進一步特徵在於所述第四電壓大於接地電壓。項目9包括項目8所述的方法，其中所述第一電壓大於所述第二電壓和所述第三電壓，所述第二電壓大於所述第四電壓，以及所述第三電壓大於所述第二電壓。項目10包括項目I所述的方法，其中每一個分柵存儲單元的所述漏極端子當被讀取的時候起到漏極的作用且當被編程的時候起到源極的作用，以及所述源極端子當被讀取的時候起到源極的作用且當被編程的時候起到漏極的作用。
[0030]項目11包括分柵存儲器。所述分柵存儲器包括以行和列排列的分柵存儲單元的第一扇區，其中每一個分柵存儲單元有控制柵極、沿著所述行的其中一行耦合於字線的選擇柵極、沿著所述列的其中一列耦合於位線的漏極端子、以及源極端子；以及用於編程的編程電路，通過所述編程電路:對於被選擇用於通過耦合於選擇的行和選擇的列而編程的分柵存儲單元，將所述控制柵極耦合於第一電壓、將所述選擇柵極耦合於第二電壓、將所述漏極端子耦合於導致分柵存儲單元導電的電流吸收器、以及將所述源極端子耦合於第三電壓；以及對於通過耦合於取消選擇的行而未被編程的分柵存儲單元，將所述控制柵極耦合於所述第一電壓、將所述選擇柵極耦合於大於在讀期間應用於被取消選擇的所述分柵存儲單元的所述選擇柵極的電壓的第四電壓。項目12包括項目11的分柵存儲器，其中所述編程電路進一步特徵在於將第五電壓耦合於通過耦合於取消選擇的列被取消選擇的分柵存儲單元的所述漏極端子，其中所述第四電壓小於所述第五電壓。項目13包括項目11的分柵存儲器，其中所述編程電路進一步特徵在於所述電流吸收器導致位於所述電流吸收器所耦合的所述源極端子上的下沉電壓，其中所述下沉電壓大於所述第四電壓。項目14包括項目11的分柵存儲器，其中所述編程電路進一步特徵在於在讀期間應用於被取消選擇的所述分柵存儲單元的所述柵極的電壓被接地。項目15包括項目11的分柵存儲器，並且還包括以行和列排列的分柵存儲單元的第二扇區，其中每一個分柵存儲單元有控制柵極、沿著所述行的其中一行耦合於字線的選擇柵極、沿著所述列的其中一列耦合於位線的漏極端子、以及源極端子；以及所述編程電路進一步特徵在於當所述第二扇區在編程分柵存儲單元的所述第一扇區期間被取消選擇的時候，將所述第四電壓耦合於所述第二扇區的所述分柵存儲單元的所述選擇柵極。
[0031]項目16包括一種用於選擇性地編程分柵存儲器的方法，包括提供以行和列排列的分柵存儲單元的第一扇區，其中每一個分柵存儲單元有控制柵極、沿著所述行的其中一行耦合於字線的選擇柵極、沿著所述列的其中一列耦合於位線的漏極端子、以及源極端子；選擇列和行以識別要被編程的選擇的分柵存儲單元以及識別不在選擇的行和選擇的列二者上的取消選擇的分柵存儲單元；對於所述選擇的分柵存儲單元，將第一電壓耦合於所述控制柵極、將第二電壓耦合於所述選擇柵極、將電流吸收器耦合於所述漏極端子、以及將第三電壓耦合於所述源極端子；以及對於不在選擇的行上的每一個所述取消選擇的分柵存儲單元，將第四電壓耦合於所述選擇柵極，其中所述第四電壓大於接地電壓且小於所述第二電壓。項目17包括項目16的方法，並且還包括對於不在選擇的行上且不在選擇的列上的每一個所述分柵存儲單元，將第五電壓耦合於所述漏極端子，其中所述第五電壓大於所述第四電壓。項目18包括項目16的方法，並且還包括對於不在選擇的行上但在選擇的列上的每一個所述分柵存儲單元，將所述電流吸收器耦合於所述漏極端子。項目19包括項目18的方法，其中所述電流吸收器導致所述電流吸收器所耦合的所述漏極端子上的下沉電壓，其中所述下沉電壓大於所述第四電壓。項目20包括項目16的方法，其中將所述第四電壓耦合於所述選擇柵極進一步特徵在於通過小於所述第三電壓，藉此在編程中，所述源極端子起到漏極的作用以及所述漏極端子起到源極的作用。
【權利要求】
1.一種在分柵存儲器中選擇性編程的方法，所述分柵存儲器有以行和列排列的分柵存儲單元的第一扇區，其中每一個分柵存儲單元有控制柵極、沿著所述行的其中一行耦合於字線的選擇柵極、沿著所述列的其中一列耦合於位線的漏極端子、以及源極端子，該方法包括: 對於被選擇用於通過耦合於選擇的行和選擇的列而編程的分柵存儲單元，將所述控制柵極耦合於第一電壓、將所述選擇柵極耦合於第二電壓、將所述漏極端子耦合於導致所述分柵存儲單元導電的電流吸收器、以及將所述源極端子耦合於第三電壓；以及 對於通過耦合於取消選擇的行而未被編程的分柵存儲單元，將所述控制柵極耦合於所述第一電壓、將所述選擇柵極耦合於大於在讀期間應用於所述選擇柵極的電壓的第四電壓，其中所述分柵存儲單元在所述讀期間被取消選擇。
2.根據權利要求1所述的方法，還包括: 對於通過耦合於取消選擇的列和選擇的字線而未被編程的分柵存儲單元，將所述控制柵極耦合於所述第一電壓、將所述選擇柵極耦合於所述第二電壓、將所述漏極端子耦合於大於所述第四電壓的第五電壓、以及將所述源極端子耦合於所述第三電壓。
3.根據權利要求2所述的方法，還包括: 對於通過耦合於取消選擇的行並且進一步特徵在於耦合於取消選擇的列而未被編程的分柵存儲單元，將所述漏極端子耦合於所述第五電壓。
4.根據權利要求3所述的方法 ，還包括: 對於通過耦合於取消選擇的行並且進一步特作在於耦合於選擇的列而未被編程的分柵存儲單元，將所述漏極端子耦合於所述電流吸收器。
5.根據權利要求4所述的方法，其中所述分柵存儲器還包括以行和列排列的且相鄰所述第一扇區的第二扇區，其中所述第二扇區的每一個分柵存儲單元有控制柵極、沿著所述行的其中一行耦合於字線的選擇柵極、耦合於從所述第一扇區延伸且沿著所述列的所述位線的其中一個的漏極端子、以及源極端子，所述方法還包括: 對於所述第二扇區的通過所述第二扇區被取消選擇且所述列被選擇而被取消選擇的分柵存儲單元，將所述控制柵極耦合於第六電壓、將所述選擇柵極耦合於所述第四電壓、將所述漏極端子耦合於所述電流吸收器、以及將所述源極端子耦合於所述第四電壓。
6.根據權利要求5所述的方法，還包括: 對於所述第二扇區的通過所述第二扇區被取消選擇且所述列被取消選擇而被取消選擇的分柵存儲單元，將所述控制柵極耦合於第六電壓、將所述選擇柵極耦合於所述第四電壓、將所述漏極端子耦合於所述第六電壓、以及將所述源極端子耦合於所述第四電壓。
7.根據權利要求1所述的方法，其中在所述分柵存儲單元沒有被編程的時候將所述選擇柵極耦合於第四電壓進一步特徵在於所述分柵存儲單元有閾值電壓，以及所述第四電壓小於在所述漏極端子上的電壓以上的所述閾值電壓。
8.根據權利要求1所述的方法，其中在所述分柵存儲單元沒有被編程的時候將所述選擇柵極耦合於第四電壓進一步特徵在於所述第四電壓大於接地電壓。
9.根據權利要求8所述的方法，其中所述第一電壓大於所述第二電壓和所述第三電壓，所述第二電壓大於所述第四電壓，以及所述第三電壓大於所述第二電壓。
10.根據權利要求1所述的方法，其中每一個分柵存儲單元的所述漏極端子當被讀取的時候起到漏極的作用且當被編程的時候起到源極的作用，以及所述源極端子當被讀取的時候起到源極的作用且當被編程的時候起到漏極的作用。
11.一種分柵存儲器，包括: 以行和列排列的分柵存儲單元的第一扇區，其中每一個分柵存儲單元有控制柵極、沿著所述行的其中一行耦合於字線的選擇柵極、沿著所述列的其中一列耦合於位線的漏極端子、以及源極端子；以及 用於編程的編程電路，通過所述編程電路: 對於被選擇用於通過耦合於選擇的行和選擇的列而編程的分柵存儲單元，將所述控制柵極耦合於第一電壓、將所述選擇柵極耦合於第二電壓、將所述漏極端子耦合於導致所述分柵存儲單元導電的電流吸收器、以及將所述源極端子耦合於第三電壓；以及 對於通過耦合於取消選擇的行而未被編程的分柵存儲單元，將所述控制柵極耦合於所述第一電壓、將所述選擇柵極耦合於大於在讀期間應用於被取消選擇的所述分柵存儲單元的所述選擇柵極的電壓的第四電壓。
12.根據權利要求11所述的分柵存儲器，其中所述編程電路進一步特徵在於將第五電壓耦合於通過耦合於取消選擇的列被取消選擇的分柵存儲單元的所述漏極端子，其中所述第四電壓小於所述第五電壓。
13.根據權利要求11所述的分柵存儲器，其中所述編程電路進一步特徵在於所述電流吸收器導致位於所述電流吸 收器所耦合的所述源極端子上的下沉電壓，其中所述下沉電壓大於所述第四電壓。
14.根據權利要求11所述的分柵存儲器，其中所述編程電路進一步特徵在於在讀期間應用於被取消選擇的所述分柵存儲單元的所述選擇柵極的電壓被接地。
15.根據權利要求11所述的分柵存儲器，還包括: 以行和列排列的分柵存儲單元的第二扇區，其中每一個分柵存儲單元有控制柵極、沿著所述行的其中一行耦合於字線的選擇柵極、沿著所述列的其中一列耦合於位線的漏極端子、以及源極端子；以及 所述編程電路進一步特徵在於當所述第二扇區在編程分柵存儲單元的所述第一扇區期間被取消選擇的時候，將所述第四電壓耦合於所述第二扇區的所述分柵存儲單元的所述選擇柵極。
16.一種用於選擇性地編程分柵存儲器的方法，包括: 提供以行和列排列的分柵存儲單元的第一扇區，其中每一個分柵存儲單元有控制柵極、沿著所述行的其中一行耦合於字線的選擇柵極、沿著所述列的其中一列耦合於位線的漏極端子、以及源極端子； 選擇列和行以識別要被編程的選擇的分柵存儲單元以及識別不在選擇的行和選擇的列二者上的取消選擇的分柵存儲單元； 對於所述選擇的分柵存儲單元，將第一電壓耦合於所述控制柵極、將第二電壓耦合於所述選擇柵極、將電流吸收器耦合於所述漏極端子、以及將第三電壓耦合於所述源極端子；以及 對於不在選擇的行上的每一個所述取消選擇的分柵存儲單元，將第四電壓耦合於所述選擇柵極，其中所述第四電壓大於接地電壓且小於所述第二電壓。
17.根據權利要求16所述的方法，還包括，對於不在選擇的行上且不在選擇的列上的每一個所述分柵存儲單元，將第五電壓耦合於所述漏極端子，其中所述第五電壓大於所述第四電壓。
18.根據權利要求16所述的方法，還包括，對於不在選擇的行上但在選擇的列上的每一個所述分柵存儲單元，將所述電流吸收器耦合於所述漏極端子。
19.根據權利要求18所述的方法，其中所述電流吸收器導致所述電流吸收器所耦合的所述漏極端子上的下沉電壓，其中所述下沉電壓大於所述第四電壓。
20.根據權利要求16所述的方法，其中將所述第四電壓耦合於所述選擇柵極進一步特徵在於通過小於所述第三電壓，藉此在編程中，所述源極端子起到漏極的作用以及所述漏極 端子起到源極的作用。
【文檔編號】G11C16/04GK103971736SQ201410033765
【公開日】2014年8月6日 申請日期:2014年1月24日 優先權日:2013年1月28日
【發明者】C·M·洪, R·J·西茲代克, B·A·溫斯蒂亞德 申請人:飛思卡爾半導體公司