一種半導體發光元件及其製備方法與流程
2023-06-27 01:37:04
本發明屬於半導體技術領域，尤其涉及一種半導體發光元件及其製備方法，用於控制半導體內部v型缺陷密度，進而來提高半導體元件的軸向出光效率及抗靜電能力。
背景技術：
氮化鎵基半導體發光元件具有體積小、效率高和壽命長等優點，在室內外照明、交通信號燈、汽車車燈和顯示屏等領域有著廣泛的應用，但隨著應用領域及要求的增加，不斷提高半導體發光元件的亮度和可靠性（尤其是抗靜電能力）是每個led廠商一直需要解決的問題。
經研究發現，半導體發光元件內部v型缺陷的密度與其出光效率有著極其密切的關係，增加v型缺陷的密度可以顯著提高半導體發光元件的出光效率。因此尋找一種工藝過程簡單的工藝製程擴展v型缺陷密度，進而提高發光元件的軸向出光效率及抗靜電能力是亟需解決的技術問題。
技術實現要素：
為解決上述技術問題，本發明首先提出一種半導體發光元件，其至少包括襯底，以及位於所述襯底上的緩衝層、n型層、第一勢壘層、淺量子阱層、多量子阱發光層和p型層，其特徵在於：於所述n型層和第一勢壘層之間插入差排形成層，所述差排形成層包括交替層疊的inxga1-xn子層和n-gan子層，其中0.01<x<0.1。
優選的，在所述差排形成層中n-gan子層的厚度變化趨勢與其n型雜質濃度變化趨勢呈負相關關係。
優選的，在所述差排形成層中n-gan子層的厚度從下至上依次遞增，其遞增幅度為5%~20%。
優選的，所述n型雜質濃度從下至上依次減少。
優選的，所述差排形成層的厚度為10~50nm。
優選的，所述n-gan子層中n型雜質濃度為2×1018~2×1019/cm3。
優選的，所述差排形成層為周期性的交替層疊結構，所述周期數為3~10。
優選的，所述第一勢壘層為n型摻雜層，其n型雜質濃度小於或者等於差排形成層中n型雜質濃度。
優選的，所述淺量子阱層為inx1ga1-x1n/gan周期性結構，其中0.02<x<0.2。
本發明還提供了一種半導體發光元件的製備方法，其用於製備權利要求1~8所述的任意一項半導體發光元件，至少包括如下步驟：
s1、提供一襯底；
s2、於所述襯底上生長n型層；
s3、於所述n型層上生長差排形成層，降低反應室溫度至550℃~750℃，在n2：h2混合氣氛下下生長差排形成層，所述差排形成層包括交替層疊的inxga1-xn子層和n-gan子層，其中0.01<x<0.1；
s4、於所述差排形成層上生長第一勢壘層，升高反應室溫度，在純h2氣氛下生長第一勢壘，所述第一勢壘層的生長溫度與差排形成層的生長溫度差為50℃~100℃；
s5、於所述第一勢壘層上繼續生長淺量子阱層和多量子阱發光層；
s6、於所述多量子阱發光層上生長p型層。
優選的，所述步驟s3）中n2：h2混合氣氛的比例為：1:2~1:5。
優選的，所述步驟s4）中h2流量為1~15l/min。
本發明至少具有以下有益效果：採用低溫生長於n型層和第一勢壘層之間生長交替層疊的inxga1-xn子層和n-gan子層作為差排形成層，由於低溫生長的氮化物晶體質量較大，容易在半導體內部產生差排，因此在後續生長的多量子阱發光層時，差排形成層產生的差排密度及寬度會逐漸加深及增大而形成v型缺陷，差排形成層中n-gan子層厚度的變化也起到釋放晶體內部應力的作用，進而影響差排密度，從而提高半導體元件的軸向出光效率及抗靜電能力。
附圖說明
圖1為本發明具體實施方式之半導體發光元件結構示意圖。
圖2為本發明具體實施方式之差排形成層結構示意圖。
圖3為本發明具體實施方式之半導體發光元件製備方法流程圖。
附圖標註：100：襯底；200：緩衝層；300：n型層；400：第一勢壘層；500：差排形成層；510：inxga1-xn子層510；520：n-gan子層；600：淺量子阱層；700：多量子阱發光層；800：p型層。
具體實施方式
在下列段落中參照附圖以舉例方式更具體地描述本發明。根據下面說明和權利要求書，本發明的優點和特徵將更清楚。需說明的是，附圖均採用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。
參看附圖1~2，本實施例提出的一種半導體發光元件，至少包括襯底100，以及位於襯底100上的緩衝層200、n型層300、差排形成層500、第一勢壘層400、淺量子阱層600、多量子阱發光層700和p型層800，其中，位於n型層300與第一勢壘層400之間的差排形成層500包括交替層疊的inxga1-xn子層510和n-gan子層520，其中0.01<x<0.1，差排形成層500中n-gan子層520的厚度變化趨勢與其n型雜質濃度變化趨勢呈負相關關係，即在差排形成層500中n-gan子層520的厚度若呈遞增趨勢則其n型雜質的濃度則為遞減趨勢，若n-gan子層520的厚度呈遞減趨勢則其n型雜質濃度則呈遞增趨勢。
本實施例優選的，在差排形成層500中n-gan子層520的厚度從下至上依次遞增，其遞增幅度為5%~20%，n型雜質濃度從下至上依次減少，n-gan子層520厚度及n型雜質濃度的變化趨勢會將晶體內部應力進行逐漸釋放，n型雜質濃度的遞減變化逐步減少了晶體品質的降低，尤其是靠近第一勢壘層400的晶體的品質，進而控制防止晶體差排缺陷密度過多而導致漏電過多。
差排形成層500為周期性的交替層疊結構，周期數為3~10，除用於形成一定密度的差排，還可以將累計的結構應力通過界面交界處進行局部的釋放。第一勢壘層400為n型摻雜層，其n型雜質濃度小於或者等於n-gan子層520的雜質濃度。優選的，第一勢壘層400為n型摻雜gan單層，其n型雜質濃度從下至上呈遞減趨勢，且n-gan子層520與第一勢壘層400中的n型雜質濃度的遞減梯度相同。n-gan子層520中n型雜質的濃度為2×1018~2×1019/cm3，第一勢壘層400中n型雜質的濃度為2×1017~5×1018/cm3。
位於第一勢壘層400上的淺量子阱層600為inx1ga1-x1n/gan周期性結構，其中0.02<x1<0.2，然後於淺量子阱層600上形成多量子阱發光層700。由於差排形成層500內部具有一定量的差排缺陷，當在其上成長第一勢壘層400、淺量子阱層600、多量子阱發光層700時，差排缺陷會先延伸然後差排缺陷的開口處則呈「v型」逐漸增大，最終在多量子阱發光層700內形成「v型」缺陷，以增加半導體發光元件的出光效率。為控制「v型」缺陷恰好位於多量子阱發光層700內部，差排形成層500及第一勢壘層400的厚度均需要控制，本發明優選差排形成層500的厚度為10nm~50nm，第一勢壘層400的厚度為10nm~50nm。
參看附圖3，本發明還提出一種半導體發光元件的製備方法，用於製備上述的半導體發光元件，至少包括如下步驟：
s1、提供一襯底100；
s2、於所述襯底100上生長n型層300；
s3、於所述n型層300上生長差排形成層500，降低反應室溫度至550~750℃，在n2：h2混合氣氛下下生長差排形成層500，所述差排形成層500包括交替層疊的inxga1-xn子層510和n-gan子層520，其中0.01<x<0.1；s4、於所述差排形成層500上生長第一勢壘層400，升高反應室溫度，在純h2氣氛下生長第一勢壘，所述第一勢壘層400的生長溫度與差排形成層500的生長溫度差為50~100℃；
s5、於第一勢壘層400上繼續生長淺量子阱層600和多量子阱發光層700；
s6、於所多量子阱發光層700上生長p型層800。
步驟s3）中n2：h2混合氣氛的比例為：1:2~1:5，h2的通入可以降低晶體的彎曲應力，減少晶片的翹曲度，而n2作為保護氣體，防止inxga1-xn子層510中的in元素與h2發生預反應，因此本實施例優選n2：h2混合氣體比例為1:2~1:3。
步驟s4）採用純h2氣氛生長，其流量為1~15l/min，利用h2具有較強的腐蝕作用，採用純h2氣氛生長有助於晶層界面的連續性與平整性，提高發光二極體的晶體質量。
低溫生長的差排形成層500的晶體品質較差，容易產生差排（即應力變化），進而增加此層的差排密度，但是過多的缺陷也會影響後續的晶體的品質。因此，需要通過調整差排形成層500的其它成長條件來控制晶體內應力的變化量，本發明優選的將差排形成層500設置為交替層疊的周期性結構，可以將累計的結構應力通過界面交界處進行局部的釋放，同時增加缺陷的展開機率及差排缺陷密度；設定差排形成層500中n-gan子層520的厚度從下至上依次遞增，n型雜質濃度則從下至上依次遞減，n-gan子層520厚度及n型雜質濃度的變化趨勢會將晶體內部應力進行逐漸釋放，n型雜質濃度的遞減變化逐步減少了晶體品質的降低，尤其是靠近第一勢壘層400的晶體的品質，進而控制防止晶體差排缺陷密度過多而導致漏電過多。
本發明採用低溫生長於n型層300和第一勢壘層400之間生長inxga1-xn/n-gan周期性結構的差排形成層500，由於低溫生長的氮化物晶體質量較大，容易在半導體內部產生差排，因此在後續生長的多量子阱發光層700發光層時，差排形成層500產生的差排密度及寬度會逐漸加深及增大而形成v型缺陷，進而提高量子阱內量子效率。
應當理解的是，上述具體實施方案為本發明的優選實施例，本發明的範圍不限於該實施例，凡依本發明所做的任何變更，皆屬本發明的保護範圍之內。