雙應力薄膜的製造方法以及半導體器件的製作方法

2023-06-27 02:09:01

專利名稱：雙應力薄膜的製造方法以及半導體器件的製作方法
技術領域：
本發明涉及集成電路製造領域，特別涉及一種雙應力薄膜的製造方法以及半導體器件。
背景技術：
隨著CMOS半導體器件工藝的發展以及按比例尺寸縮小，應力工程在半導體工藝和器件性能方面起到越來越大的作用；CM0S器件中引入應力，主要是為了提高器件載流子遷移率，在CMOS器件溝道方向(longitudinal)上張應力對NMOS電子遷移率有益，而壓應力對PMOS空穴遷移率有益，在溝道寬度方向(transverse)上的張應力對NMOS和PMOS器件的載流子遷移率均有益，而在垂直溝道平面方向(out-of-plane)的壓應力對NMOS器件電子遷移率有益，張應力則對PMOS器件空穴遷移率有益。 應力記憶效應(SMT,Stress memorization technique)是一種 CMOS 工藝中引入應力的方法，通常其工藝流程為在器件源/漏注入之後，沉積一層氮化矽薄膜保護層(cap layer)，緊接著進行源/漏退火，在源/漏退火過程中，會產生氮化矽薄膜保護層、多晶矽柵以及側牆之間的熱應力和內應力效應，這些應力會被記憶在多晶矽柵之中，在多晶娃中沿垂直溝道平面方向(out-of-plane)會產生張應力，而溝道方向(longitudinal)會產生壓應力；在接下來的工藝中，氮化矽薄膜保護層被刻蝕掉，但記憶在多晶矽柵中的應力，仍然會傳導到CMOS半導體器件的溝道之中，傳導到溝道中的應力為垂直溝道平面方向(out-of-plane)的壓應力以及溝道方向(longitudinal)上的張應力，由上述應力對CMOS器件載流子遷移率的影響可以得出，這樣的應力效果對提高NMOS器件電子遷移率有益，可提高NMOS器件性能。應變娃技術(Stain silicon)集成工藝在45納米節點開始已經得到大範圍的應用。特別對於金屬前介質沉積工藝段內(PMD loop),雙應力薄膜(Dual Stress Liner)成為必選項，用來提高器件速度。目前業界選擇氮化矽薄膜作為雙應力薄膜，但是氮化矽薄膜介電常數較高(一般為7.0左右)，越來越不能滿足一些先進器件對電阻電容延遲(RC delay)的要求，即，滿足不了器件速度的要求；而且就目前工藝集成來說，不同應力薄膜的交疊區域處理是一個難點，很容易因為交疊區域而造成良率的損失。因此，急需找到一種不會降低器件速度的低介電常數薄膜作為雙應力薄膜，並且和現有工藝兼容，並且不產生工藝缺陷的工藝方法。目前對於交疊的問題，主要通過幹法刻蝕工藝的調整或者在版圖設計時候加以考慮，以儘量減少對良率的影響，但是增加了工藝控制的難度。並且上述方法都不能徹底有效地解決問題。

發明內容
本發明提供一種雙應力薄膜的製造方法，解決了氮化矽薄膜雙應力薄膜不能滿足一些先進器件RC delay的要求的問題,並且避免傳統雙應力薄膜(Dual Stress Liner)工藝存在的交疊區域問題，從而解決因為交疊區域而造成良率損失的問題，工藝簡單易實施。
為解決上述技術問題，本發明提供一種雙應力薄膜的製造方法，包括提供一具有第一區域和第二區域的襯底，所述襯底上形成有碳化矽薄膜，所述碳化矽薄膜為壓應力薄膜；在所述第一區域的碳化矽薄膜上覆蓋光阻層；利用UV光照射所述第二區域的碳化矽薄膜，使所述第二區域的碳化矽薄膜轉變為拉應力薄膜；去除所述第一區域的碳化矽薄膜上的光阻層。可選的，在所述的雙應力薄膜的製造方法中，所述碳化矽薄膜的厚度在IOiTlOOO 埃之間。可選的，在所述的雙應力薄膜的製造方法中，利用UV光照射所述第二區域的碳化矽薄膜前，所述碳化矽薄膜的壓應力在30(T400MPa之間。可選的，在所述的雙應力薄膜的製造方法中，利用UV光照射所述第二區域的碳化矽薄膜後，所述第二區域的碳化矽薄膜的拉應力在60(T800MPa之間。可選的，在所述的雙應力薄膜的製造方法中，去除所述第一區域的碳化矽薄膜上的光阻層之後，還包括在所述第二區域的碳化矽薄膜上覆蓋光阻層；利用惰性氣體等離子體處理所述第一區域的碳化矽薄膜；去除所述第二區域的碳化矽薄膜上的光阻層。可選的，在所述的雙應力薄膜的製造方法中，利用惰性氣體等離子體處理所述第一區域的碳化矽薄膜後，所述第一區域的碳化矽薄膜的壓應力在2. (Γ3. 7GPa之間。可選的，在所述的雙應力薄膜的製造方法中，所述碳化矽薄膜的介電常數為4飛。可選的，在所述的雙應力薄膜的製造方法中，所述第一區域用以形成PMOS電晶體，所述第二區域用以形成NMOS電晶體。本發明還提供一種半導體器件，利用上述雙應力薄膜的製造方法獲得，包括具有第一區域和第二區域的襯底；以及形成於所述襯底上的碳化矽薄膜，所述第一區域上的碳化矽薄膜為壓應力薄膜，所述第二區域上的碳化矽薄膜為拉應力薄膜。與現有技術相比，本發明利用UV光照射碳化矽薄膜，經過UV光照射的碳化矽薄膜從壓應力薄膜轉變成拉應力薄膜，解決了氮化矽薄膜雙應力薄膜不能滿足一些先進器件RCdelay的要求的問題，並且避免傳統雙應力薄膜工藝存在的交疊區域問題，從而防止因為交疊區域而造成良率的損失，工藝簡單易實施。


圖I為本發明一實施例的雙應力薄膜的製造方法的流程示意圖；圖2至圖10為本發明一實施例的雙應力薄膜的製造方法過程中的器件剖面結構示意圖。
具體實施例方式儘管下面將參照附圖對本發明進行更詳細的描述，其中表示了本發明的優選實施例，應當理解本領域技術人員可以修改在此描述的本發明而仍然實現本發明的有利效果。因此，下列的描述應當被理解為對於本領域技術人員的廣泛教導，而並不作為對本發明的限制。為了清楚，不描述實際實施例的全部特徵。在下列描述中，不詳細描述公知的功能和結構，因為它們會使本發明由於不必要的細節而混亂。應當認為在任何實際實施例的開發中，必須做出大量實施細節以實現開發者的特定目標，例如按照有關系統或有關商業的限制，由一個實施例改變為另一個實施例。另外，應當認為這種開發工作可能是複雜和耗費時間的，但是對於本領域技術人員來說僅僅是常規工作。在下列段落中參照附圖以舉例方式更具體地描述本發明。根據下列說明和權利要求書本發明的優點和特徵將更清楚。需說明的是，附圖均採用非常簡化的形式且均使用非精準的比率，僅用以方便、明晰地輔助說明本發明實施例的目的。本發明的核心思想在於，本發明利用UV光照射碳化矽薄膜，經過UV光照射的碳化 矽薄膜從壓應力薄膜轉變成拉應力薄膜，解決了氮化矽薄膜雙應力薄膜不能滿足一些先進器件RC delay的要求的問題，並且避免傳統雙應力薄膜工藝存在的交疊區域問題，且工藝簡單易實施。如圖I所示，本發明一實施例的雙應力薄膜的製造方法，包括如下步驟步驟SI :提供一具有第一區域和第二區域的襯底，所述襯底上形成有碳化矽薄膜，所述碳化矽薄膜為壓應力薄膜；如圖2所示，首先，提供包括第一區域IOOa和第二區域IOOb的襯底100，所述第一區域IOOa上形成有第一柵極111以及圍繞所述第一柵極111的第一側牆121，所述第二區域IOOb上形成有第二柵極112以及圍繞所述第二柵極112的第二側牆122。所述襯底100包含但不限於包括半導體元素的矽材料，例如單晶、多晶或非晶結構的矽或矽鍺(SiGe)，也可以是絕緣體上矽(SOI)。所述第一區域IOOa用以形成PMOS電晶體，所述第二區域IOOb用以形成NMOS電晶體。所述襯底100中還可以形成有摻雜阱，其中，所述摻雜阱可利用離子注入工藝完成，所述P型或N型的摻雜阱用於形成NMOS或PMOS的導電溝道。以NMOS為例，所述摻雜阱是P型的，該摻雜阱未示出。所述第一區域IOOa上還形成有第一柵介質層131，所述第二區域IOOb上還形成有第二柵介質層132，所述第一柵介質層131和第二柵介質層132包含氧化矽層或氮氧化矽層。所述第一側牆121和第二側牆122包含氧化矽層、氮氧化矽層及/或氮化矽層。此外，所述襯底100中還形成有淺溝槽隔離結構200。如圖3所示，接著，形成碳化矽薄膜140，所述碳化矽薄膜140覆蓋所述第一區域100a、第二區域100b、第一柵極111、第二柵極112、第一側牆121和第二側牆122，即，所述碳化矽薄膜140覆蓋整個襯底100表面。其中，所述碳化矽薄膜140的介電常數(K)可以為4飛,優選介電常數為5的碳化娃薄膜。在本實施例中，米用含氮氣體在襯底100上沉積預設厚度的碳化矽薄膜140。可利用等離子體增強化學氣相沉積工藝(PECVD)形成所述預設厚度的碳化矽薄膜140，其中，所述等離子體增強化學氣相沉積工藝的工藝條件例如為反應腔壓力在2 IOtorr之間，射頻功率在50(Tl500w之間，溫度在30(T40(TC之間。所述等離子體增強化學氣相沉積工藝的反應氣體為3MS (三甲基矽烷)和NH3，或者為4MS (四甲基矽烷)和NH3。此步驟中還可採用氦氣(He)作為反應的保護氣體，以保證反應順利進行，不被空氣當中的氧氣幹擾。可知，由於碳化矽沉積過程中使用了 NH3等含氮的反應氣體，因此碳化矽薄膜中不可避免的存在氮元素。本實施例中，所述碳化矽薄膜140的預定厚度在IOiTlOOO埃之間。步驟S2 :採用碳氫化合物對所述碳化矽薄膜進行等離子體處理；如圖4所示，採用碳氫化合物對碳化矽薄膜140進行等離子體處理，碳化矽薄膜140中的氮元素與碳氫化合物產生的等離子體發生反應，從而顯著的減少了碳化矽薄膜中的氮的含量。步驟S3 :在所述第一區域的碳化矽薄膜上覆蓋光阻層；如圖5所示，採用傳統方法在所述第一區域IOOa的碳化矽薄膜上覆蓋光阻層150a，所述光阻層150a用以遮擋所述第一區域IOOa的碳化矽薄膜不受後續的步驟影響，所述光阻層150a的厚度可根據工藝需要來進行調整。步驟S4 :利用UV光照射所述第二區域的碳化矽薄膜，使所述第二區域的碳化矽薄膜轉變為拉應力薄膜；如圖6所示，利用UV光照射所述第二區域IOOb的碳化矽薄膜，經本申請發明人反覆實驗和長期研究發現，經過UV光照射後，原本具有壓應力的碳化矽薄膜轉變為拉應力薄膜，也就是說，經過照射後，碳化矽薄膜轉變為拉應力薄膜，為描述方便，後續將經過UV光照射的碳化矽薄膜記為碳化矽薄膜140』。在本實施例中，初始的碳化矽薄膜140的壓應力在30(T400MPa之間，經過UV光照射後的碳化矽薄膜140』的拉應力為60(T800MPa之間。採用業界通用機臺來進行UV光照射，其中所述UV光具有17(T300nm的波長，UV光照射的時間在Γ8分鐘之間，UV光強度(照度)可以在1%至100%的範圍內改變，反應腔壓力在3 10Torr之間，並且根據實際的應力變化情況進行控制。步驟S5 :去除所述第一區域的碳化矽薄膜上的光阻層；如圖7所示，經過步驟S4後，即可利用傳統的方法去除第一區域IOOa的碳化矽薄膜上的光阻層150a。步驟S6 :在所述第二區域的碳化矽薄膜上覆蓋光阻層；如圖8所示，採用傳統方法在所述第二區域IOOb的碳化矽薄膜上覆蓋光阻層150b，所述光阻層150b用以遮擋所述第二區域IOOb的碳化矽薄膜不受後續的步驟影響，所述光阻層150b的厚度可根據工藝需要來進行調整。步驟S7 :利用惰性氣體等離子體處理所述第一區域的碳化矽薄膜；如圖9和圖10所示,利用惰性氣體等離子體處理所述第一區域IOOa的碳化娃薄膜140，所述惰性氣體例如是氬離子，經本申請發明人反覆實驗和長期研究發現，通過此步驟可以提高所述碳化矽薄膜140的壓應力，從而獲得較高壓應力狀態的碳化矽薄膜。為描述方便，後續將經過惰性氣體等離子體處理的碳化矽薄膜記為碳化矽薄膜140』』。所述第一區域的碳化矽薄膜140」的壓應力在2. (Γ3. 7GPa之間。本實施例中，進行惰性氣體等離子體處理的時間在3飛分鐘之間，惰性氣體的流量在100(T6000sccm之間，反應腔壓力在廣5Torr之間，射頻功率在5(T200W之間。步驟S8 :去除所述第二區域的碳化矽薄膜上的光阻層；如圖10所示，最後，即可利用傳統的方法去除第二區域IOOb的碳化矽薄膜上的光阻層150b，如此，即可同時獲得具有較高拉應力和較高壓應力的雙應力薄膜(碳化矽薄膜140，、140，，)。顯然，本領域的技術人員可以對發明進行各種改動和變型而不脫離本發明的精神和範圍。這樣，倘若本發明的這些修改和變型屬於本發明權利要求及其等同技術的範圍之內，則本發明也意圖包括這些改動和變 型在內。
權利要求
1.一種雙應力薄膜的製造方法，包括 提供一具有第一區域和第二區域的襯底，所述襯底上形成有碳化矽薄膜，所述碳化矽薄膜為壓應力薄膜； 在所述第一區域的碳化矽薄膜上覆蓋光阻層； 利用UV光照射所述第二區域的碳化矽薄膜，使所述第二區域的碳化矽薄膜轉變為拉應力薄膜； 去除所述第一區域的碳化矽薄膜上的光阻層。
2.如權利要求I所述的雙應力薄膜的製造方法，其特徵在於，所述碳化矽薄膜的厚度在100 IOOO埃之間。
3.如權利要求I所述的雙應力薄膜的製造方法，其特徵在於，利用UV光照射所述第二區域的碳化矽薄膜前，所述碳化矽薄膜的壓應力在30(T400MPa之間。
4.如權利要求I所述的雙應力薄膜的製造方法，其特徵在於，利用UV光照射所述第二區域的碳化矽薄膜後，所述第二區域的碳化矽薄膜的拉應力在60(T800MPa之間。
5.如權利要求I所述的雙應力薄膜的製造方法，其特徵在於，去除所述第一區域的碳化矽薄膜上的光阻層之後，還包括 在所述第二區域的碳化矽薄膜上覆蓋光阻層； 利用惰性氣體等離子體處理所述第一區域的碳化矽薄膜； 去除所述第二區域的碳化矽薄膜上的光阻層。
6.如權利要求5所述的雙應力薄膜的製造方法，其特徵在於，利用惰性氣體等離子體處理所述第一區域的碳化矽薄膜後，所述第一區域的碳化矽薄膜的壓應力在2. (Γ3. 7GPa之間。
7.如權利要求I所述的雙應力薄膜的製造方法，其特徵在於，所述碳化矽薄膜的介電常數為4 6。
8.如權利要求I所述的雙應力薄膜的製造方法，其特徵在於，所述第一區域用以形成PMOS電晶體，所述第二區域用以形成NMOS電晶體。
9.一種半導體器件，利用權利要求廣8中任意一項的雙應力薄膜的製造方法獲得，包括 具有第一區域和第二區域的襯底； 形成於所述襯底上的碳化矽薄膜，所述第一區域上的碳化矽薄膜為壓應力薄膜，所述第二區域上的碳化矽薄膜為拉應力薄膜。
全文摘要
本發明公開了一種雙應力薄膜的製造方法以及半導體器件，利用UV光照射碳化矽薄膜，使其應力從壓應力轉變成拉應力，解決了氮化矽薄膜雙應力薄膜不能滿足一些先進器件RC delay的要求的問題，並且避免傳統雙應力薄膜工藝存在的交疊區域問題，從而解決因為交疊區域而造成良率的損失，工藝簡單易實施。
文檔編號H01L27/092GK102931141SQ20121045168
公開日2013年2月13日 申請日期2012年11月12日 優先權日2012年11月12日
發明者張文廣, 陳玉文 申請人:上海華力微電子有限公司