自對準形成齊納二極體的方法

2023-06-14 20:34:56

專利名稱：自對準形成齊納二極體的方法
技術領域：
本發明涉及一種齊納二極體的製備方法。
背景技術：
齊納二極體(zener diode)又稱穩壓二極體，是一種主要工作在反嚮導通狀態的
PN結二極體。齊納二極體的擊穿電壓取決於耗盡區的寬度，耗盡區越寬，擊穿電壓越高；耗
盡區越窄，擊穿電壓越低。而耗盡區寬度又取決於P型半導體和N型半導體的摻雜濃度，摻
雜越輕，耗盡區越寬；摻雜越重，耗盡區越窄。 傳統的齊納二極體的製備方法，包括如下步驟 第1步，請參閱圖la，在矽襯底10上生長一層氧化矽11 ; 第2步，請參閱圖lb，採用離子注入工藝向矽襯底10注入P型雜質，形成P阱12 ;常用的P型雜質為硼； 第3步，請參閱圖lc，採用離子注入工藝向P阱12注入N型雜質，形成N型重摻雜區13 ;常用的N型雜質為磷、砷、銻； 第4步，請參閱圖ld，採用離子注入工藝向P阱12注入P型雜質，形成P型離子注入區14 ;P型離子注入區14或者緊鄰N型重摻雜區13，或者與N型重摻雜區13有部分重疊，重疊區域為交疊區15 ; 上述方法的第3步中，通過控制P型離子注入的劑量，即可控制PN結的耗盡區的寬度，從而可控制齊納二極體的擊穿電壓。但是為了進行該步P型離子注入，需要一塊單獨的光罩掩模版，進行一次光刻工藝和一次離子注入工藝，這便增加了齊納二極體製備的工序和成本。

發明內容
本發明所要解決的技術問題是提供一種自對準形成齊納二極體的方法，該方法可以節省工序，節約成本。 為解決上述技術問題，本發明自對準形成齊納二極體的方法包括如下步驟
第1步，在矽襯底上生長一層氧化矽； 第2步，採用離子注入工藝向矽襯底注入P型雜質，形成P阱； 第3步，在矽片表面澱積一層多晶矽，再刻蝕該層多晶矽形成多晶矽殘留； 第4步，採用離子注入工藝在多晶矽殘留的一側注入N型雜質，形成N型重摻雜
區； 第5步，採用離子注入工藝在多晶矽殘留的另一側注入P型雜質，形成P型重摻雜區。 本發明開發出了非離子注入方式調節齊納二極體擊穿電壓的新方法。該方法實現了在固定劑量的P型和N型離子注入條件下製作出不同擊穿電壓的齊納二極體，減少了傳統齊納二極體擊穿電壓的調節需要通過額外的一次光刻和離子注入，從而降低了製作成本。


下面結合附圖和實施例對本發明作進一步詳細的說明 圖la 圖Id是現有的齊納二極體製備方法各步驟的矽片剖面示意圖； 圖2a 圖2c是本發明自對準形成齊納二極體的方法各步驟的矽片剖面示意圖； 圖3a、圖3b分別是現有工藝製備的齊納二極體、和本發明製備的齊納二極體的耗
盡區示意圖； 圖4a 圖4c是按照本發明所述方法但具有不同多晶矽殘留寬度對應的齊納二極體的耗盡區示意圖。
圖中附圖標記為10-矽襯底；ll-氧化層；12-P阱；13-N型重摻雜區；14-P型離
子注入區；15-交疊區；16-多晶矽殘留；17-氮化矽側牆；18-N型重摻雜區；19-P型重摻雜區。
具體實施例方式
本發明自對準形成齊納二極體的方法，包括如下步驟
第1步，請參閱圖la，在矽襯底10上生長一層氧化矽11 ; 第2步，請參閱圖lb，採用離子注入工藝向矽襯底10注入P型雜質，形成P阱12 ;
第3步，請參閱圖2a，在矽片表面澱積一層多晶矽，再刻蝕該層多晶矽形成多晶矽殘留16 ;例如，澱積可採用低壓化學氣相澱積(LPCND)，刻蝕可採用幹法等離子體刻蝕；
第4步，請參閱圖2b，採用離子注入工藝在多晶矽殘留16的一側注入N型雜質，形成N型重摻雜區18 ;其餘區域上方可由光刻膠覆蓋； 第5步，請參閱圖2c，採用離子注入工藝在多晶矽殘留16的另一側注入P型雜質，形成P型重摻雜區19 ;其餘區域上方可由光刻膠覆蓋。 請參閱圖2c，多晶矽殘留16的寬度為a，N型重摻雜區18的結深為b，P型重摻雜區19的結深為c (該處P型重摻雜區19深入P阱12的結深，理解為P型重摻雜區19在P阱12的射程)。本發明要求a《b+c。 請參閱圖3a和圖3b，圖3a是現有工藝製備的齊納二極體的耗盡區的示意圖，圖3b是本發明形成的齊納二極體的耗盡區的示意圖，均由TCAD軟體模擬。其中實線為PN冶金結，虛線為耗盡區的邊界。PN冶金結大致可分為豎直部分和水平部分。圖3a中，豎直部分是圖ld所示的N型重摻雜區13和P型離子注入區14之間的PN結，水平部分是圖ld所示的N型重摻雜區13和P阱12之間的PN結。圖3b中，豎直部分是圖2d所示的N型重摻雜區18和P型重摻雜區19之間的PN結，水平部分是圖2d所示的N型重摻雜區18和P阱12之間的PN結。通常豎直部分比水平部分的耗盡區寬度要窄，最窄部分的耗盡區寬度決定了齊納二極體的擊穿電壓。顯然，圖3a中豎直部分和水平部分的耗盡區寬度相差較大，圖3b中豎直部分和水平部分的耗盡區寬度相差不大，因此本發明形成的齊納二極體具有更好的形貌。 請參閱圖4a至圖4c，這是本發明製備的齊納二極體的耗盡區示意圖，均由TCAD軟體模擬。其中實線為PN冶金結，虛線為耗盡區的邊界。圖4a至圖4c中N型離子注入和P型離子注入的摻雜劑量均相同，區別僅為多晶矽殘留的寬度。圖4a至圖4c中多晶矽殘留的寬度分別為0. 1 ii m、0. 2 ii m和0. 3 ii m。顯然，在N型離子注入和P型離子注入的劑量相同的前提下，多晶矽殘留的寬度越大，齊納二極體的耗盡區越寬，因而齊納二極體的擊穿電壓也就越大。由TCAD軟體模擬可得圖4a至圖4c中齊納二極體的擊穿電壓分別是4. 3V、6. 5V和9. IV。因此在本發明第3步中，通過控制多晶矽殘留的寬度，即可控制PN結的耗盡區的寬度，從而控制齊納二極體的擊穿電壓。 通常在一整片矽片上有許多器件，而電晶體又是最常見的半導體器件。本發明可以自然融合到電晶體的製造工藝之中，無需增加任何額外步驟。例如，本發明第1步、第2步同樣適用於電晶體製造工藝，本發明第3步相當於電晶體的多晶矽柵刻蝕，本發明第4步、第5步可以採用電晶體的源漏離子注入工藝。這樣，本發明不需要額外的光罩掩模版，也不需要額外的光刻和離子注入工藝，即可製造自對準的齊納二極體。 在本發明所述方法的第3步和第4步之間，還可以包括一形成氮化矽側牆的步驟。即先在矽片表面澱積一層氮化矽，再反刻該層氮化矽，在多晶矽殘留的兩側留下氮化矽側牆。接著在多晶矽殘留的兩側的氮化矽側牆的外側分別注入N型雜質和P型雜質。增加該步驟可以與現有的電晶體製造工藝更兼容。但是，在多晶矽殘留兩側增加氮化矽側牆後，相當於增大了多晶矽殘留的寬度，因此需要相應地增加N型和P型離子注入的劑量。若多晶矽殘留和兩側氮化矽側牆的總寬度為a'，則本發明要求a'《b+c。 傳統的齊納二極體製備，通過控制離子注入劑量來控制擊穿電壓，本發明則僅需對多晶矽殘留的寬度進行控制，即可控制擊穿電壓。例如，通常電晶體的源漏離子注入劑量是固定的，即本發明第4步和第5步中N型和P型離子注入劑量是固定的，此時若採用現有工藝製備齊納二極體，必定需要增加額外的離子注入步驟以便調節擊穿電壓。而採用本發明所述方法只需調整刻蝕後的多晶矽殘留的寬度，即可方便地在現有工藝的各步驟之中製造齊納二極體。 本發明形成的齊納二極體的擊穿電壓，不僅和第3步刻蝕的多晶矽殘留的寬度有關，還和第4步、第5步離子注入的劑量有關。在多晶矽殘留的寬度不變的前提下，離子注入的劑量越大，耗盡區越窄，齊納二極體的擊穿電壓越小。
權利要求
一種自對準形成齊納二極體的方法，其特徵是所述方法包括如下步驟第1步，在矽襯底上生長一層氧化矽；第2步，採用離子注入工藝向矽襯底注入P型雜質，形成P阱；第3步，在矽片表面澱積一層多晶矽，再刻蝕該層多晶矽形成多晶矽殘留；第4步，採用離子注入工藝在多晶矽殘留的一側注入N型雜質，形成N型重摻雜區；第5步，採用離子注入工藝在多晶矽殘留的另一側注入P型雜質，形成P型重摻雜區。
2. 根據權利要求1所述的自對準形成齊納二極體的方法，其特徵是所述方法的第3 步和第4步之間增加一步在矽片表面澱積一層氮化矽，反刻該層氮化矽，在多晶矽殘留的 兩側形成氮化矽側牆；所述方法的第4步中，在多晶矽殘留的一側的氮化矽側牆的外側注入N型雜質；所述方法的第5步中，在多晶矽殘留的另一側的氮化矽側牆的外側注入P型雜質。
3. 根據權利要求1所述的自對準形成齊納二極體的方法，其特徵是多晶矽殘留的寬 度小於或等於N型重摻雜區的結深和P型重摻雜區的結深之和。
4. 根據權利要求2所述的自對準形成齊納二極體的方法，其特徵是多晶矽殘留和兩側的氮化矽側牆的總寬度小於或等於N型重摻雜區的結深和P型重摻雜區的結深之和。
5. 根據權利要求1所述的自對準形成齊納二極體的方法，其特徵是在N型離子注入和p型離子注入劑量不變的前提下，多晶矽殘留的寬度越大，所形成的齊納二極體的擊穿電壓就越大。
6. 根據權利要求1所述的自對準形成齊納二極體的方法，其特徵是在多晶矽殘留的寬度不變的前提下，N型離子注入和/或P型離子注入的劑量越大，所形成的齊納二極體的擊穿電壓就越小。
7. 根據權利要求2所述的自對準形成齊納二極體的方法，其特徵是控制多晶矽殘留的寬度，從而控制齊納二極體的擊穿電壓。
8. 根據權利要求3所述的自對準形成齊納二極體的方法，其特徵是控制N型和/或P型離子注入的劑量，從而控制齊納二極體的擊穿電壓。
全文摘要
本發明公開了一種自對準形成齊納二極體的方法，包括如下步驟第1步，在矽襯底上生長一層氧化矽；第2步，採用離子注入工藝向矽襯底注入P型雜質，形成P阱；第3步，在矽片表面澱積一層多晶矽，再刻蝕該層多晶矽形成多晶矽殘留；第4步，採用離子注入工藝在多晶矽殘留的一側注入N型雜質，形成N型重摻雜區；第5步，採用離子注入工藝在多晶矽殘留的另一側注入P型雜質，形成P型重摻雜區。本發明開發出了非離子注入方式調節齊納二極體擊穿電壓的新方法，實現了在固定劑量下製作出不同擊穿電壓的齊納二極體，無需通過額外的一次光刻和離子注入，從而降低了製作成本。
文檔編號H01L21/329GK101752247SQ20081004405
公開日2010年6月23日 申請日期2008年12月4日 優先權日2008年12月4日
發明者呂趙鴻, 錢文生 申請人:上海華虹Nec電子有限公司