電源電路及具備電源電路的顯示裝置的製作方法

2023-06-14 21:30:46 2

專利名稱：電源電路及具備電源電路的顯示裝置的製作方法
技術領域：
本發明涉及電源電路，更詳細地說，涉及包括通過電荷泵方式使電源電壓升壓的 升壓部的電源電路和具備這種電源電路的驅動器單片型顯示裝置。
背景技術：
以往，已知利用電感使電源電壓升壓的DC-DC變換器。然而，這種DC-DC變換器需 要電感元件，因此不容易小型化，難以作為半導體電路來實現。因此，在便攜電話等那樣的 便攜設備、集成電路中使電源電壓升壓的情況下，使用由電容器和開關元件構成的電荷泵 電路(例如參照專利文獻1 (日本的特開平10-285911號公報))。例如設置在便攜電話等中的液晶顯示裝置中，為了生成用於液晶顯示的驅動用 電壓(例如要對掃描信號線施加的電壓等)而使用電荷泵電路。在這種液晶顯示裝置 中，在使用作為用多晶矽製成的M0S(Metal Oxide Semiconductor)電晶體的薄膜電晶體 (Thin FilmTransistor)(下面簡寫為「TFT」)來構成各像素電路的情況下，在形成像素電 路的玻璃基板等絕緣基板上還要形成上述電荷泵電路(例如參照專利文獻2(日本的特開 2007-60732 號公報))。專利文獻1 日本的特開平10-285911號公報專利文獻2 日本的特開2007-60732號公報

發明內容
發明要解決的問題作為構成電荷泵電路的開關元件，多數使用由單晶矽或多晶矽製成的MOS電晶體 等場效電晶體。在該情況下，如果考慮製造成本，則優選僅使用具有N型和P型中的一方導 電型溝道區域的場效電晶體的結構。另外，在用於形成要顯示的圖像的多個像素電路被形成在絕緣基板上(典型的是 玻璃基板上)的有源矩陣型的顯示裝置中，僅使用具有N型和P型中的一方導電型的溝道 區域的TFT作為構成各像素電路的開關元件。因此，在利用用於形成構成各像素電路的TFT 的製造工藝將用於驅動上述多個像素電路的電路的至少一部分也形成在同一絕緣基板上 的情況下，即在驅動器單片型顯示裝置的情況下，優選使用具有與各像素電路的TFT是同 一導電型溝道區域的TFT作為該同一絕緣基板上的驅動電路中的開關元件。例如，在構成 各像素電路的開關元件是N溝道型TFT的情況下，優選僅使用N溝道型TFT作為該同一絕 緣基板上的驅動電路中的開關元件。在該情況下，在用同一製造工藝在該同一絕緣基板上 也形成電荷泵電路時，優選該電荷泵電路中的開關元件也僅使用N溝道型TFT。然而，會產生如下現象當僅使用N溝道型電晶體(M0S電晶體或TFT等)作為開 關元件來構成升壓用的電荷泵電路時，在電荷通過導通狀態的N溝道型電晶體時，輸出側 的電壓會相對於該N溝道型電晶體的輸入側的電壓下降該N溝道型電晶體的閾值電壓(稱 為「閾值降」)。在該情況下，該電荷泵電路就不能使電源電壓升壓到目標電壓。下面，關於這一點，列舉專利文獻1(日本的特開平10-285911號公報)中記載的現有例即圖23所示的電荷泵電路為例進行說明。該現有例的電荷泵電路由作為主泵的升壓部51a和作為副泵的驅動部51b構成， 具備第1輸入端子和第2輸入端子Til、Ti2、輸出端子To以及電源端子Tdd，其中，升壓部 51a包括作為開關元件的N溝道型電晶體(N溝道型MOS電晶體)Ql Q4和電容器C1、C2， 驅動部51b包括作為開關元件的N溝道型電晶體(N溝道型MOS電晶體)Q5、Q6和電容器 C3、C4。構成升壓部51a和驅動部51b的上述N溝道型電晶體Ql Q6、電容器Cl C4、第 1輸入端子和第2輸入端子Til、Ti2、輸出端子To以及電源端子Tdd如圖23所示那樣連 接，電源端子Tdd被施加5 [V]的電源電壓VDD，第1輸入端子Til被施加圖24所示的第1 時鐘信號DCK1，第2輸入端子Ti2被施加圖24所示的第2時鐘信號DCK1B。如圖24所示， 第1時鐘信號DCKl和第2時鐘信號DCKlB是電壓在O[V]和5[V] ( = VDD)之間交替且彼 此相反地變化的脈衝信號。基於這種第1時鐘信號和第2時鐘信號DCK1、DCK1B，利用電容 器Cl、C2使電源電壓VDD升壓為2倍，該升壓後的電壓通過N溝道型電晶體Ql或Q2從輸 出端子To作為升壓電源電壓而輸出。在圖23中，各N溝道型電晶體Ql Q6帶有虛線的圓或X符號，虛線的圓表示帶 有它的電晶體處於導通狀態，虛線的X符號表示帶有它的電晶體處於截止狀態。另外，各 連接點帶有的數字或式表示該連接點的電壓。利用這種虛線的圓或X符號、數字或式，圖 23的(A)示出第1時鐘信號DCKl的電壓為O[V]、第2時鐘信號DCKlB的電壓為5[V]時的 (即圖24所示的A期間的)各N溝道型電晶體Ql Q6的導通/截止狀態和各連接點的 電壓，圖23的⑶表示第1時鐘信號DCKl的電壓為5 [V]、第2時鐘信號DCKlB的電壓為 O[V]時的(即圖24所示的B期間的)各N溝道型電晶體Ql Q6的導通/截止狀態和各 連接點的電壓。此外，在圖23中，各電晶體Ql Q6的源極端子、漏極端子、柵極端子帶有 參照符號〃 s〃、『『 d〃、『『 g〃。在穩定動作狀態下，該電荷泵電路交替重複作為圖23的(A)所示的狀態的A期間 和作為圖23的⑶所示的狀態的B期間。並且在A期間，從驅動部51b將10[V]的電壓作 為控制信號施加到N溝道型電晶體Q2、Q3的柵極端子，並且將5 [V]的電壓作為控制信號施 加到N溝道型電晶體Ql、Q4的柵極端子，在B期間，從驅動部51b將5[V]的電壓作為控制 信號施加到N溝道型電晶體Q2、Q3，並且將10[V]的電壓作為控制信號施加到N溝道型晶體 管Q1、Q4的柵極端子。其結果是，電容器Cl在A期間其一端被施加電源電壓VDD( = 5[V]) 而被充電(此時電容器Cl的另一端被施加的電壓為0[V])，在B期間，另一端被施加的第1 時鐘信號DCKl的電壓為5 [V]，由此在電容器Cl的上述一端獲得10 [V]的電壓。另外，電容 器C2在B期間其一端被施加電源電壓VDD( = 5[V])而被充電(此時電容器C2的另一端 被施加的電壓為0[V])，在A期間，另一端被施加的第2時鐘信號DCKlB的電壓為5[V]，由 此在電容器C2的上述一端獲得10[V]的電壓。這樣得到的10[V]的電壓作為升壓電源電 壓在A期間通過N溝道型電晶體Q2從輸出端子To輸出，在B期間通過N溝道型電晶體Ql 從輸出端子To輸出。然而，A期間N溝道型電晶體Q2的柵極端子被施加的電壓和B期間N溝道型晶體 管Ql的柵極端子被施加的電壓均為10[V]，與電晶體Ql、Q2的源極端子的電壓相等，因此 會產生閾值降。其結果是，從輸出端子To實際輸出的電壓成為從10[V]降低N溝道型電晶體Ql、Q2的閾值電壓Vth後的電壓IO-Vth[V](參照圖23的㈧和(B))。這樣，當僅使用N溝道型電晶體作為開關元件來構成電荷泵電路時，會由於閾值 降而不能升壓到目標電壓。在使用作為MOS電晶體的一種的TFT作為電荷泵電路的開關元 件的情況下，閾值以及閾值的偏差都比較大，因此其閾值降特別成問題。另一方面，當為了 儘可能升壓到接近目標電壓的值而減小閾值電壓時，會經由要處於截止狀態的MOS電晶體 產生電荷的逆流，不能進行穩定的升壓動作。因此本發明的目的在於提供一種包括即使僅使用N溝道型電晶體作為開關元件 也不產生閾值降的電荷泵方式的升壓部的電源電路。另外，本發明的另一目的在於提供一 種具備這種電源電路的驅動器單片型顯示裝置。用於解決問題的方案本發明的第1方案是一種使從外部施加的輸入電源電壓升壓的電荷 泵方式的電 源電路，其特徵在於具備升壓部，其包括充電用電容器以及與該充電用電容器的一端連 接的輸入側開關元件和輸出側開關元件，通過上述輸入側開關元件使施加到上述充電用電 容器的電壓升壓，通過上述輸出側開關元件輸出該升壓後的電壓作為升壓電源電壓；和驅 動部，所述驅動部生成使上述輸入側開關元件和輸出側開關元件彼此相反地導通和截止的 控制信號，上述輸入側開關元件和輸出側開關元件均為具有正的閾值電壓的N溝道型晶體 管，上述驅動部生成上述控制信號，使得導通上述輸出側開關元件時要施加到上述輸出側 開關元件的上述控制信號的電壓比上述升壓後的電壓至少高出上述閾值電壓。本發明的第2方案的特徵在於在本發明的第1方案中，還具備電平移位器，所述 電平移位器接收振幅彼此相同、電壓彼此相反地變化的第1時鐘信號和第2時鐘信號，將該 第1時鐘信號和第2時鐘信號分別變換為振幅比上述第1時鐘信號和第2時鐘信號的振幅 至少大出上述閾值電壓的第3時鐘信號和第4時鐘信號，上述充電用電容器的另一端被施 加上述第1時鐘信號，上述驅動部根據上述第3時鐘信號和第4時鐘信號，生成相位與上述 第1時鐘信號和第2時鐘信號分別相同、電壓在上述輸入電源電壓和比上述輸入電源電壓 大出上述第3時鐘信號和第4時鐘信號的振幅的電壓之間交替且彼此相反地變化的2個脈 衝信號作為構成上述控制信號的第1開關控制信號和第2開關控制信號。本發明的第3方案的特徵在於在本發明的第1方案中，上述升壓部包括電源端 子，其用於接收上述輸入電源電壓；第1輸入端子和第2輸入端子，其用於分別接收振幅彼 此相同、電壓相反地變化的第1時鐘信號和第2時鐘信號；輸出端子，其用於輸出上述升壓 電源電壓；作為上述輸出側開關元件的N溝道型電晶體的第1開關元件和第2開關元件；作 為上述輸入側開關元件的N溝道型電晶體的第3開關元件和第4開關元件；作為上述充電 用電容器的第1電容器，其一端通過上述第3開關元件與上述電源端子連接並且通過上述 第1開關元件與上述輸出端子連接，另一端與上述第1輸入端子連接；以及作為上述充電用 電容器的第2電容器，其一端通過上述第4開關元件與上述電源端子連接並且通過上述第 2開關元件與上述輸出端子連接，另一端與上述第2輸入端子連接，上述驅動部包括第3 輸入端子和第4輸入端子，其用於分別接收振幅彼此相同、電壓彼此相反地變化的第3時鐘 信號和第4時鐘信號；作為N溝道型電晶體的第5開關元件和第6開關元件；第3電容器， 其一端通過上述第5開關元件與上述電源端子連接並且與上述第6開關元件的控制端子連 接，另一端與上述第3輸入端子連接；以及第4電容器，其一端通過上述第6開關元件與上述電源端子連接並且與上述第5開關元件的控制端子連接，另一端與上述第4輸入端子連接，上述第3電容器的上述一端的電壓作為構成上述控制信號的第1開關控制信號被施加 到上述第1開關元件和第4開關元件的控制端子，上述第4電容器的上述一端的電壓作為 構成上述控制信號的第2開關控制信號被施加到上述第2開關元件和第3開關元件的控制端子。本發明的第4方案的特徵在於在本發明的第3方案中，還具備電平移位器，其將 上述第1時鐘信號和第2時鐘信號變換為振幅比上述第1時鐘信號和第2時鐘信號的振幅 至少大出上述閾值電壓的時鐘信號，輸出該變換後的時鐘信號作為上述第3時鐘信號和第 4時鐘信號。本發明的第5方案的特徵在於在本發明的第4方案中，上述電平移位器將上述第 1時鐘信號和第2時鐘信號變換為如下時鐘信號所述時鐘信號以與上述輸入電源電壓的 基準電位相當的接地電壓為基準，電壓在絕對值與上述第1時鐘信號和第2時鐘信號的振 幅均相等的負電壓和正電壓之間交替變化，輸出該變換後的時鐘信號作為第3時鐘信號和 第4時鐘信號，上述第1時鐘信號和第2時鐘信號是電壓在上述輸入電源電壓和上述接地 電壓之間交替變化的信號，上述第3時鐘信號和第4時鐘信號是電壓在絕對值與上述輸入 電源電壓均相等的負電壓和正電壓之間交替變化的信號。本發明的第6方案的特徵在於在本發明的第5方案中，還具備負側電源電路，其 包括上述電平移位器，輸出絕對值與上述輸入電源電壓相等的負電壓作為負電源電壓，上 述負側電源電路包括接地端子，其用於接收上述接地電壓；負輸出端子，其用於輸出上述 負電源電壓；第1時鐘輸出端子和第2時鐘輸出端子；作為N溝道型電晶體的第7開關元件 至第12開關元件；第5電容器，其一端通過上述第9開關元件與上述接地端子連接，並且通 過上述第7開關元件與上述負輸出端子連接，並且通過上述第11開關元件與上述第1時鐘 輸出端子連接，另一端與上述第1輸入端子和上述第12開關元件的控制端子連接；第6電 容器，其一端通過上述第10開關元件與上述接地端子連接，並且通過上述第8開關元件與 上述負輸出端子連接，並且通過上述第12開關元件與上述第2時鐘輸出端子連接，另一端 與上述第2輸入端子和上述第11開關元件的控制端子連接；第1電阻元件，其一端與上述 第1時鐘輸出端子、上述第8開關元件的控制端子和第9開關元件的控制端子連接，另一端 與上述電源端子連接；以及第2電阻元件，其一端與上述第2時鐘輸出端子、上述第7開關 元件的控制端子和上述第10開關元件的控制端子連接，另一端與上述電源端子連接，上述 第9開關元件、第10開關元件、第11開關元件、第12開關元件、上述第5電容器、第6電容 器、以及上述第1電阻元件和第2電阻元件構成上述電平移位器，上述第1時鐘輸出端子和 第2時鐘輸出端子的電壓分別作為上述第3時鐘信號和第4時鐘信號被施加到上述第3輸 入端子和第4輸入端子。本發明的第7方案的特徵在於在本發明的第1方案中，構成上述升壓部和上述驅 動部的開關元件由多晶矽製成。本發明的第8方案的特徵在於在本發明的第1方案中，構成上述升壓部和上述驅 動部的開關元件是N溝道型薄膜電晶體。本發明的第9方案是一種用於形成要顯示的圖像的多個像素電路和用於驅動該 多個像素電路的電路的至少一部分被形成在同一基板上的驅動器單片型顯示裝置，其特徵在於具備顯示部，其包括上述多個像素電路；電源電路，其是本發明的第1方案至第8方案中的任一方案的電源電路；以及驅動電路，其從上述電源電路接收上述升壓電源電壓，驅 動上述顯示部的驅動電路，上述多個像素電路、上述驅動電路的至少一部分和上述電源電 路形成在同一基板上。本發明的第10方案的特徵在於在本發明的第9方案中，構成上述同一基板上形 成的上述多個像素電路、上述驅動電路的至少一部分和上述電源電路的開關元件是N溝道 型薄膜電晶體。發明效果根據本發明的第1方案，在通過輸出側開關元件輸出在充電用電容器的一端所獲 得的升壓後的電壓作為升壓電源電壓時，為了導通作為輸出側開關元件的N溝道型電晶體 而對該N溝道型電晶體的控制端子(柵極端子)施加比該升壓後的電壓至少高出該N溝道 型電晶體的閾值電壓的電壓。因此，該N溝道型電晶體不產生閾值降地原樣輸出該升壓後 的電壓作為升壓電源電壓。因此，即使是僅使用N溝道型電晶體作為開關元件的結構，也能 夠提供不受N溝道型電晶體的閾值、該閾值的偏差的影響而可靠地輸出所希望的升壓電源 電壓的電源電路。並且，與使用N溝道型電晶體和P溝道型電晶體兩者相比，通過僅使用N 溝道型電晶體作為開關元件能夠簡化製造工序而降低成本。根據本發明的第2方案，利用施加到充電用電容器的另一端的第1時鐘信號，在該 充電用電容器的一端獲得比輸入電源電壓高出第1時鐘信號的振幅的電壓。另一方面，在 電平移位器中，獲得振幅比第1時鐘信號和第2時鐘信號的振幅至少大出N溝道型電晶體 的閾值電壓的第3時鐘信號和第4時鐘信號，在驅動部中，根據該第3時鐘信號和第4時鐘 信號生成相位與第1時鐘信號和第2時鐘信號分別相同、電壓在輸入電源電壓和比輸入電 源電壓大出第3時鐘信號和第4時鐘信號的振幅的電壓之間交替且彼此相反地變化的2個 脈衝信號作為第1開關控制信號和第2開關控制信號。由此，在使作為輸出側開關元件的 N溝道型電晶體導通時施加到其控制端子的電壓比輸入電源電壓與第1時鐘信號和第2時 鍾信號的振幅的和(升壓後的電壓)至少高出上述閾值電壓。因此，作為輸出側開關元件 的N溝道型電晶體不產生閾值降，比在充電用電容器的一端所獲得的升壓後的電壓即輸入 電源電壓高出第1時鐘信號的振幅的電壓被原樣輸出作為升壓電源電壓。因此，即使是僅 使用N溝道型電晶體作為開關元件的結果，也能夠不受N溝道型電晶體的閾值、該閾值的偏 差的影響，可靠地輸出所希望的升壓電源電壓。此外，在施加振幅與輸入電源電壓相等、電壓彼此相反地變化的2個脈衝信號作 為第1時鐘信號和第2時鐘信號的情況下，作為外部的電源，只要預備供給輸入電源電壓的 單一電源，就能使本發明的第2方案的電源電路動作。由此，能夠不受N溝道型電晶體的閾 值、該閾值的偏差的影響，可靠地獲得所希望的升壓電源電壓。根據本發明的第3方案，在第1電容器和第2電容器中，充電和升壓是交替且彼此 互補地進行的。即，第1電容器的一端所獲得的升壓後的電壓通過第1開關元件輸出的動 作狀態和第2電容器的一端所獲得的升壓後的電壓通過第2開關元件輸出的動作狀態交替 重複，在第1電容器和第2電容器中的一方進行升壓的情況下，另一方進行充電。這種互補 的升壓動作能提高對負載的電流供給能力。另外，使作為輸出側開關元件的第1開關元件和第2開關元件導通時要施加到這些開關元件的控制端子的第1開關控制信號和第2開關控制信號的電壓成為比輸入電源電壓高出第3時鐘信號和第4時鐘信號的振幅的電壓。另一方面，第1電容器和第2電容器 的一端所獲得的升壓後的電壓是比輸入電源電壓高出第1時鐘信號和第2時鐘信號的振幅 的電壓。因此，要施加到第3輸入端子和第4輸入端子的第3時鐘信號和第4時鐘信號的 振幅比第1時鐘信號和第2時鐘信號的振幅至少大出N溝道型電晶體的閾值電壓，由此能 夠在輸出側開關元件中避免閾值降。因此，根據本發明的第3方案，在升壓部和驅動部中均 僅使用N溝道型電晶體作為開關元件，也能夠不受N溝道型電晶體的閾值、該閾值的偏差的 影響，可靠地獲得所希望的升壓電源電壓。根據本發明的第4方案，要施加到第3輸入端子和第4輸入端子的第3時鐘信號 和第4時鐘信號作為振幅比第1時鐘信號和第2時鐘信號的振幅至少大出N溝道型電晶體 的閾值電壓的時鐘信號從電平移位器輸出。由此，在使作為輸出側開關元件的第1開關元 件和第2開關元件導通時要施加到該開關元件的控制端子的第1開關控制信號和第2開關 控制信號的電壓成為比輸入電源電壓與第1時鐘信號和第2時鐘信號的振幅的和至少高出 N溝道型電晶體的閾值電壓的電壓。其結果是，能將升壓後的電壓即相當於輸入電源電壓與 第1時鐘信號和第2時鐘信號的振幅的和的電壓不產生閾值降地作為升壓電源電壓輸出。根據本發明的第5方案，施加第1時鐘信號和第2時鐘信號作為電壓在輸入電源 電壓和接地電壓之間交替變化的時鐘信號，由此，作為電壓在絕對值均與輸入電源電壓相 等的負電壓和正電壓之間交替變化的時鐘信號從電平移位器輸出第3時鐘信號和第4時鐘 信號。根據該第3時鐘信號和第4時鐘信號，在使作為輸出側開關元件的第1開關元件和 第2開關元件導通時要施加到該開關元件的控制端子的第1開關控制信號和第2開關控制 信號的電壓成為與輸入電源電壓的3倍相當的電壓。其結果是，能將升壓後的電壓即與輸 入電源電壓的2倍相當的電壓不產生閾值降地作為升壓電源電壓輸出。而且，由於施加了 第1時鐘信號和第2時鐘信號作為電壓在輸入電源電壓和接地電壓之間交替變化的時鐘信 號，因此只需預備供給輸入電源電壓的單一電源作為外部的電源即可。根據本發明的第6方案，當將第1時鐘信號和第2時鐘信號作為電壓在輸入電源 電壓和接地電壓之間交替變化的時鐘信號分別施加到第1輸入端子和第2輸入端子時，在 負側電源電路中，根據該第1時鐘信號和第2時鐘信號生成第3時鐘信號和第4時鐘信號 作為電壓在絕對值均與輸入電源電壓相等的負電壓和正電壓之間交替變化的時鐘信號，並 且輸出絕對值與輸入電源電壓相等的負電壓作為負電源電壓。因此，本發明的第6方案除 了能獲得與本發明的第5方案同樣的效果之外還能獲得負電源電壓，因此在需要升壓電源 電壓和負電源電壓兩者的電子設備中是有效的。根據本發明的第7方案，在僅使用N溝道型電晶體作為開關元件的情況下也不產 生閾值降，因此能夠使用與由單晶矽製成的情況相比閾值較大、該閾值的偏差較大的由多 晶矽製成的N溝道型電晶體，在玻璃基板等絕緣性基板上形成能夠可靠地輸出希望的升壓 電源電壓的電源電路。根據本發明的第8方案，在僅使用N溝道型電晶體作為開關元件的情況下也不產 生閾值降，因此能夠使用與由單晶矽製成的情況相比閾值較大、該閾值的偏差較大的作為 薄膜電晶體的N溝道型電晶體，在玻璃基板等絕緣性基板上形成能夠可靠地輸出希望的升 壓電源電壓的電源電路。
根據本發明的第9方案，在驅動器單片型顯示裝置中，在同一基板上與多個像素電路和驅動電路的至少一部分一起形成升壓用的電源電路，在該電源電路中，能夠僅使用N 溝道型電晶體作為開關元件，並且不產生閾值降、可靠地輸出希望的升壓電源電壓。由此， 能實現顯示裝置的小型化，降低製造成本。根據本發明的第10方案，在驅動器單片型顯示裝置中，在同一基板上與多個像素 電路和驅動電路的至少一部分一起形成升壓用的電源電路，在該電源電路中能夠不產生閾 值降、可靠地輸出希望的升壓電源電壓。而且，僅使用N溝道型薄膜電晶體作為構成形成在 同一基板上的多個像素電路、驅動電路的至少一部分和電源電路的開關元件，因此與使用N 溝道型薄膜電晶體和P溝道型薄膜電晶體兩者的情況相比，能夠以工序數較少的製造工藝 同時形成這些電路，由此能夠降低成本。


圖1是本發明的一個實施方式的電源電路的概略結構的框圖。圖2是用於驅動上述實施方式中的正側電源電路的時鐘信號的波形圖。圖3是表示上述實施方式中的正側電源電路的結構的電路圖。圖4是表示上述實施方式中的負側電源電路的結構的電路圖。圖5是表示上述實施方式中的正側電源電路的第1動作狀態的圖。圖6是表示上述實施方式中的正側電源電路的第2動作狀態的圖。圖7是表示上述實施方式中的正側電源電路的第3動作狀態的圖。圖8是表示上述實施方式中的正側電源電路的第4動作狀態的圖。圖9是表示上述實施方式中的正側電源電路的第5動作狀態的圖。圖10是表示上述實施方式中的正側電源電路的第6動作狀態的圖。圖11是表示上述實施方式中的負側電源電路的第1動作狀態的圖。圖12是表示上述實施方式中的負側電源電路的第2動作狀態的圖。圖13是表示上述實施方式中的負側電源電路的第3動作狀態的圖。圖14是表示上述實施方式中的負側電源電路的第4動作狀態的圖。圖15是表示上述實施方式中的負側電源電路的第5動作狀態的圖。圖16是表示上述實施方式的第1變形例的結構的框圖。圖17是用於說明上述實施方式的第2變形例的信號波形圖。圖18是表示上述實施方式的其它變形例的結構的框圖。圖19是表示上述第2變形例中的正側電源電路的動作的圖(A、B)。圖20是表示上述第2變形例中的負側電源電路的動作的圖(A、B)。圖21是表示具備上述實施方式的電源電路的驅動器單片型液晶顯示裝置的結構 的框圖。圖22是表示上述驅動器單片型液晶顯示裝置中的像素形成部的電氣結構的電路 圖。圖23是用於說明電荷泵方式的電源電路的現有例的結構和動作的電路圖(A、B)。圖24是用於驅動上述現有例的電源電路的時鐘信號的波形圖。附圖標記說明
10 薄膜電晶體(TFT) ；11 正側電源電路；Ila 升壓部；lib 驅動部；12 負側電 源電路；14 電平移位器；100 液晶面板；110 像素陣列；120 源極驅動器(數據信號線驅 動電路)；130:柵極驅動器(掃描信號線驅動電路)；140:CS驅動器(輔助電容線驅動電 路)；150 電源供給部；200 顯示控制電路；Til 第1輸入端子；Ti2 第2輸入端子；Ti3 第3輸入端子；Ti4 第4輸入端子；To 輸出端子；ToN 負輸出端子；Tdd 電源端子；Tss 接地端子；Tcol 第1時鐘輸出端子；Tco2 第2時鐘輸出端子；Ql Q12 第1 第12N溝 道型電晶體；Cl C6 第1 第6電容器；Rl、R2 第1電阻元件和第2電阻元件；DCK1、 DCKlB 第1時鐘信號和第2時鐘信號；DCK2、DCK2B 第3時鐘信號和第4時鐘信號；CG1、 CG2 第1開關控制信號和第2開關控制信號；VDD 電源電壓(輸入電源電壓)；VSS 接地電 壓；VOUT 升壓電源電壓；VoN:負電源電壓；Scpw 電源控制信號；VPWl VPW4 電源電壓。
具體實施例方式下面參照

本發明的實施方式。圖1是表示本發明的一個實施方式的電源電路的概略結構的框圖。該電源電路由 發揮電荷泵方式的升壓用電源電路的功能的正側電源電路11和生成負的電源電壓的負側 電源電路12構成，具備如下外部端子用於分別接收從外部施加的第1時鐘信號和第2時 鍾信號DCK1、DCKlB的第1輸入端子和第2輸入端子Til、Τ 2 ；用於接收作為從外部施加 的輸入電源電壓的正的電源電壓VDD的電源端子Tdd;與外部接地線連接，用於接收作為輸 入電源電壓的基準電位的接地電壓VSS的接地端子Tss ；用於輸出升壓後的電壓VOUT(= 2VDD)的輸出端子To;以及用於輸出所生成的負的電源電壓VoN( = -VDD)的負輸出端子。正側電源電路11從外部接收電壓在電源電壓VDD和接地電壓VSS之間交替且彼 此相反地變化的2個脈衝信號作為上述第1時鐘信號和第2時鐘信號DCK1、DCK1B,並且 從負側電源電路12接收電壓在絕對值與電源電壓VDD相等的負電壓(-VDD)與電源電壓 VDD之間交替且彼此相反地變化的2個脈衝信號作為第3時鐘信號和第4時鐘信號DCK2、 DCK2B。圖2是表示該第1 第4時鐘信號DCK1、DCK1B、DCK2、DCK2B的信號波形圖。正側 電源電路11利用這些第1 第4時鐘信號00(1、00(18、00(2、00(28，將來自外部的電源電 壓VDD升壓為2倍，將升壓後的電壓2VDD作為升壓電源電壓VOUT從輸出端子To輸出。負側電源電路12利用上述第1時鐘信號和第2時鐘信號DCKl、DCK1B,生成要施 加到正側電源電路11的上述第3時鐘信號和第4時鐘信號DCK2、DCK2B,並且生成絕對值 與電源電壓VDD相等的負的電壓，將所生成的負的電壓(-VDD)作為負電源電壓VoN從負輸 出端子ToN輸出。圖3是表示正側電源電路11的結構的電路圖，圖4是表示負側電源電路12的結 構的電路圖。如圖3和圖4所示，在本實施方式的電源電路中，使用N溝道型電晶體Ql Q12作為開關元件，不使用P溝道型電晶體。此外，在圖3和圖4所示的結構中，使用N溝道 型MOS (Metal Oxide Semiconductor 金屬氧化物半導體)電晶體作為開關元件，但是，本 實施方式中使用的開關元件不限於MOS電晶體，只要是具有正的閾值電壓的N溝道型晶體 管(下面簡寫為「Nch電晶體」)即可，也可以是其它類型的N溝道型場效電晶體。正側電源電路11包括利用電荷泵方式使電源電壓VDD互補地升壓的升壓部Ila和生成用於驅動該升壓部Ila的第1開關控制信號和第2開關控制信號CG1、CG2的驅動部 lib。升壓部Ila除了包括作為外部端子的上述第1輸入端子和第2輸入端子Til、Ti2、電源端子Tdd以及輸出端子To之外，還包括作為輸出側開關元件的Nch電晶體Q1、Q2、作 為輸入側開關元件的Nch電晶體Q3、Q4以及作為充電用電容器的第1電容器和第2電容器 Cl、C2，這些結構元素如圖3所示那樣連接。即，電容器Cl的一端通過Nch電晶體Q3與電 源端子Tdd連接，並且通過Nch電晶體Ql與輸出端子To連接，電容器Cl的另一端與第1 輸入端子Til連接。另外，電容器C2的一端通過Nch電晶體Q4與電源端子Tdd連接，並且 通過Nch電晶體Q2與輸出端子To連接，電容器C2的另一端與第2輸入端予Ti2連接。驅動部lib包括作為開關元件的Nch電晶體Q5、Q6、作為充電用電容器的第3電 容器和第4電容器C3、C4以及作為內部端子的第3輸入端子和第4輸入端子Ti3、Ti4，這 些結構元素按圖3所示那樣連接。S卩，電容器C3的一端通過Nch電晶體Q5與電源端子Tdd連接，並且與Nch電晶體 Q6和升壓部Ila的Nch電晶體Ql、Q4的柵極端子連接，電容器C3的另一端與第3輸入端 子Ti3連接。另外，電容器C4的一端通過Nch電晶體Q6與電源端子Tdd連接，並且與Nch 電晶體Q5和升壓部Ila的Nch電晶體Q2、Q3的柵極端子連接，電容器C4的另一端與第4 輸入端子Ti4連接。由此，電容器C3的上述一端的電壓作為第1開關控制信號CGl被施加 到升壓部Ila的Nch電晶體Q1、Q4的柵極端子，電容器C4的上述一端的電壓作為第2開關 控制信號CG2被施加到升壓部Ila的Nch電晶體Q2、Q3的柵極端子。負側電源電路12除了包括作為外部端子的電源端子Tdd、接地端子Tss以及負輸 出端子ToN之外，還包括作為開關元件的Nch電晶體Q7 Q12、作為充電用電容器的第5電 容器和第6電容器C5、C6、第1電阻元件和第2電阻元件Rl、R2以及作為內部端子的第1 時鐘輸出端子和第2時鐘輸出端子TC01、TC02，這些結構元素如圖4所示那樣連接。即，電容器C5的一端通過Nch電晶體Q9與接地端子Tss連接，並且通過Nch晶體 管Q7與負輸出端子ToN連接，電容器C5的另一端與上述第1輸入端子Til和Nch電晶體 Q12的柵極端子連接。另外，電容器C6的一端通過Nch電晶體QlO與接地端子Tss連接， 並且通過Nch電晶體Q8與負輸出端子ToN連接，電容器C6的另一端與上述第2輸入端子 Τ 2和Nch電晶體Qll的柵極端子連接。並且，電容器C5的上述一端通過Nch電晶體Qll 與第1時鐘輸出端子Tcol連接，電容器C6的上述一端通過Nch電晶體Q12與第2時鐘輸 出端子Tco2連接。另外，第1時鐘輸出端子Tcol通過第1電阻元件Rl與電源端子Tdd連接，第2時 鍾輸出端子Tco2通過第2電阻元件R2與電源端子Tdd連接。並且，第1時鐘輸出端子Tcol 與上述正側電源電路11中的驅動部lib的第3輸入端子Ti3直接連接，第1時鐘輸出端子 Tcol的電壓作為第3時鐘信號DCK2被施加到驅動部lib的電容器C3的上述另一端。並 且，第2時鐘輸出端子Tco2與上述正側電源電路11中的驅動部lib的第4輸入端子Ti4 直接連接，第2時鐘輸出端子Tco2的電壓作為第4時鐘信號DCK2B被施加到驅動部lib的 電容器C4的上述另一端(參照圖1)。 0)。首先，考慮電源接通前的正側電源電路11的狀態。此時，VDD = VSS = 0，生成第 1時鐘信號和第2時鐘信號DCK1、DCK1B的外部電路未動作，所有節點的電位為0[V](電容 器Cl C4也未被充電)。即，用表示信號的"DCK1"等的附圖標記來表示該信號所施加 的節點的電位(或者以接地點為基準的電壓)，則成為DCKl = DCKlB = 0，DCK2 = DCK2B = 0，VOUT = 0。在此，DCK2和DCK2B表示負側電源電路12中的第1時鐘輸出端子和第2時鐘輸 出端子Tcol、Tco2的電壓，在初始狀態下為0[V](參照後述的負側電源電路12的動作說 明)。在該初始狀態下，電晶體Ql Q6均為截止狀態。圖5表示剛對上述初始狀態的正側電源電路11接通電源後的動作狀態(下面稱 為「第1動作狀態」)。其中，生成第1時鐘信號和第2時鐘信號DCK1、DCK1B的外部電路未 動作，成為DCKl = DCKlB = 0，DCK2 = DCK2B = 0。在該第1動作狀態下，Nch電晶體Ql Q6的柵極端子的電壓均為0 [V]，與這些柵 極端子對應的節點以外的節點的電壓為ο [V]或5 [V]，因此Nch電晶體Ql Q6均仍為截止 狀態。圖6表示生成第1時鐘信號和第2時鐘信號DCKl、DCKlB的外部電路剛開始動作 後(時鐘動作剛開始後)的正側電源電路11的動作狀態(下面稱為「第2動作狀態」)。因 此，VDD = 5，VSS = 0。其中，第1時鐘信號和第2時鐘信號DCK1、DCK1B處於圖2所示的A 期間的狀態。此時，如後述那樣，圖2所示的第3時鐘信號和第4時鐘信號DCK2、DCK2B從 負側電源電路12分別被施加到第3輸入端子和第4輸入端子Ti3、Ti4。在時鐘動作剛開 始後的A期間，如圖2所示，成為DCKl = 0，DCKlB = 5，DCK2 = _5，DCK2B = 5。DCK2B = 5的電壓通過電容器C4被施加到電晶體Q2、Q3、Q5的柵極端子(g)和晶 體管Q6的漏極端子(d)。由此，電晶體Q2、Q3、Q5成為導通狀態。然而，該電晶體Q2、Q3、 Q5的漏極端子(d)的電壓成為比作為這些源極端子(s)的電壓的5[V]低了其閾值電壓Vth 的值。即，在Nch電晶體Q2、Q3、Q5中發生閾值降。另外，在剛從第1動作狀態變為第2動作狀態後，DCK2 = _5的電壓被施加到第3 輸入端子Ti3，因此，雖然電晶體Q5的漏極端子(d)的電壓也會下降，但是通過導通狀態的 電晶體Q5從電源端子Tdd向電容器C3供給電荷，由此電晶體Q5的漏極端子(d)的電壓會上升。然而，如上所述會產生閾值降，因此結果是電晶體Q5的漏極端子(d)的電壓成為5-Vth[V]。同樣，電晶體Q2和Q3的漏極端子(d)的電壓也成為5-Vth[V]。當電晶體Q5的 漏極端子⑷的電壓為5-Vth[V]時，5-Vth[V]的電壓被施加到電晶體Q1、Q4、Q6的柵極端 子。另一方面，考慮到電晶體Q2、Q3、Q5為導通狀態，如圖6所示，這些電晶體Ql、Q4、Q6的 源極端子(s)和漏極端子(d)的電壓為5-Vth[V]或5[V]。因此，Nch電晶體Q1、Q4、Q6仍 為截止狀態。圖7表示上述第2動作狀態下的A期間之後的B期間的正側電源電路11的動作 狀態(下面稱為「第3動作狀態」)。在該B期間內，如圖2所示，成為DCKl = 5，DCKlB = 0，DCK2 = 5，DCK2B = -5。因此，當從A期間變為B期間而成為第3動作狀態時，第3時鐘信號DCK2的電壓 從_5[V]上升到5[V]，因此電晶體Q5的漏極端子(d)和電晶體Q6的柵極端子(g)的電壓 也從5-Vth[V]上升到15-Vth[V]。另外，隨著從A期間變為B期間，第4時鐘信號DCK2B的 電壓從5 [V]下降到-5 [V]，因此電晶體Q6的漏極端子(d)和電晶體Q5的柵極端子(g)的 電壓也暫時從5 [V]下降到_5 [V]。由此，電晶體Q5成為截止狀態，電晶體Q6成為導通狀 態。當電晶體Q6成為導通狀態時，從電源端子Tdd通過電晶體Q6向電容器C4供給電荷， 由此電晶體Q6的漏極端子(d)成為與電源電壓VDD相等的電壓即5[V]。因此，電晶體Q2、 Q3、Q5的柵極端子(g)的電壓也成為5 [V]。此時，電晶體Q5為截止狀態，因此其漏極端子 (d)的電壓仍維持在15-Vth[V]，該15-Vth[V]的電壓也被施加到電晶體Q1、Q4的柵極端子 (g)。另一方面，隨著A期間變為B期間，第1時鐘信號DCKl的電壓從0 [V]上升到5 [V]， 因此電晶體Ql的源極端子(s)和電晶體Q3的漏極端子(d)的電壓也從5-Vth[V]上升到 IO-Vth [V]。如上所述，對電晶體Ql的柵極端子(g)施加15-Vth[V]，對電晶體Q3的柵極端 子(g)施加5 [V]，因此作為輸出側開關元件的電晶體Ql成為導通狀態，作為輸入側開關元 件的電晶體Q3成為截止狀態。在此，即使電晶體Ql、Q2等是使用多晶矽的薄膜電晶體，閾 值電壓Vth也不過2 3[V]左右。因此，電晶體Q 1的柵極、源極間的電壓為(15-Vth) - (IO-Vth) = 5 [V]，充分高於閾值電壓Vth。因此，在作為輸出側開關元件的電晶體Ql中不產生閾值 降，輸出端子To的電壓為10-Vth。另夕卜，隨著從A期間變為B期間，第2時鐘信號DCKlB的電壓從5 [V]下降到0 [V]， 因此電晶體Q2的源極端子(s)和電晶體Q4的漏極端子(d)的電壓也暫時從5[V]下降到 0[V]。然而，作為輸入側開關元件的電晶體Q4由於如上所述15-Vth[V]的電壓被施加到其 柵極端子(g)而成為導通狀態。由此，從電源端子Tdd通過電晶體Q4向電容器C2供給電 荷，因此電晶體Q4的漏極端子(d)和電晶體Q2的源極端子(s)成為與電源電壓VDD相等 的電壓即5 [V]。此時電晶體Q2的柵極端子(g)、源極端子(S)、漏極端子(d)的電壓分別為 5 [V]、5 [V]、10-Vth [V]，因此作為輸出側開關元件的電晶體Q2成為截止狀態。圖8表示上述第3動作狀態的B期間之後的A期間的正側電源電路11的動作狀 態(下面稱為「第4動作狀態」)。當從B期間變為A期間而成為第4動作狀態時，第3時鐘 信號00(2的電壓從5[幻下降到_5 [V]，因此電晶體Q5的漏極端子(d)和電晶體Q6的柵極 端子(g)的電壓也暫時從15-Vth [V]下降到5-Vth[V]。另外，隨著B期間變為A期間，第4時鐘信號DCK2B的電壓從_5[V]上升到5[V]，因此電晶體Q6的漏極端子(d)和電晶體Q5 的柵極端子(g)的電壓也從5 [V]上升到15 [V]。由此，電晶體Q5成為導通狀態，電晶體Q6 成為截止狀態。當電晶體Q5成為導通狀態時，從電源端子Tdd通過電晶體Q5向電容器C3 供給電荷，由此電晶體Q5的漏極端子(d)成為與電源電壓VDD相等的電壓即5[V]。因此， 電晶體Ql、Q4、Q6的柵極端子(g)的電壓也成為5[V]。此時，電晶體Q6成為截止狀態，因 此其漏極端子(d)的電壓原樣維持15[V]，該15[V]的電壓也被施加到電晶體Q2、Q3的柵 極端子(g)。另一方面，隨著從B期間變為A期間，第2時鐘信號DCKlB的電壓從0 [V]上升到5[V]，因此電晶體Q2的源極端子(s)和電晶體Q4的漏極端子(d)的電壓也從5[V]上升到 10 [V]。如上所述對電晶體Q2的柵極端子(g)施加15 [V]，對電晶體Q4的柵極端子(g)施 加5 [V]，因此作為輸出側開關元件的電晶體Q2成為導通狀態，作為輸入側開關元件的晶體 管Q4成為截止狀態。此時，Nch電晶體Q2的柵極、源極間的電壓為15-10 = 5 [V]，充分高 於閾值電壓Vth。因此，作為輸出側開關元件的電晶體Q2不發生閾值降，輸出端子To的電 壓為10 [V]。另外，隨著從B期間變為A期間，第1時鐘信號DCKl的電壓從5[V]下降到0[V]， 因此電晶體Ql的源極端子(s)和電晶體Q3的漏極端子(d)的電壓也暫時從10-Vth[V]下 降到5-Vth[V]。然而，作為輸入側開關元件的電晶體Q3由於如上所述15[V]的電壓被施加 到其柵極端子(g)而成為導通狀態。由此，從電源端子Tdd通過電晶體Q3向電容器Cl供 給電荷，因此電晶體Q3的漏極端子(d)和電晶體Ql的源極端子(s)成為與電源電壓VDD 相等的電壓即5 [V]。此時電晶體Ql的柵極端子(g)、源極端子(S)、漏極端子(d)的電壓分 別為5 [V]、5 [V]、10 [V]，作為輸出側開關元件的電晶體Q2成為截止狀態。圖9表示上述第4動作狀態的A期間之後的B期間的正側電源電路11的動作狀 態(下面稱為「第5動作狀態」)。當從A期間變為B期間而成為第5動作狀態時，第3時 鍾信號00(2的電壓從-5[幻上升到5 [V]，因此電晶體Q5的漏極端子(d)和電晶體Q6的柵 極端子(g)的電壓也從5[V]上升到15[V]。另外，隨著從A期間變為B期間，第4時鐘信號 DCK2B的電壓從5[V]下降到_5[V]，因此電晶體Q6的漏極端子(d)和電晶體Q5的柵極端子 (g)的電壓也從15 [V]下降到5 [V]。由此，電晶體Q5成為截止狀態，電晶體Q6成為導通狀 態。並且，電晶體Q5的漏極端子(d)和電晶體Q6的柵極端子(g)的電壓原樣維持15[V]， 並且電晶體Q6的漏極端子(d)和電晶體Q5的柵極端子(g)的電壓原樣維持5[V]。因此， 在升壓部Ila中，被分別對電晶體Q1、Q4的柵極端子(g)施加15[V]，對電晶體Q2、Q3的柵 極端子(g)施加5[V]。另一方面，隨著從A期間變為B期間，第1時鐘信號DCKl的電壓從0[V]上升到 5[V]，因此電晶體Ql的源極端子(s)和電晶體Q3的漏極端子(d)的電壓也從5[V]上升到 10 [V]。如上所述，對電晶體Ql的柵極端子(g)施加15[幻，對電晶體03的柵極端子(g)施 加5 [V]，因此作為輸出側開關元件的電晶體Ql成為導通狀態，作為輸入側開關元件的晶體 管Q3成為截止狀態。此時，Nch電晶體Ql的柵極、源極間的電壓為15-10 = 5 [V]，充分高 於閾值電壓Vth。因此，作為輸出側開關元件的電晶體Ql不產生閾值降，輸出端子To的電 壓為10 [V]。另外，隨著從A期間變為B期間，第2時鐘信號DCK IB的電壓從5[V]下降到0[V]，因此電晶體Q2的源極端子(s)和電晶體Q4的漏極端子(d)的電壓也從10[V]下降到5[V]。另一方面，作為輸入側開關元件的電晶體Q4由於如上所述15[V]的電壓被施加到其柵極端 子(g)而成為導通狀態。由此，電源電壓VDD( = 5[V])通過電晶體Q4而被施加到電容器 C2，電容器C2維持充電為5[V]的狀態。此時電晶體Q2的柵極端子(g)、源極端子(s)、漏 極端子⑷的電壓分別為5[V]、5[V]、10[V]，因此作為輸出側開關元件的電晶體Q2成為截 止狀態。圖10表示上述第5動作狀態的B期間之後的A期間的正側電源電路11的動作狀 態(下面稱為「第6動作狀態」)。當從B期間變為A期間而成為第6動作狀態時，第3時 鍾信號00(2的電壓從5[幻下降到_5 [V]，因此電晶體Q5的漏極端子(d)和電晶體Q6的柵 極端子(g)的電壓也從15[V]下降到5[V]。另外，隨著從B期間變為A期間，第4時鐘信 號DCK2B的電壓從_5[V]上升到5[V]，因此電晶體Q6的漏極端子(d)和電晶體Q5的柵極 端子(g)的電壓也從5 [V]上升到15 [V]。由此，電晶體Q5成為導通狀態，電晶體Q6成為 截止狀態。並且，電晶體Q5的漏極端子(d)和電晶體Q6的柵極端子(g)的電壓原樣維持 5[V]，並且電晶體Q6的漏極端子(d)和電晶體Q5的柵極端子(g)的電壓原樣維持15[V]。 因此，在升壓部Ila中，對電晶體Q1、Q4的柵極端子(g)施加5[V]，對電晶體Q2、Q3的柵極 端子(g)施加15[V]。另一方面，隨著從B期間變為A期間，第2時鐘信號DCKlB的電壓從0[V]上升到 5[V]，因此電晶體Q2的源極端子(s)和電晶體Q4的漏極端子(d)的電壓也從5[V]上升到 10 [V]。如上所述，對電晶體Q2的柵極端子(g)施加15 [V]，對電晶體Q4的柵極端子(g)施 加5 [V]，因此作為輸出側開關元件的電晶體Q2成為導通狀態，作為輸入側開關元件的晶體 管Q4成為截止狀態。此時，Nch電晶體Q2的柵極、源極間的電壓為15-10 = 5[V]，充分高 於閾值電壓Vth。因此，作為輸出側開關元件的電晶體Q2不產生閾值降，輸出端子To的電 壓為10 [V]。另外，隨著從B期間變為A期間，第1時鐘信號DCK 1的電壓從5[V]下降到0[V]， 因此電晶體Ql的源極端子(s)和電晶體Q3的漏極端子(d)的電壓也從10 [V]下降到5 [V]。 如上所述，對電晶體Q3的柵極端子(g)施加15[V]，因此作為輸入側開關元件的電晶體Q3 成為導通狀態。由此，電源電壓VDD( = 5[V])通過電晶體Q3被施加到電容器Cl，電容器 Cl原樣維持充電為5[V]的狀態。此時電晶體Ql的柵極端子(g)、源極端子(S)、漏極端子 (d)的電壓分別為5[幻、5[幻、10[幻，作為輸出側開關元件的電晶體01成為截止狀態。此後，正側電源電路11進行交替重複圖10所示的第6動作狀態和圖9所示的第5 動作狀態的穩定動作。並且，在與第6動作狀態對應的A期間，第1電容器Cl通過電晶體 Q3被施加電源電壓VDD( = 5[V])而被充電，並且第2電容器C2的一端獲得的升壓後的電 壓(=10[V])通過電晶體Q2從輸出端子To輸出。另外，在與第5動作狀態對應的B期間， 第2電容器C2通過電晶體Q4被施加電源電壓VDD ( = 5 [V])而被充電，並且第1電容器Cl 的一端獲得的升壓後的電壓(=10[V])通過電晶體Ql從輸出端子To輸出。在穩定動作 下，通過這種第5動作狀態和第6動作狀態交替重複的互補的升壓所獲得的電壓2VDD(= 10[V])會不產生閾值降地從輸出端子To作為升壓電源電壓VOUT而輸出。<3.負側電源電路的動作〉下面，參照圖11 圖15來說明本實施方式中的負側電源電路12的動作。如上所述，用於負側電源電路12的動作說明的附圖中的表現方法(表示電晶體的導通狀態、截止 狀態的虛線的圓、X符號等)、前提(電源電壓VDD的值等)與用於正側電源電路11的動 作說明的表現方法、前提是相同的。首先，考慮電源接通前的負側電源電路12的狀態。此時，VDD = VSS = 0，生成第 1時鐘信號和第2時鐘信號DCK1、DCK1B的外部電路未動作，所有節點的電位為0[V](電容 器C5、C6也未被充電)。即，當表示信號的"DCK1"等的附圖標記也表示該信號所施加的 節點的電位(或者將接地點作為基準的電壓)時，則成為DCKl = DCKlB = 0，DCK2 = DCK2B = 0，VoN = 0。在此DCK2 = DCK2B = 0意味著第1時鐘輸出端子和第2時鐘輸出端子Tcol、Tco2 的電壓為O [V]，因此，此時正側電源電路11的第3輸入端子和第4輸入端子Ti3、Ti4的電 壓也為O [V]。在該初始狀態下，電晶體Q7 Q12均為截止狀態。圖11表示上述初始狀態的負側電源電路12剛接通電源後的動作狀態(下面稱 為「第1動作狀態」)。因此，VDD = 5，VSS = O。其中，生成第1時鐘信號和第2時鐘信號 DCKU DCKlB的外部電路未動作，為DCKl = DCKlB = O。在該第1動作狀態下，在Nch晶體 管Qll、Q12中，其柵極端子的電壓均為O[V]，因此處於截止狀態。該電晶體Qll、Q12的漏 極端子(d)分別通過第1電阻元件和第2電阻元件R1、R2與電源端子Tdd連接。在此，第1 電阻元件和第2電阻元件R1、R2具有比電晶體Q11、Q12的導通電阻足夠大的電阻值，發揮 上拉電阻的功能。因此，這些電晶體Q11、Q12的漏極端子(d)的電壓均為5[V]，成為DCK2 =DCK2B = 5。該5[V]的電壓被施加到電晶體Q7 QlO的柵極端子(g)。另一方面，晶體 管Q7 QlO的源極端子(s)和漏極端子(d)的電壓均為0[V]。因此，該電晶體Q7 QlO 均為導通狀態。圖12表示生成第1時鐘信號和第2時鐘信號DCK1、DCK1B的外部電路剛開始動作 後的負側電源電路12的動作狀態(下面稱為「第2動作狀態」)。其中，第1時鐘信號和第 2時鐘信號DCKl、DCKlB處於圖2所示的A期間的狀態。此時，DCKl = 0，DCKlB = 5，這些 第1時鐘信號和第2時鐘信號DCK1、DCK1B的電壓分別被施加到電晶體Q12、Q11的柵極端 子(g)。因此，電晶體Q12仍為截止狀態，而電晶體Qll成為導通狀態。由此，電晶體Qll的 漏極端子⑷的電壓為0[V]即DCK2 = 0。此外，當電晶體Qll成為導通狀態時，從電源端 子Tdd通過第1電阻元件Rl和電晶體Qll向電容器C5供給電荷，但是，由於電阻元件Rl 的電阻值和電容器C5的電容值的積(或基於該積的時間常數)足夠大，因此可以認為在圖 2所示的A期間內(第1時鐘信號和第2時鐘信號DCK1、DCK1B的半周期內)維持DCK2 = 0的狀態。在此，隨著從第1動作狀態變為第2動作狀態，第2時鐘信號DCKlB的電壓從0 [V] 上升到5 [V]，因此電晶體QlO的漏極端子(d)的電壓也暫時從0 [V]上升到5 [V]。然而，晶 體管QlO仍為導通狀態，因此電晶體QlO的漏極端子(d)的電壓回到0[V]。另一方面，晶 體管Qll的漏極端子⑷的電壓即第3時鐘信號DCK2的電壓如上所述為0[V]，因此晶體 管Q8、Q9由於它們的柵極端子(g)被施加0[V]而成為截止狀態。此外，電晶體Q7仍為導 通狀態。圖13表示上述第2動作狀態的A期間之後的B期間的負側電源電路12的動作狀 態(下面稱為「第3動作狀態」)。在該B期間，如圖2所示，為DCKl = 5，DCKlB = 0。該第1時鐘信號和第2時鐘信號DCK1、DCKlB的電壓分別施加到電晶體Q12、Q11的柵極端子 (g)，因此電晶體Q12成為導通狀態，電晶體Qll成為截止狀態。當電晶體Qll成為截止狀 態時，第1電阻元件Rl發揮上拉電阻的功能，該電晶體Qll的漏極端子(d)的電壓即第3 時鐘信號00(2電壓為5[幻。該5[V]的電壓被施加到電晶體Q8、Q9的柵極端子(g)。另一方面，隨著從A期間變為B期間，第2時鐘信號DCKlB的電壓從5 [V]下降 到0[v]，因此電晶體Q12的源極端子(S)的電壓即電容器C6—端的電壓也從0[V]下降 到-5 [V]。該電晶體Q12如上所述成為導通狀態，因此電晶體Q12的漏極端子(d)的電壓即 第4時鐘信號DCK2B的電壓也為-5 [V]。電晶體Q7、Q10的柵極端子(g)也被施加該_5[V] 的電壓，電晶體Q7、QlO也成為截止狀態。此外，當電晶體Q12成為導通狀態時，電源端子 Tdd通過第2電阻元件R2和電晶體Q12向電容器C6供給電荷，但是，電阻元件R2的電阻值 和電容器C6的電容值的積(或基於該積的時間常數)足夠大，另外，電晶體QlO由於其柵 極端子(g)被施加-5 [V]的電壓而成為截止狀態。因此，能夠認為在圖2所示的B期間內 (第1時鐘信號和第2時鐘信號DCK1、DCKlB的半周期內)維持DCK2B = -5的狀態。另一方面，隨著從A期間變為B期間，第1時鐘信號DCKl的電壓從0[V]上升到 5 [V]，因此電晶體Q9的漏極端子(d)的電壓即電容器C5—端的電壓也暫時從0 [V]上升到 5[V]。然而，電晶體Q9由於其柵極端子(g)被施加5[V]而成為導通狀態，因此電容器C5 的該一端的電壓回到0[V]。電晶體Q8由於其柵極端子(g)和源極端子(s)分別被施加5[V]和_5[V]而成為 導通狀態。其結果是，電容器C6的一端通過電晶體Q8與負輸出端子ToN導通連接，負輸出 端子ToN的電壓為-5 [V]。圖14表示上述第3動作狀態的B期間之後的A期間的負側電源電路12的動作狀 態(下面稱為「第4動作狀態」)。當從B期間變為A期間而成為第4動作狀態時，第1時鐘 信號DCKl的電壓從5 [V]下降到O [V]，因此電晶體Q 12的柵極端子(g)的電壓從5 [V]下 降到0[V]，電晶體Q7、Q11的源極端子(s)的電壓也從0[V]下降到_5[V]。另外，隨著從B 期間變為A期間，第2時鐘信號DCKlB的電壓從O [V]上升到5 [V]，因此電晶體Ql 1的柵極端 子(g)的電壓也從O [V]上升到5[V]，電晶體Q8、Q12的源極端子(s)的電壓從_5[V]上升 到0[V]。這樣，電晶體Qll由於其柵極端子(g)和源極端子(s)分別被施加5[V]和-5[V] 而成為導通狀態，電晶體Q12由於其柵極端子(g)和源極端子(s)都被施加0[V]而成為截 止狀態。隨著電晶體Q12成為截止狀態，第2電阻元件R2發揮上拉電阻的功能，該電晶體 Q12的漏極端子(d)的電壓即第4時鐘信號DCK2B的電壓為5[V]。該5[V]的電壓被施加 到電晶體Q7、QlO的柵極端子(g)。另一方面，隨著電晶體Qll成為導通狀態，電晶體Qll的漏極端子(d)的電壓即第 3時鐘信號DCK2的電壓與電晶體Qll的源極端子(s)的電壓相等而成為_5[V]。該_5[V] 的電壓也被施加到電晶體Q8、Q9的柵極端子(g)，電晶體Q8、Q9成為截止狀態。此外，電阻 元件Rl的電阻值和電容器C5的電容值的積(或基於該積的時間常數)足夠大，因此即使 電晶體Qll成為導通狀態，在圖2所示的A期間內也維持DCK2 = -5的狀態。如上所述，電晶體Q7的柵極端子(g)和源極端子(s)分別被施加5 [V]和_5[V]， 由此成為導通狀態。其結果是，電容器C5的一端通過電晶體Q7與負輸出端子ToN導通連接，負輸出端子ToN的電壓為-5 [V]。如上所述，電晶體QlO的柵極端子(g)和源極端子(s)分別被施加5 [V]和O [V]， 由此成為導通狀態。其結果是，電容器C6的一端通過電晶體QlO與接地端子Tss導通連接， 成為O[V]。圖15表示上述第4動作狀態下的A期間之後的B期間的負側電源電路12的動作 狀態(下面稱為「第5動作狀態」)。當從A期間變為B期間而成為第5動作狀態時，第1時 鍾信號DCKl的電壓從O [V]上升到5 [V]，因此電晶體Q12的柵極端子(g)的電壓也從O [V] 上升到5[V]，電晶體Q7、Q11的源極端子(s)的電壓從_5[V]上升到0[V]。另外，隨著從A 期間變為B期間，第2時鐘信號DCKlB的電壓從5[V]下降到0[V]，因此電晶體Qll的柵極 端子(g)的電壓也從5[V]下降到0[V]，電晶體Q8、Q12的源極端子(s)的電壓從O[V]下 降到_5[V]。這樣，在電晶體Qll中，由於其柵極端子(g)和源極端子(s)都被施加0[V] 而變成截止狀態，在電晶體Q12中，由於其柵極端子(g)和源極端子(s)被分別施加5[V] 和_5[V]而變成導通狀態。隨著電晶體Qll成為截止狀態，第1電阻元件Rl發揮上拉電阻的功能，該電晶體 Qll的漏極端子⑷的電壓即第3時鐘信號DCK2的電壓為5[V]。該5[V]的電壓被施加到 電晶體Q8、Q9的柵極端子(g)。另一方面，隨著電晶體Q 12成為導通狀態，電晶體Q12的漏極端子(d)的電壓即 第4時鐘信號DCK2B的電壓與電晶體Q12的源極端子(s)的電壓相等，成為_5 [V]。該-5 [V] 的電壓也被施加到電晶體Q7、Q10的柵極端子(g)，電晶體Q7、Q10成為截止狀態。此外，電 阻元件R2的電阻值和電容器C6的電容值的積(或基於該積的時間常數)足夠大，因此即 使電晶體Q12成為導通狀態，在圖2所示的B期間內也維持DCK2B = -5的狀態。如上所述，電晶體Q8的柵極端子(g)和源極端子(s)分別被施加5 [V]和_5[V]， 由此變成導通狀態。其結果是，電容器C6的一端通過電晶體Q8與負輸出端子ToN導通連 接，負輸出端子ToN的電壓為-5 [V]。如上所述，電晶體Q9的柵極端子(g)和源極端子(s)分別被施加5 [V]和O [V]，由 此變成導通狀態。其結果是，電容器C5的一端通過電晶體Q9與接地端子Tss導通連接，成 為 0[V]。此後，負側電源電路12進行交替重複圖14所示的第4動作狀態和圖15所示的第5 動作狀態的穩定動作。並且，在與第4動作狀態對應的A期間，電容器C6的一端通過電晶體 QlO被施加接地電壓VSS( = 0[V])並且另一端被施加DCK1B( = 5[V])從而被充電，電容器 C5的一端獲得的負電壓( = _5[V])通過電晶體Q7從負輸出端子ToN輸出。另外，在與第 5動作狀態對應的B期間，電容器C5的一端通過電晶體Q9被施加接地電壓VSS( = 0[V]) 並且另一端被施加DCKl ( = 5[V])從而被充電，電容器C6的一端獲得的負電壓( = -5[V]) 通過電晶體Q8從負輸出端子ToN輸出。在這種穩定動作中，如圖2所示，負側電源電路12將電壓水平在A期間為_5[V]、在B期間為5 [V]的脈衝信號作為第3時鐘信號DCK2從第1時鐘輸出端子Tcol輸出，並且 將電壓水平在A期間為5 [V]、在B期間為-5 [V]的脈衝信號、即相對於第3時鐘信號DCK2 電壓相反地變化的脈衝信號作為第4時鐘信號DCK2B從第2時鐘輸出端子Tco2輸出。這 些第3時鐘信號和第4時鐘信號DCK2、DCK2B如上所述用於在正側電源電路11中生成升壓電源電壓2VDD。<4.效果〉根據上述本實施方式，使構成正側電源電路11的升壓部Ila的作為開關元件的 Nch電晶體Ql Q4導通時，對這些柵極端子施加電源電壓VDD( = 5[V])的3倍大小的 電壓3VDD( = 15 [V]),因此能夠在Nch電晶體Ql、Q2中不產生閾值降地將升壓後的電壓 2VDD作為升壓電源電壓VOUT從輸出端子To輸出。S卩，如圖3和圖4所示，即使是僅使用 N溝道型電晶體作為開關元件的結構，也能夠不產生閾值降地使電源電壓升壓。因此，與 CMOS (Complementary MetalOxide Semiconductor 互補金屬氧化物半導體)結構等那樣需 要N溝道型電晶體和P溝道型電晶體兩者的結構相比，能提供通過簡化製造工序來抑制成 本、並且不受閾值和閾值的偏差影響、可靠地輸出所希望的升壓電源電壓的電源電路。另外，在本實施方式中，為了驅動正側電源電路11，需要電壓在絕對值與電源電壓 VDD相等的負電壓即-VDD( = -5[V])和電源電壓VDD( = 5[V])之間交替且彼此相反地變 化的第3時鐘信號和第4時鐘信號DCK2、DCK2B，這些第3時鐘信號和第4時鐘信號DCK2、 DCK2B是在負側電源電路12中從電源電壓VDD獲得負電源電壓(-VDD)時生成的(參照圖 1、圖14、圖15)。因此，根據上述實施方式，例如在像液晶顯示裝置那樣需要升壓電源電壓 2VDD和負電源電壓(-VDD)兩者的電子設備中能低成本地緊湊地實現電源電路。並且，在上述實施方式中，為了生成升壓電源電壓(2VDD)和負電源電壓(-VDD)而 應從外部供給的電源電壓最好是單一電源電壓VDD，要從外部供給的信號也最好只是與該 電源電壓VDD對應的振幅的時鐘信號DCK1、DCK1B。該特徵有助於使採用本實施方式的電 源電路的電子設備的與電源有關的結構簡化。<5.變形例〉<5.1第1變形例〉在上述實施方式中，能夠得到升壓電源電壓(2VDD)和負電源電壓(-VDD)兩者，但 是在不需要生成負電源電壓的情況下，只要使用負側電源電路12中除了電晶體Q7、Q8以 及負輸出端子ToN以外的部分12a來代替負側電源電路12即可。從圖4可知，能夠將該 部分12a視為電平移位器，所述電平移位器將電壓在電源電壓VDD( = 5[V])和接地電壓 VSS( = O[V])之間交替且彼此相反地變化的信號DCK1、DCKlB變換成電壓在負電源電壓 ("VDD( = -5[V]))和電源電壓VDD( = 5[V])之間交替且彼此相反地變化的第3時鐘信號 和第4時鐘信號DCK2、DCK2B。圖16是表示使用了這種電平移位器12a的電源電路即上述實施方式的第1變形 例的框圖。該第1變形例是在圖1所示的上述實施方式中用電平移位器12a(參照圖4)置 換了負側電源電路12的結構。根據這種第1變形例，能提供除了不能獲得負電源電壓這一 點以外，具有與上述實施方式相同效果的電源電路。<5. 2第2變形例〉在上述實施方式中，生成從外部施加的電源電壓VDD的2倍大小的電壓(2VDD)作 為升壓電源電壓，相對於電源電壓VDD的升壓量是VDD ( = 5 [V])，但是也可以改變升壓量的大小。從圖9和圖10所示的正側電源電路11的升壓部Ila的動作可知，第1時鐘信號 和第2時鐘信號DCK1、DCKlB的振幅為升壓量。因此，例如在從5[V]的電源電壓VDD得到8[V]的升壓電源電壓的情況下升壓量為3[V]，因此將第1時鐘信號和第2時鐘信號DCK1、 DCKlB的振幅改為3[V]即可。S卩，在外部生成圖17所示的波形的第1時鐘信號和第2時鐘 信號DCK1、DCK1B，將這種第1時鐘信號和第2時鐘信號DCKl、DCKlB施加到圖1、圖3以及 圖4所示的結構的電源電路的第1輸入端子和第2輸入端子Til、Ti2即可(下面將這種電 源電路稱為「第2變形例」)。圖19是表示這種第2變形例中的正側電源電路11的動作的圖。在該第2變形例 的穩定動作中，在正側電源電路11中交替重複圖19的(A)所示的動作狀態和圖19的(B) 所示的動作狀態。在此，圖19的(A)表示圖17所示的A期間的動作狀態，與上述實施方式 中的正側電源電路11的第6動作狀態(圖10)對應。另外，圖19的⑶表示圖17所示的 B期間的動作狀態，與上述實施方式中的正側電源電路11的第5動作狀態(圖9)對應。
圖20是表示這種第2變形例中的負側電源電路12的動作的圖。在該第2變形例 的穩定動作中，在負側電源電路12中交替重複圖20的㈧所示的動作狀態和圖20的(B) 所示的動作狀態。在此，圖20的(A)表示圖17所示的A期間的動作狀態，與上述實施方式 中的負側電源電路12的第4動作狀態(圖14)對應。另外，圖20的⑶表示圖17所示的 B期間的動作狀態，與上述實施方式中的負側電源電路12的第5動作狀態(圖15)對應。
從圖19和圖20可知，根據第2變形例，與上述實施方式相比，表示正側電源電路 11和負側電源電路12的各節點上的電壓的數值有一些不同，在負側電源電路12中，如圖 17所示生成電壓在_3[V]和5[V]之間交替且彼此相反地變化的2個脈衝信號作為第3時 鍾信號和第4時鐘信號DCK2、DCK2B。並且，如圖19所示在正側電源電路11中，使用這種 第3時鐘信號和第4時鐘信號DCK2、DCK2B和振幅為3 [V]的第1時鐘信號和第2時鐘信號 00(1、00(讓，生成8[￥]的電壓作為升壓電源電壓V0UT。此時，Nch電晶體Ql Q4中要導 通的電晶體的柵極端子(g)被施加13[V]，升壓後的電壓為8[V]，因此不產生閾值降。這樣，即使在升壓量不同於上述實施方式中的VDD = 5[V]的情況下，也能夠不產 生閾值降地使電源電壓VDD升壓。 VDD+Al+Vth)，升壓電源電壓為VDD+A1，因此不產生閾值降。此外，在圖18所示的結構中，在將電壓在接地電壓VSS( = 0)和電源電壓VDD(> 0)之間交替且彼此相反地變化的2個脈衝信號作為第1時鐘信號和第2時鐘信號從外部 分別施加到第1輸入端子和第2輸入端子Til、Τ 2的情況下，只要在外部預備單一的電源 電壓VDD就能獲得升壓電源電壓VOUT ( = 2VDD)。在該情況下，電平移位器14輸出具有 比VDD+Vth大的振幅A2的第3時鐘信號和第4時鐘信號DCK2、DCK2B，在使正側電源電路 11中的作為輸出側開關元件的Nch電晶體Q1、Q2導通時，其柵極端子(g)被施加的電壓為 VDD+A2 ( > 2VDD+Vth)，升壓電源電壓為2VDD。因此，在該情況下也不產生閾值降。另外，在上述實施方式和變形例中，升壓部1 Ia互補地進行升壓動作(圖3等)，但 是本發明不限於這種結構，也可以包括連接至少1個充電用電容器和與其一端連接的作為 輸入側開關元件和輸出側開關元件的N溝道型電晶體的結構，利用電荷泵方式使電源電壓 升壓。並且，在能夠從外部供給上述那樣的第3時鐘信號和第4時鐘信號DCK2、DCK2B的情 況下(圖2、圖17、圖18)，可省略負側電源電路12 (或電平移位器12a)，僅以上述那樣的正 側電源電路11實現升壓用電源電路。下面，說明在液晶顯示裝置中使用本發明的電源電路的例子。圖21是表示這種液 晶顯示裝置的結構的框圖。該液晶顯示裝置是具備液晶面板100和顯示控制電路200的驅 動器單片型顯示裝置，液晶面板100包括夾持液晶層的TFT基板和對置基板。在液晶面板100上的TFT基板中，在玻璃等絕緣性基板上，多個數據信號線和多個掃描信號線彼此交叉地形成為格子狀，並且形成與多個掃描信號線分別並行地延伸的多個 輔助電容線作為輔助電極，多個像素電路(像素形成部)與該多個數據信號線和該多個掃 描信號線的交叉點分別對應地形成為矩陣狀(下面將這樣形成為矩陣狀的該多個像素電 路稱為「像素陣列」)。該TFT基板還包括作為數據信號線驅動電路的源極驅動器120、作為 掃描信號線驅動電路的柵極驅動器130、作為輔助電容線驅動電路的CS驅動器140和包括 上述實施方式的電源電路(圖1)的電源供給部150，該源極驅動器120、柵極驅動器130、 CS驅動器140以及電源供給部150是在用於形成上述多個像素電路的製造工藝中同時形成 的。此外，構成在液晶面板100中所形成的上述驅動電路120 140和電源供給部150的 開關元件等有源元件均為N溝道型TFT，是由多晶矽製成的。在液晶面板100的對置基板中，在玻璃等透明絕緣性基板上，在整個面上依次層 疊有共用電極Ecom和取向膜。圖22是表示在液晶面板100中用於形成要顯示的圖像的各像素的像素形成部Pix 的電氣結構的電路圖。各像素形成部Pix包括構成上述像素陣列110的1個像素電路和與 上述多個像素電路共同設置的液晶層和共用電極Ecom。如圖22所示，各像素形成部Pix包 括作為開關元件的N溝道型TFT 10，其源極端子與對應的數據信號線SL(j)電連接並且 柵極端子與對應的掃描信號線GL(i)電連接；液晶電容Clc，其由與該TFT 10的漏極端子 連接的像素電極、液晶層以及共用電極Ecom形成；以及輔助電容Ccs，其由該像素電極和與 上述掃描信號線GL(i)對應的輔助電容線CSL(i)形成。
顯示控制電路200根據從外部信號源(未圖示)施加的圖像信號Sv和控制信號 Sc，生成用於使源極驅動器120動作的驅動控制信號(包括用於將與像素值相當的電壓施 加到各像素電極的圖像信號)Ssdv、用於使柵極驅動器130動作的驅動控制信號Sgdv、用於 使CS驅動器140動作的驅動控制信號Scsdv以及用於使電源供給部150動作的包括後述 的時鐘信號等的電源控制信號Scpw。另外，顯示控制電路200還生成用於使共用電極驅動 電路(未圖示)動作的信號，所述共用電極驅動電路生成用於驅動共用電極Ecom的共用電 壓 Vcom0柵極驅動器130根據上述驅動控制信號Sgdv生成掃描信號G(I) G(m)並施加 到上述多個掃描信號線(m為掃描信號線的條數)，使得令TFT 10導通的電壓依次施加到 上述多個掃描信號線。源極驅動器120根據上述驅動控制信號Ssdv生成用於在液晶面板 100上顯示圖像的數據信號S(I) S(η)，將其施加到上述多個數據信號線。CS驅動器140 根據上述驅動控制信號Scsdv，生成用於通過輔助電容Ccs控制像素電極的電位的CS信號 CS(I) CS (m)，將其施加到上述多個輔助電容線。電源供給部150根據上述電源控制信號Scpw，從施加到液晶面板100的電源電壓 VDD(未圖示)生成要供給柵極驅動器130的電源電壓VPW1、VPW2、要供給源極驅動器120 的電源電壓VPW3以及要供給CS驅動器140的電源電壓VPW4。如上所述，該電源供給部150 包括上述實施方式的電源電路(圖1)，從該電源電路中的正側電源電路11和負側電源電路 12分別輸出的升壓電源電壓VOUT和負電源電壓VpN作為電源電壓VPWl、VPW2供給柵極驅 動器130。另外，其它電源電壓VPW3、VPW4由圖18所示的(上述實施方式的)變形例的電 源電路生成。另外，在VPW3、VPW4與VPWl為相同電壓的情況下，也可以將正側電源電路11 的輸出VOUT作為VPW1、VPW3、VPW4供給柵極驅動器130、源極驅動器120、CS驅動器140。
在上述那樣的驅動器單片型液晶顯示裝置中，像素陣列110、源極驅動器120、柵 極驅動器130、CS驅動器140中的開關元件等有源元件使用N溝道型TFT，未使用P溝道型 TFT0因此，與使用N溝道型TFT和P溝道型TFT兩者的情況相比，能夠簡化製造工藝而抑 製成本。而且，電源供給部150包括上述實施方式或其變形例的電源電路，因此不產生閾值 降地生成要供給源極驅動器120、柵極驅動器130以及CS驅動器140的電源電壓VPWl VPff40另外，在圖21的液晶顯示裝置中利用由多晶矽製成的TFT來實現電源供給部150，因 此與由單晶矽製成的情況相比，作為開關元件的N溝道型電晶體(TFT)的閾值的偏差、閾值 自身比較大。但是，如上所述不產生閾值降，因此能進行穩定的升壓動作，可靠地生成希望 的升壓電源電壓。 工業實用件本發明適用於包括通過電荷泵方式使電源電壓升壓的升壓部的電源電路和具備 這種電源電路的驅動器單片型顯示裝置。
權利要求
一種電源電路，是使從外部施加的輸入電源電壓升壓的電荷泵方式的電源電路，其特徵在於具備升壓部，其包括充電用電容器以及與該充電用電容器的一端連接的輸入側開關元件和輸出側開關元件，通過上述輸入側開關元件使施加到上述充電用電容器的電壓升壓，通過上述輸出側開關元件輸出該升壓後的電壓作為升壓電源電壓；和驅動部，其生成使上述輸入側開關元件和輸出側開關元件彼此相反地導通和截止的控制信號，上述輸入側開關元件和輸出側開關元件均是具有正的閾值電壓的N溝道型電晶體，上述驅動部生成上述控制信號，使得在使上述輸出側開關元件導通時要施加到上述輸出側開關元件的上述控制信號的電壓比上述升壓後的電壓至少高出上述閾值電壓。
2.根據權利要求1所述的電源電路，其特徵在於 還具備電平移位器，其接收振幅彼此相同、電壓彼此相反地變化的第1時鐘信號和第2 時鐘信號，將該第1時鐘信號和第2時鐘信號分別變換為振幅比上述第1時鐘信號和第2 時鐘信號的振幅至少大出上述閾值電壓的第3時鐘信號和第4時鐘信號， 上述充電用電容器的另一端被施加上述第1時鐘信號，上述驅動部根據上述第3時鐘信號和第4時鐘信號，生成相位與上述第1時鐘信號和 第2時鐘信號分別相同、電壓在上述輸入電源電壓和比上述輸入電源電壓大出上述第3時 鍾信號和第4時鐘信號的振幅的電壓之間交替且彼此相反地變化的2個脈衝信號作為構成 上述控制信號的第1開關控制信號和第2開關控制信號。
3.根據權利要求1所述的電源電路，其特徵在於 上述升壓部包括電源端子，其用於接收上述輸入電源電壓；第1輸入端子和第2輸入端子，其用於分別接收振幅彼此相同、電壓相反地變化的第1 時鐘信號和第2時鐘信號；輸出端子，其用於輸出上述升壓電源電壓；第1開關元件和第2開關元件，其是作為上述輸出側開關元件的N溝道型電晶體； 第3開關元件和第4開關元件，其是作為上述輸入側開關元件的N溝道型電晶體； 作為上述充電用電容器的第1電容器，其一端通過上述第3開關元件與上述電源端子 連接並且通過上述第1開關元件與上述輸出端子連接，另一端與上述第1輸入端子連接；以 及作為上述充電用電容器的第2電容器，其一端通過上述第4開關元件與上述電源端子 連接並且通過上述第2開關元件與上述輸出端子連接，另一端與上述第2輸入端子連接， 上述驅動部包括第3輸入端子和第4輸入端子，其用於分別接收振幅彼此相同、電壓彼此相反地變化的 第3時鐘信號和第4時鐘信號；第5開關元件和第6開關元件，其是N溝道型電晶體；第3電容器，其一端通過上述第5開關元件與上述電源端子連接並且與上述第6開關 元件的控制端子連接，另一端與上述第3輸入端子連接；以及第4電容器，其一端通過上述第6開關元件與上述電源端子連接並且與上述第5開關 元件的控制端子連接，另一端與上述第4輸入端子連接，上述第3電容器的上述一端的電壓作為構成上述控制信號的第1開關控制信號被施加 到上述第1開關元件和第4開關元件的控制端子，上述第4電容器的上述一端的電壓作為構成上述控制信號的第2開關控制信號被施加 到上述第2開關元件和第3開關元件的控制端子。
4.根據權利要求3所述的電源電路，其特徵在於還具備電平移位器，其將上述第1時鐘信號和第2時鐘信號變換為振幅比上述第1時 鍾信號和第2時鐘信號的振幅至少大出上述閾值電壓的時鐘信號，輸出該變換後的時鐘信 號作為上述第3時鐘信號和第4時鐘信號。
5.根據權利要求4所述的電源電路，其特徵在於上述電平移位器將上述第1時鐘信號和第2時鐘信號變換為如下時鐘信號其以與上 述輸入電源電壓的基準電位相當的接地電壓為基準，電壓在絕對值與上述第1時鐘信號和 第2時鐘信號的振幅均相等的負電壓和正電壓之間交替變化，輸出該變換後的時鐘信號作 為第3時鐘信號和第4時鐘信號，上述第1時鐘信號和第2時鐘信號是電壓在上述輸入電源電壓和上述接地電壓之間交 替變化的信號，上述第3時鐘信號和第4時鐘信號是電壓在絕對值與上述輸入電源電壓均相等的負電 壓和正電壓之間交替變化的信號。
6.根據權利要求5所述的電源電路，其特徵在於還具備負側電源電路，所述負側電源電路包括上述電平移位器，輸出絕對值與上述輸 入電源電壓相等的負電壓作為負電源電壓， 上述負側電源電路包括 接地端子，其用於接收上述接地電壓； 負輸出端子，其用於輸出上述負電源電壓； 第1時鐘輸出端子和第2時鐘輸出端子； 第7開關元件至第12開關元件，其是N溝道型電晶體；第5電容器，其一端通過上述第9開關元件與上述接地端子連接，並且通過上述第7開 關元件與上述負輸出端子連接，並且通過上述第11開關元件與上述第1時鐘輸出端子連 接，另一端與上述第1輸入端子和上述第12開關元件的控制端子連接；第6電容器，其一端通過上述第10開關元件與上述接地端子連接，並且通過上述第8 開關元件與上述負輸出端子連接，並且通過上述第12開關元件與上述第2時鐘輸出端子連 接，另一端與上述第2輸入端子和上述第11開關元件的控制端子連接；第1電阻元件，其一端與上述第1時鐘輸出端子、上述第8開關元件的控制端子和第9 開關元件的控制端子連接，另一端與上述電源端子連接；以及第2電阻元件，其一端與上述第2時鐘輸出端子、上述第7開關元件的控制端子和上述 第10開關元件的控制端子連接，另一端與上述電源端子連接，上述第9開關元件、第10開關元件、第11開關元件、第12開關元件、上述第5電容器、 第6電容器以及上述第1電阻元件、第2電阻元件構成上述電平移位器，上述第1時鐘輸出端子和第2時鐘輸出端子的電壓分別作為上述第3時鐘信號和第4 時鐘信號施加到上述第3輸入端子和第4輸入端子。
7.根據權利要求1所述的電源電路，其特徵在於構成上述升壓部和上述驅動部的開關元件由多晶矽製成。
8.根據權利要求1所述的電源電路，其特徵在於構成上述升壓部和上述驅動部的開關元件是N溝道型薄膜電晶體。
9.一種驅動器單片型顯示裝置，用於形成要顯示的圖像的多個像素電路與用於驅動該 多個像素電路的電路的至少一部分形成在同一基板上，其特徵在於具備顯示部，其包括上述多個像素電路；電源電路，其是權利要求1至8中的任一項所述的電源電路；以及驅動電路，其從上述電源電路接收上述升壓電源電壓，驅動上述顯示部，上述多個像素電路、上述驅動電路的至少一部分和上述電源電路形成在同一基板上。
10.根據權利要求9所述的驅動器單片型顯示裝置，其特徵在於構成在上述同一基板上所形成的上述多個像素電路、上述驅動電路的至少一部分和上 述電源電路的開關元件是N溝道型薄膜電晶體。
全文摘要
本發明的目的在於提供一種包括即使僅使用N溝道型電晶體作為開關元件也不產生閾值降的電荷泵方式的升壓部的電源電路。在驅動部(11b)中生成要施加到升壓部(11a)中與電容器(C1)和(C2)的一端分別連接的電晶體(Q1、Q3)和(Q2、Q4)的各柵極端子的控制信號。對驅動部(11b)的電容器(C3、C4)所連接的輸入端子(Ti3、Ti4)施加電壓在-VDD和VDD之間交替變化的時鐘信號DCK2、DCK2B作為使施加到上述電容器(C1、C2)的另一端的時鐘信號DCK1、DCK1B進行電平移位的信號(VDD是來自外部的輸入電源電壓)。由此，該驅動部11b生成電壓在VDD和3VDD之間交替變化的信號作為上述控制信號。
文檔編號H02M3/07GK101821929SQ200880110979
公開日2010年9月1日 申請日期2008年7月24日 優先權日2007年11月13日
發明者業天誠二郎, 佐佐木寧, 村上祐一郎, 西修司, 辻野幸生 申請人:夏普株式會社