垂直熔絲及其製造方法
2023-06-14 22:50:26
專利名稱：垂直熔絲及其製造方法
技術領域：
本發明涉及半導體製造，特別涉及垂直熔絲減少半導體晶片布局面積的方法。
如存儲器件等的半導體器件包括它們結構內的熔絲。在動態隨機存取存儲器(DRAM)晶片中，由於存儲器密度的增加，對於每個新一代的DRAM晶片，熔絲的數量顯著增加。在常規的DRAM設計中，雷射熔斷或電熔斷的熔絲平行於晶片方向設置。這種取向稱做水平設置的熔絲或水平方向的熔絲。水平設置的熔絲和熔絲電路一起佔據了約3％的整個晶片面積。
存儲器件中熔絲的一個用途是激活/無效晶片的區域或區段。這可以通過分別使用反熔絲(anti-fuse)和熔絲完成。例如，要提高晶片成品率，可以通過熔斷熔絲激活冗餘部分。對於下一代的DRAM，由於尤其是冗餘部分的增加，熔絲的面積將顯著增加。例如，如果常規的DRAM晶片包括15,000個熔絲，那麼新一代DRAM晶片可能包括約30,000到約50,000個熔絲。
本發明提供一種垂直設置的熔絲，不需要附加的工藝和掩模步驟，可以和半導體器件的金屬結構一起方便地形成。以下為形成接觸/金屬線的雙金屬鑲嵌工藝的簡要介紹。
參考
圖1，示出了半導體器件10。半導體器件包括襯底12。根據現有技術中已知的工藝澱積和構圖介質層14。介質層14包括如TEOS或BPSG等的氧化物。導電材料16澱積在介質層14上。導電材料16包括如鎢或鋁等的金屬。導電材料16在例如動態隨機存取存儲器的M0級處形成金屬線或其它導電結構。
參考圖2，介質層18澱積在介質層14和導電層16上。介質層18為如二氧化矽等的氧化物。構圖並腐蝕介質層18形成接觸孔20和金屬線溝槽22，用於雙金屬鑲嵌澱積如鋁等的導電材料24，如圖3所示。進行化學機械拋光(CMP)平面化上表面，並從表面上除去導電材料24。
參考圖4，介質層26澱積在介質層18上和在介質層18中形成的接觸/金屬線28上。介質層26優選如二氧化矽等的氧化物。
參考圖5和6，構圖並腐蝕介質層26形成通孔32和金屬線溝槽34，用於雙金屬鑲嵌澱積如鋁等的導電材料36形成通孔/金屬線38，如圖6所示。進行CMP平面化上表面並從表面除去導電材料36。
對半導體器件10進行圖1-6中介紹的工藝。例如在存儲器晶片的存儲器陣列部分30內形成接觸/金屬線28和通孔/金屬線38。
因此，需要減少半導體晶片上熔絲佔據的面積。也需要一種調節半導體器件內熔絲電阻的方法。此外還需要不用附加的工藝步驟和掩模就可以製造熔絲。
根據本發明的半導體器件的熔絲包括表面上設置有導電路徑的襯底，設置在襯底上的介質層，以及垂直於表面設置的垂直熔絲，熔絲穿過介質層並連接到導電路徑，垂直熔絲形成腔體，襯裡材料沿腔體的垂直表面設置，襯裡材料沿垂直的表面融化熔斷熔絲。
在另一實施例中，襯裡材料優選包括氮化鈦，熔絲優選包括鋁。介質層包括多層介質。導電路徑包括垂直於熔絲設置的導電襯裡，在導電襯裡和熔絲之間形成彎曲。流過熔絲的電流從彎曲朝向腔體。優選襯裡材料的電阻率大於熔絲的其它部分的電阻率。
垂直熔絲的製造方法包括以下步驟在半導體器件的介質層中垂直地形成熔絲孔，用導電層襯裡熔絲孔的側面，並在熔絲孔中澱積導電材料，其中導電層的電阻率大於導電材料的電阻率，導電材料形成腔體，導電層設置在腔體的垂直表面上。
同時製造存儲器晶片的垂直熔絲及接觸和通孔結構的方法包括以下步驟提供存儲器晶片，存儲器晶片包括在晶片的存儲器陣列部分中其上形成有器件的襯底，晶片還包括熔絲區域，在襯底上澱積第一介質層，形成穿過第一介質層的接觸，澱積第二介質層，同時形成熔絲孔和通孔，熔絲孔垂直地穿過第一和第二介質層形成，通孔向下形成到接觸，用導電層襯裡熔絲孔和通孔的側面，在熔絲孔和通孔中澱積導電材料，其中導電層的電阻率大於導電材料的電阻率，導電材料澱積在熔絲孔中，在熔絲孔中形成腔體，導電層設置在腔體的垂直表面上，形成的熔絲孔的開口大於通孔的開口，由此在同一工藝中在熔絲孔中形成腔體，同時填充通孔。
在另一方法中，澱積的步驟包括使用雙金屬鑲嵌工藝澱積導電材料的步驟。澱積的步驟包括澱積導電材料的潤溼層和在熔絲孔中澱積導電材料形成腔體。優選使用化學汽相澱積工藝澱積潤溼層。優選使用物理汽相澱積工藝澱積導電材料。還包括調節導電層厚度和腔體尺寸中的一個為熔絲提供預定的熔斷電壓。導電材料優選包括鋁，導電層優選包括氮化鈦。方法還包括使熔絲的電阻與熔絲要連接的外電路中的電阻匹配的步驟。
通過結合附圖閱讀下面對示例性實施例的詳細介紹，本發明的這些和其它目的、特點和優點將變得很顯然。
下面將參考附圖詳細介紹優選的實施例。
圖1為具有介質層和其上形成的金屬結構的常規襯底的截面圖；圖2為介質層澱積其上並且接觸孔形成其內的圖1的常規襯底的截面圖；圖3為根據現有技術在雙金屬鑲嵌工藝期間導電材料澱積在接觸孔中的圖2結構的截面圖；圖4為根據現有技術其上澱積有另一介質層的圖3結構的截面圖；圖5為根據現有技術穿過其它介質層到達接觸形成通孔的圖4結構的截面圖；圖6為根據現有技術在雙金屬鑲嵌工藝期間導電材料澱積在通孔中的圖5結構的截面圖；圖7為根據本發明具有穿過介質層到達導電結構形成的熔絲孔的半導體器件的熔絲區域的截面圖；圖8為根據本發明具有導電層或襯裡澱積在熔絲孔中的圖7結構的截面圖；圖9為根據本發明在雙金屬鑲嵌工藝期間在熔絲孔中澱積導電材料並形成具有襯裡覆蓋垂直壁的腔體由此形成垂直熔絲的圖8結構的截面圖；圖10為根據本發明示出了熔絲區域和存儲器晶片陣列的半導體器件的截面圖；圖11為根據本發明示出了襯裡和腔體的圖10中11的詳細放大截面圖；圖12為根據本發明示出了幾何尺寸的襯裡/導電層的截面圖13為根據本發明示出了熔絲中的功率消耗與具有不同的外部電阻的熔絲電阻之間的曲線圖；圖14為根據本發明的一個實施例的截面圖，具有襯裡、潤溼鋁層和物理澱積的鋁層的熔絲孔；圖15為根據本發明示出了圖14的物理澱積的鋁層的深度與不同臨界尺寸(CD)的澱積時間的曲線圖；以及圖16為根據本發明的另一個實施例的截面圖，在熔絲中有一個彎曲以減小熔斷電壓。
本發明涉及半導體的製造，特別涉及垂直熔絲及減少半導體晶片布局面積的方法。本發明包括襯裡方向垂直於晶片平面的熔絲的製造方法。根據本發明的熔絲垂直地設置，或為垂直方向的熔絲。根據本發明的垂直熔絲減少了熔絲佔據的面積。例如，如果現有技術設計的水平熔絲長度為4微米，寬度為0.5微米，厚度為0.5微米，從水平方向改變成垂直方向減少了約8倍的面積。本發明還包括將熔絲電阻調節到熔絲的最大功率消耗進而更容易熔斷熔絲的調節方法。在優選實施例中，垂直熔絲包括不需要附加掩模或工藝步驟形成的腔。引入腔的一個有利之處為減少了加熱熔斷熔絲的可能性。
使用形成圖1-6中介紹結構的工藝形成根據本發明的垂直熔絲。本發明方便地提供垂直熔絲以減少晶片的布局面積，並且不需要額外的工藝和掩模製造熔絲。換句話說，垂直熔絲在半導體器件的熔絲區域中和器件中的其它結構同時形成。下面藉助例如與垂直熔絲同時形成的具有存儲器陣列器件的存儲器件介紹垂直熔絲製造工藝。
現在具體參考附圖，其中從圖7開始，在幾個圖中類似的參考數字表示類似或相同的元件，顯示的半導體襯底12可以包括矽、絕緣體基外延矽、砷化鎵或本領域中已知的其它襯底。導電材料16澱積在介質層14上。也可以形成其它的導電結構用於其它類型的半導體器件。根據本領域中已知的工藝澱積並構圖介質層14。介質層14包括如TEOS等的氧化物、熱氧化物、矽烷、或高密度多晶矽。介質層18澱積在介質層14上。介質層18可以為如二氧化矽等的氧化物。
在陣列部分中構圖並腐蝕介質層18，形成雙金屬鑲嵌結構，如以上參考圖2和3介紹的。進行化學機械拋光(CMP)平面化介質層18的上表面。介質層26澱積在介質層18上。介質層26優選為如二氧化矽等的氧化物。構圖並腐蝕介質層26形成雙金屬鑲嵌熔絲孔102，同時形成接觸孔32和金屬線溝槽34用於雙金屬鑲嵌澱積，如圖5所示。優選使用光刻工藝進行熔絲孔102的構圖。可以使用反應離子腐蝕(RIE)工藝或化學下遊腐蝕(CDE)工藝腐蝕熔絲孔102，也可以採用其它的腐蝕技術。
熔絲孔102延伸穿過介質層18和介質層26到達導電材料16。對介質層18和介質層26介紹的腐蝕工藝優選對導電材料16有選擇性。導電材料16優選鎢、鋁或其它導電材料。
參考圖8，在熔絲孔102中形成薄導電層104。層104優選電阻率高於基底材料電阻的材料，或用於熔絲並在隨後的步驟中施加的材料。通過如化學汽相澱積(CVD)工藝等的澱積工藝形成層104。層104襯裡熔絲孔102(也參見圖9)。
參考圖9，使用雙金屬鑲嵌澱積工藝填充具有層104的熔絲孔102。優選使用物理汽相澱積工藝澱積導電材料106。也可以使用其它的保形塗敷工藝。導電材料106優選鋁(Al)，然而也可以使用其它的導電材料。在優選的實施例，層104包括電阻率高於鋁的金屬氮化物，例如氮化鈦(TiN)。如銅等的其它的導電材料和它們的合金可以用做層104。澱積工藝包括形成腔體108，允許熔絲熔斷期間層104的體積膨脹。與常規的水平設置的熔絲相比，提供的垂直熔絲結構顯著地減小了半導體器件的布局面積。
參考圖10，半導體器件的截面圖示出了根據本發明在相同的半導體器件上的熔絲區域160和存儲陣列區域162。圖11中顯示的細節11更詳細。
參考圖11，顯示了腔體區域的放大圖。層104襯裡腔體108並澱積導電材料106，由此形成腔體108。在熔絲110的工作期間，電流流過其中。當預定量的電流流過熔絲110時，熔絲110將熔斷。由於與導電材料106相比層104有較高的電阻率並減小的截面面積，因此在I2R加熱期間層104將由於融化而破損，其中I為電流，R為熔絲110的電阻。由於電流流動期間產生的高溫，腔體108使層104融化。層104膨脹進入腔體108內使穿過熔絲110的導電路徑斷裂。
熔絲110的一個重要方面是熔絲11可以製作成在不同的電流熔斷，並通過製造不同電阻(R)的熔絲達到最大的功率消耗。這可以許多方式實現。使功耗最大的一種方式是使熔絲110的電阻與外部電路的電阻(Rext)匹配。外部電路包括向熔絲110提供電流的電晶體(未示出)。參考圖12，通過改變通孔寬度/半徑，r1(半徑或到導電材料的外直徑/周邊的寬度或層104的內直徑/周邊)，腔體108的長度「L」(參見圖11)和/或厚度，層104的Δr，可以製作熔絲110的電阻。根據方程1和2這些關係如下A＝π((2·r1·Δr)-Δr2)方程1R＝ρL/A 方程2其中A為沿水平平面截取的熔絲110的截面面積，ρ為層104的電阻率。
參考圖13，顯示了根據本發明功耗與垂直熔絲中的電阻的關係曲線圖。曲線示出了對應於基本等於圖例中顯示的外部電阻(Rext)的熔絲電阻的最大功耗的點A、B和C。U為熔絲上的電壓。
本發明人進行的電測試顯示帶和不帶腔體108的鋁栓柱(導電材料106)的電阻之間沒有顯著的差異。電阻之間的差異變化約因數2。由於腔體108中栓柱的截面面積減少，因此電流密度增加，進而增加了電阻和溫度。
參考圖14，根據本發明的一個實施例，導電材料106優選不完全填充熔絲孔102。在一個實施例中，使用「冷鋁填充」技術填充熔絲孔102，並將腔體108留在其中。「冷鋁填充」使用CVD鋁潤溼層114，後接物理汽相澱積(PVD)或其它保形塗敷處理的鋁澱積層116。在鋁澱積之前形成層104，並起擴散阻擋層的作用，以在熔絲孔102中容納鋁。層104用做襯裡材料，封閉為根據本發明的垂直熔絲形成的腔體108。層104包括注入的(IMP)鈦(約250厚)和/或CVD氮化鈦(約50)。優選使用氮化鈦。
「冷鋁填充」包括以下特性。層104優選為向下到熔絲孔102底部的連續膜。潤溼層114優選為不連續膜，意味著沒有附加的導體，即僅有需要層116的表面需要潤溼。層116的填充深度隨通孔/接觸直徑(熔絲孔102)減小而增加。這些特點能通過尤其是改變垂直熔絲110的臨界尺寸(CD)控制腔體108的尺寸(電阻)。如圖15所示，圖示的曲線示出了PVD鋁填充的深度與熔絲孔的不同臨界尺寸(如圖例說明中指示的)的澱積時間。
在一個實施例中，垂直熔絲110與陣列接觸(圖1-6)一起形成。對於其內有腔體108的垂直熔絲110，臨界尺寸(通孔/熔絲孔102的直徑或寬度)優選大於接觸/通孔38。以此方式，確保腔體108並與導電材料澱積工藝無關。此外，不連續的鋁膜和連續的氮化鈦層形成電阻高於接觸/通孔28和38(圖1-6)的垂直熔絲。
參考圖16，通過填加彎曲152或彎入熔絲150內可以減小垂直熔絲150的熔斷電壓。本發明進行的模擬和實驗顯示這種結構將熔斷電壓降低約2的因子。這種改變取決於熔絲的幾何形狀。在一個實施例中，由於腔體位於熔絲150的直線部分中，因此電流流動的優選方向在箭頭「D」的方向內從彎曲152到腔體154。由此可以實現熔斷電壓的更大差異。
現已介紹了垂直熔絲及其製造方法的優選實施例(意在說明而不是限定)，應該注意鑑於以上教導本領域的技術人員可以進行修改和變形。因此應該理解可以在附帶的權利要求書界定的本發明的範圍和精神內對公開的本發明的特定實施例進行改變。現已按專利法的要求詳細並具體介紹了本發明，由專利文字要求和需要保護的陳述在附帶的權利要求書中。
權利要求
1.一種半導體器件的熔絲，包括表面上設置有導電路徑的襯底；設置在襯底上的介質層；以及垂直於表面設置的垂直熔絲，熔絲穿過介質層並連接到導電路徑，垂直熔絲形成腔體，襯裡材料沿腔體的垂直表面設置，襯裡材料能沿垂直的表面融化以熔斷熔絲。
2.根據權利要求1的熔絲，其中襯裡材料優選包括氮化鈦。
3.根據權利要求1的熔絲，其中熔絲包括鋁。
4.根據權利要求1的熔絲，其中介質層包括多層介質。
5.根據權利要求1的熔絲，其中導電路徑包括垂直於熔絲設置的導電襯裡，在導電襯裡和熔絲之間形成彎曲。
6.根據權利要求5的熔絲，其中流過熔絲的電流從彎曲朝向腔體。
7.根據權利要求1的熔絲，其中襯裡材料的電阻率大於熔絲的其它部分的電阻率。
8.一種垂直熔絲的製造方法，包括以下步驟在半導體器件的介質層中垂直地形成熔絲孔；用導電層襯裡熔絲孔的側面；以及在熔絲孔中澱積導電材料，其中導電層的電阻率大於導電材料的電阻率，導電材料形成腔體，導電層設置在腔體的垂直表面上。
9.根據權利要求8的方法，其中澱積的步驟包括使用雙金屬鑲嵌工藝澱積導電材料的步驟。
10.根據權利要求8的方法，其中澱積的步驟包括以下步驟澱積導電材料的潤溼層；以及在熔絲孔中澱積導電材料形成腔體。
11.根據權利要求10的方法，其中使用化學汽相澱積澱積潤溼層。
12.根據權利要求8的方法，其中使用物理汽相澱積工藝澱積導電材料。
13.根據權利要求8的方法，還包括調節導電層厚度和腔體尺寸中的一個以提供預定的熔絲熔斷電壓。
14.根據權利要求8的方法，其中導電材料包括鋁，導電層包括氮化鈦。
15.根據權利要求8的方法，還包括使熔絲的電阻與熔絲連接的外部電路的電阻匹配的步驟。
16.一種同時製造存儲器晶片的垂直熔絲及接觸和通孔結構的方法，包括以下步驟提供存儲器晶片，包括在晶片的存儲器陣列部分中其上形成有器件的襯底，晶片還包括熔絲區域；在襯底上澱積第一介質層；形成穿過第一介質層的接觸；澱積第二介質層；同時形成熔絲孔和通孔，熔絲孔垂直地穿過第一和第二介質層形成，通孔向下形成到接觸；用導電層襯裡熔絲孔和通孔的側面；以及在熔絲孔和通孔中澱積導電材料，其中導電層的電阻率大於導電材料的電阻率，導電材料澱積在熔絲孔中，在熔絲孔中形成腔體，導電層設置在腔體的垂直表面上，形成的熔絲孔的開口大於通孔的開口，由此在同一工藝中在熔絲孔中形成腔體，同時填充通孔。
17.根據權利要求16的方法，其中澱積的步驟包括使用雙金屬鑲嵌工藝澱積導電材料的步驟。
18.根據權利要求16的方法，其中澱積的步驟包括澱積導電材料的潤溼層。
19.根據權利要求18的方法，其中使用化學汽相澱積工藝澱積潤溼層。
20.根據權利要求19的方法，其中使用物理汽相澱積工藝澱積導電材料。
21.根據權利要求16的方法，還包括調節導電層厚度和腔體尺寸中的一個為熔絲提供預定的熔斷電壓。
22.根據權利要求16的方法，其中導電材料包括鋁，導電層包括氮化鈦。
23.根據權利要求16的方法，還包括使熔絲的電阻與熔絲連接的外電路中的電阻匹配的步驟。
全文摘要
根據本發明的半導體器件的熔絲包括表面上設置有導電路徑的襯底,設置在襯底上的介質層,以及垂直於表面設置的垂直熔絲,熔絲穿過介質層並連接到導電路徑,垂直熔絲形成腔體,襯裡材料沿腔體的垂直表面設置,襯裡材料沿垂直的表面融化熔斷熔絲。還包括垂直熔絲的製造方法。
文檔編號H01L23/525GK1275807SQ0010263
公開日2000年12月6日 申請日期2000年2月23日 優先權日1999年2月23日
發明者S·J·韋伯, A·C·布林特青格, R·伊古爾登, M·霍因基斯, C·納拉彥, R·范登博格 申請人:因芬尼昂技術北美公司, 國際商業機器公司