具有浪湧電流保護的半導體器件及其製造方法
2023-06-14 23:16:31
專利名稱：具有浪湧電流保護的半導體器件及其製造方法
技術領域：
本發明一般涉及寬帶隙半導體材料的半導體器件，具體地，涉及在碳化矽(SiC) 中製備的二極體(包括肖特基勢壘二極體和雙極結型二極體)，並涉及單片集成了這些二極體的結構，包括具有臺面邊緣終止的結構。
背景技術：
包括肖特基和PiN 二極體的單片器件已公知(例如，參見美國專利No. 6，861，723 和文獻1)。美國專利No. 6，573，128公開了一種SiC結勢壘肖特基(JBS)/合併的P-I-N肖特基(MPQ柵，其由在穿過外延生長層的等離子體蝕刻所限定的ρ-型島上沉積的肖特基金屬形成。然而，這種結構不能有效保護自己不受浪湧電流的影響，這是因為在P-型區上缺少P-型歐姆接觸以及由P-型區的輕摻雜所導致的不充分的電導調製。美國專利No. 6，104，043和No. 6，524，900公開了具有通過離子注入形成的重摻雜 P-型區的JBS/MPS 二極體。然而，如果如美國專利No. 6，104，043中所公開的那樣形成對重摻雜注入的P-型區的歐姆接觸，那麼在這種結構的漂移區中的電導調製將受到由剩餘注入損傷導致的少數載流子壽命較低的影響，甚至在高溫下熱退火之後也是如此。美國專利No. 4，982，260描述了通過蝕刻穿過由擴散產生的重摻雜p_型阱的 P-型發射區的限定。然而，由於(甚至在非常高的溫度下)摻雜物擴散進入SiC進行得非常緩慢，所以，作為實際的問題，通過離子注入，只能在η-型SiC中形成ρ-型阱，這就會帶來如上所述的缺點。美國專利No. 6，897，133記載了通過在ρ-型材料中蝕刻溝槽並利用ρ_型外延生長材料填充溝槽、隨後進行化學機械拋光或其它平坦化步驟來形成P-型發射區。然而，這種器件具有在常規工作條件下可顯著限制電流電導的JFET區。採用臺面邊緣終止(mesa edge termination)的SiC器件也已經公知(文獻2)。 然而，對於Si的臺面邊緣終止技術通常不能應用於SiC器件技術，原因在於，關於SiC的蝕刻和消除因蝕刻工藝所導致的損傷的困難(例如，參見美國專利No. 5，449，925和文獻3)。 在4H-SiC二極體中使用臺面終止也已經被公開了(美國專利No. 6，897，133、文獻4和5)。仍然需要具有改進特性的半導體器件。
發明內容
根據第一實施方案，提供了一種半導體器件的製造方法，該方法包括 選擇性地蝕刻穿過η-型SiC半導體襯底層上的η-型SiC半導體材料層上的ρ-型 SiC半導體材料層，從而在所述半導體器件的中央部分中暴露出下面的Π-型SiC半導體材料；以及選擇性地蝕刻穿過所述ρ-型半導體材料層和所述η-型SiC半導體材料層，從而在所述半導體器件的外圍部分中暴露出下面的η-型SiC半導體襯底層；從而，形成臺面結構，所述臺面結構包括在具有側壁和上表面的所述襯底層上的 η-型SiC半導體材料的凸起區，還包括由在所述η-型SiC半導體材料的所述上表面的外圍部分上的P-型SiC半導體材料的連續凸起區所環繞的、所述η-型SiC半導體材料的所述上表面的中央部分上的P-型SiC半導體材料的一個或多個離散凸起區；對所述半導體器件進行熱氧化，從而在ρ-型SiC半導體材料的未蝕刻表面上、在包含η-型半導體材料的所述凸起區的所述側壁的所述半導體器件的已蝕刻表面上、以及在暴露出的半導體襯底材料上形成氧化層；在所述氧化層上任選地形成一個或多個介電材料層；選擇性地蝕刻穿過所述氧化層，並且選擇性地蝕刻穿過在離散的P-型區之上以及在連續凸起區之上的任何介電材料層，從而暴露出下面的P-型SiC半導體材料；選擇性地蝕刻穿過所述氧化層和在暴露的η-型SiC半導體材料之上的任何介電材料層，從而在所述半導體器件的所述中央部分中暴露出下面的η-型SiC半導體材料；在所述離散的ρ-型區的暴露出的ρ-型SiC半導體材料上、並在所述ρ-型SiC半導體材料的連續凸起區的暴露出的P-型SiC半導體材料上，形成歐姆接觸；在所述歐姆接觸上並在暴露出的η-型SiC半導體材料上沉積肖特基金屬。根據第二實施方案，提供了一種半導體器件，該半導體器件包括η-型SiC半導體材料的離散凸起區，其處於η-型SiC半導體襯底層上，其中所述 η-型SiC半導體材料的離散凸起區具有上表面和側壁，並且其中所述SiC半導體襯底層延伸至所述側壁之外；ρ-型SiC半導體材料的一個或多個離散凸起區，其處於所述η-型SiC半導體材料的所述上表面的中央部分上；ρ-型SiC半導體材料的連續凸起區，其位於所述η-型SiC半導體材料的所述上表面的外圍部分上，並且環繞所述P-型SiC半導體材料的一個或多個離散凸起區，所述P-型 SiC半導體材料的連續凸起區具有外部邊緣；歐姆接觸，其處於所述ρ-型SiC的一個或多個離散凸起區上，並且處於所述ρ-型 SiC半導體材料的連續凸起區上；一個或多個介電材料層，其位於延伸至所述η-型SiC半導體材料的離散區的外圍之外的所述SiC半導體襯底層上，並且還位於所述Π-型區的所述側壁上，並且還位於所述 ρ-型SiC半導體材料的連續凸起區的所述外部邊緣上；以及第一金屬層，其處於以下部件上並且與其相接觸的所述P-型SiC的一個或多個離散凸起區之上的歐姆接觸；所述P-型SiC半導體材料的連續凸起區上的歐姆接觸；以及 η-型SiC半導體材料的區域。
圖1是根據第一實施方案的器件的示意性剖面圖；圖2是用於製備圖1的器件的示意性流程圖3示出了器件檯面上的ρ-型區的示例性布局；圖4A是臺面終止的4H_SiC PiN 二極體的示意性剖面圖；圖4B的曲線圖示出了在600V的反向偏置下對於不同界面電荷密度的、沿著臺面側壁的電場分布；圖5的曲線圖示出了在4H_SiC PiN 二極體中假定零界面電荷密度下沿著臺面側壁的電場動態分布；圖6示出了在5. 7 μ m、l. 25 X IO1W3的基層條件下，在臺面終止的二極體上測量的非破壞性雪崩擊穿；圖7A和7B是示出了在相同襯底上所測量的擊穿電壓㈧和所提取的Eidmax(B)的晶片圖譜。利用25V的步進來進行反向偏置測量。從圖譜中排除了 VB< 850V的器件；以及圖8的示意圖示出了在利用不同邊緣終止技術的4H_SiC PiN 二極體之間的產量分布比較。參考標號1 =N-型SiC襯底(例如，摻雜濃度大於1 X IO18cnT3)2 外延生長的SiC層(η-型)。該層的代表性的厚度可以為0. 75 μ m-100 μ m，並且代表性的摻雜濃度可以為5 X IO14-I X 1017cm_3。3 外延生長的SiC層(ρ-型)。該層的代表性的厚度可以為0. 2 μ m-5 μ m,並且代表性的摻雜濃度可以為大於5X 1018cm_3。4:單層或多層介電疊層5 對η-型SiC材料的歐姆接觸6 對ρ-型SiC材料的歐姆接觸7:肖特基接觸8 前側最終金屬化9 背面最終金屬化
具體實施例方式根據一個實施方案，該器件包括單片集成的肖特基勢壘二極體和以並聯方式連接的ρ-型/本徵/n-型(PiN)結型二極體。圖1示出了示例性的器件。在正常工作條件下， 該器件作為肖特基勢壘二極體，其中電流的大部分流過肖特基接觸。然而，在浪湧電流條件下，電流主要流過p-n結，原因在於，在較大的電流密度下由於電導調製導致了漂移電阻的顯著降低。由以下的數學式可說明此現象，此數學式計算出具有正向電流密度Jf WPiN 二
極管的基區的具體電阻(文獻6)
權利要求
1.一種半導體器件，包括η-型SiC半導體材料的離散凸起區，其處於η-型SiC半導體襯底層上，其中所述η_型 SiC半導體材料的離散凸起區具有上表面和側壁，並且其中所述SiC半導體襯底層延伸至所述側壁之外；P-型SiC半導體材料的一個或多個離散凸起區，其處於所述η-型SiC半導體材料的所述上表面上；歐姆接觸，其處於所述ρ-型SiC的一個或多個離散凸起區上； 一個或多個介電材料層，其位於延伸至所述η-型SiC半導體材料的離散區的外圍之外的所述SiC半導體襯底層上，並且還位於所述η-型區的所述側壁上；以及第一金屬層，其處於以下部件上並且與其相接觸所述P-型SiC半導體材料的一個或多個離散凸起區之上的歐姆接觸；以及鄰近於且處於所述P-型SiC半導體材料的一個或多個離散凸起區之間的η-型SiC半導體材料的離散凸起區的上表面之上的歐姆接觸，其中所述第一金屬層與所述η-型SiC半導體材料的離散凸起區的上表面上的η-型 SiC半導體材料形成肖特基結。
2.根據權利要求1所述的半導體器件，進一步包括在與所述η-型半導體材料層相對的所述半導體襯底層上的歐姆接觸。
3.根據權利要求2所述的半導體器件，進一步包括第二金屬層，其與所述η-型半導體材料層相對的所述半導體襯底層上的歐姆接觸相接觸。
4.根據權利要求1所述的半導體器件，其中所述η-型SiC襯底的摻雜濃度大於IX IO18CnT3。
5.根據權利要求1所述的半導體器件，其中所述η-型SiC半導體區的摻雜濃度為 5 X IO14-I X IO1Wo
6.根據權利要求1所述的半導體器件，其中所述P-型SiC半導體材料的一個或多個離散凸起區的摻雜濃度均為5X1014-lX1017CnT3。
7.根據權利要求1所述的半導體器件，其中所述η-型SiC半導體區的厚度為 0. 75μπι_100μπι。
8.根據權利要求1所述的半導體器件，其中所述ρ-型SiC半導體材料的一個或多個離散凸起區和所述P-型SiC半導體材料的連續凸起區的厚度均為0. 2-5 μ m。
9.根據權利要求1所述的半導體器件，其中所述歐姆接觸材料包括鎳。
10.根據權利要求1所述的半導體器件，其中用鋁對所述P-型SiC半導體材料進行摻ο
11.根據權利要求1所述的半導體器件，其中用氮對所述η-型SiC半導體材料進行摻^k ο
12.根據權利要求1所述的半導體器件，其中所述一個或多個介電材料層包括氧化層。
13.根據權利要求1所述的半導體器件，其中所述P-型SiC半導體材料的一個或多個離散凸起區均具有上表面和側壁，並且其中所述歐姆接觸形成在所述P-型SiC半導體材料的一個或多個離散凸起區的上表面上。
14.根據權利要求13所述的半導體器件，其中肖特基金屬處於所述P-型SiC半導體材料的一個或多個離散凸起區的上表面上的歐姆接觸上。
15.根據權利要求1所述的半導體器件，其中所述P-型SiC半導體材料的一個或多個離散凸起區為外延區。
16.根據權利要求1所述的半導體器件，其中所述η-型SiC半導體材料的離散凸起區為外延區。
全文摘要
本發明提供了一種具有浪湧電流保護的寬帶隙半導體器件及其製造方法。該半導體器件包括通過等離子體蝕刻穿過在重摻雜n-型襯底上生長的第一外延層而形成的輕摻雜n-型區，還包括通過等離子體蝕刻穿過在第一外延層上生長的第二外延層而形成的多個重摻雜p-型區。在p-型區上以及在n-型襯底的背面上形成歐姆接觸。在n-型區的上表面上形成肖特基接觸。在正常工作條件下，器件中的電流流過肖特基接觸。然而，由於來自於p-型區的少數載流子注入而導致的電導調製，使得該器件能夠承受非常高的電流密度。
文檔編號H01L29/868GK102522432SQ20111043883
公開日2012年6月27日 申請日期2007年5月1日 優先權日2006年5月2日
發明者伊格爾·桑金, 約瑟夫·尼爾·梅裡特 申請人:Ssscip有限公司