半導體襯底、半導體器件和半導體襯底的製造方法
2023-06-15 01:10:11 2
專利名稱：半導體襯底、半導體器件和半導體襯底的製造方法
技術領域：
本發明涉及在絕緣體層上具有半導體層的半導體襯底、使用該半導體 襯底的半導體器件以及製造該半導體襯底的方法。更具體地，本發明涉及 一種半導體襯底及其類似物，該半導體襯底採用如下構造在表面附件從 表面側開始依次形成第一絕緣體層和第二絕緣體層，所述第一絕緣體層具 有均勻的深度分布；夾在第一和第二絕緣體層之間的半導體層在預定位置
具有厚部，以便於當夾在兩個絕緣體層之間的半導體層形成厚部時對在半 導體層中在表面側形成的電子器件進行設計。
背景技術：
現有技術建議在絕緣體上矽(SOI)襯底上形成光波導，從而利用該 光波導實現SOI襯底中形成的功能區域之間的光通信。
例如，日本專利申請公開No. 2002-14242和2002-323633公開了，通 過將作為SOI襯底的絕緣體層的預置氧化矽膜用作下部包層，處理作為 SOI襯底的半導體層的矽層以形成核芯，然後在SOI襯底的表面上沉積氧 化矽膜以形成上部包層，從而得到折射率差較大的光波導。
如果按照上述日本專利申請公開No. 2002-14242和2002-323633中所 述在SOI襯底上形成光波導，則表面側矽層用作光波導的核芯。因此，無 法在SOI襯底中形成光波導的位置上形成電子器件，這對於使用例如SOI 襯底的片上系統(system-on-chip， SOC)的小型化是不利的。
因此，可以構思採用如下一種SOI襯底(下文稱為"雙結構SOI襯 底")在表面附近兩次形成絕緣體層，以使這兩個絕緣體層和夾在它們 之中的半導體層可以構成光波導。圖1示出了其中形成有光波導的雙結構 SOI襯底50的構造。
雙結構SOI襯底50具有如下構造在矽襯底51上，經由絕緣膜(氧化矽膜)52形成矽層(單晶矽膜)53，然後在矽層53上，經由絕緣膜 (氧化矽膜)54形成矽層(單晶矽膜)55。
在此情況下，形成的下層絕緣膜52具有均勻的深度分布，而另一方 面，形成的上層絕緣膜54具有不均勻的深度分布，以使夾在絕緣膜52和 54之間的矽層53沿預定路線形成一個厚部。這裡，由於矽(Si)的折射 指數為3.5而二氧化矽(Si02)的折射指數為1.5，因此矽層53的厚部提 供了核芯，並且對應於該厚部的絕緣膜52和54提供了包層，從而沿預定 路線形成了光波導56。
圖2示出了一種半導體器件，其中，在雙結構SOI襯底50的表面側 的矽層55上，形成構成中央處理單元(CPU)、存儲器等的電子器件57 (例如，MOS器件等)。
由於絕緣膜52和54以及夾在其間的矽層53構成了雙結構SOI襯底 50中的光波導56，因此電子器件57甚至可以形成在光波導56的正上方的 矽層55上。因此，通過採用這種雙結構SOI襯底50，可使SOC器件小型 化。
然而，在雙結構SOI襯底50中，上層絕緣膜54具有不均勻的深度分 布，使得表面側矽層55厚度不均勻。因此，當在矽層55上形成例如MOS 器件時，很難使在對應於光波導56的矽層55的薄部上形成的MOS的特 性與在不對應光波導56的矽層55的厚部上形成的MOS器件的特性相匹 配。此外，具有不同特性的各種MOS器件混用增加了設計電子器件的整 體複雜性。
發明內容
本發明的一個構思涉及一種半導體襯底，其特徵在於，所述半導體襯 底從表面側依次包括第一半導體層、第一絕緣體層、第二半導體層和第二 絕緣體層，其中所述第一絕緣體層具有均勻的深度分布；所述第二半導 體層在預定位置具有厚部。
在本發明中，半導體襯底從表面側依次包括第一半導體層、第一絕緣 體層、第二半導體層和第二絕緣體層。上層的第一絕緣體層具有均勻的深度分布，並且第二半導體層在預定位置具有厚部。在此情況下，為了在第 二半導體層中提供厚部，下層的第二絕緣體層具有不均勻的深度分布。該 厚部構成了例如光波導，並且通過沿預定路線形成厚部，沿預定路線形成 了光波導。
例如，本發明的半導體襯底如下製造。首先在半導體襯底上形成預定 圖案化掩膜的條件下將氧離子注入半導體襯底，然後對半導體襯底進行熱 處理，從而形成具有不均勻的深度分布的第二絕緣體層。接下來，在將預 定圖案化掩膜從半導體襯底去除的條件下，將氧離子注入半導體襯底，然 後對半導體襯底進行熱處理，從而在第二絕緣體層上形成具有均勻深度分 布的第一絕緣體層。
或者，本發明的半導體襯底還可以如下製造。首先在第一半導體襯底 上形成預定圖案化掩膜的條件下將氧離子注入第一半導體襯底，然後對半 導體襯底進行熱處理，從而形成具有不均勻的深度分布的第二絕緣體層。 接下來，將包括具有均勻的深度分布的第一絕緣體層的第二半導體襯底結 合到第一半導體襯底的表面上。此外，通過將第二半導體襯底結合到第一 半導體襯底表面上而得到的半導體襯底的半導體層的厚度在表面處被減 小。例如，當減小在表面處半導體層的厚度時，進行以下步驟通過離子 注入在預定位置上實現解離的步驟，以及解離後的表面拋光步驟。
在本發明的半導體襯底表面側的半導體層上，形成構成例如CPU和存 儲器的電子器件，由此獲得預定的半導體器件。在此情況下，由於上層的 第一絕緣體層具有均勻的深度分布，第一半導體層在表面側具有均勻的厚 度。因此，如果在第一半導體層上在表面側形成例如MOS器件，就很容
易使對應於第二半導體層的厚部的第一半導體層的部分上製造的MOS器
件的特性與不對應於第二半導體層的厚部的第一半導體層的部分上製造的
MOS器件的特性相匹配，以便於從整體上設計電子器件。
根據本發明，第一絕緣體層和第二絕緣體層從表面側依次在表面附近 形成，第一絕緣體層具有均勻的深度分布，並且夾在第一和第二絕緣體層 之間的半導體層在預定位置具有厚部，以便於當夾在兩個絕緣體層之間的 半導體層形成厚部時對在半導體層中表面側形成的電子器件進行設計。
圖1為雙結構SOI襯底的構造示例的剖面圖2示出了使用雙結構SOI襯底的半導體器件；
圖3示出了可應用本發明的SOC器件的一個實例；
圖4為雙結構SOI襯底的構造剖面圖5為使用雙結構SOI襯底的半導體器件的剖面圖6A示出了製造半導體襯底(半導體器件)的一個步驟；
圖6B示出了製造半導體襯底(半導體器件)的一個步驟；
圖6C示出了製造半導體襯底(半導體器件)的一個步驟；
圖6D示出了製造半導體襯底(半導體器件)的一個步驟；
圖6E示出了製造半導體襯底(半導體器件)的一個步驟；
圖7A示出了根據SIMOX方法製造雙結構SOI襯底的一個步驟； 圖7B示出了根據SIMOX方法製造雙結構SOI襯底的一個步驟； 圖7C示出了根據SIMOX方法製造雙結構SOI襯底的一個步驟； 圖7D示出了根據SIMOX方法製造雙結構SOI襯底的一個步驟； 圖8A示出了根據結合(拋光)方法製造雙結構SOI襯底的一個步
驟；
圖8B示出了根據結合(拋光)方法製造雙結構SOI襯底的一個步
驟；
圖8C示出了根據結合(拋光)方法製造雙結構SOI襯底的一個步
驟；
圖8D示出了根據結合(拋光)方法製造雙結構SOI襯底的一個步
驟；
圖9A示出了根據結合(智能切割)方法製造雙結構SOI襯底的一個 步驟；
圖9B示出了根據結合(智能切割)方法製造雙結構SOI襯底的一個 步驟；
圖9C示出了根據結合(智能切割)方法製造雙結構SOI襯底的一個步驟；
圖9D示出了根據結合(智能切割)方法製造雙結構SOI襯底的一個 步驟；
圖9E示出了根據結合(智能切割)方法製造雙結構SOI襯底的一個 步驟；
圖IO為雙結構SOI襯底的另一種構造的剖面圖11為雙結構SOI襯底的另一種構造的剖面圖。
具體實施例方式
下面描述本發明的實施方式。圖3示出了可應用本發明的片上系統 (SOC)器件100。 SOC器件100是LSI (大規模集成電路)系統，其具 有兩個中央處理單元(CPU) 101A和IOIB、動態隨機存儲器(DRAM) 102、只讀存儲器(ROM) 103、邏輯IC 104、模擬IC 105、串行I/F單元 106、並行I/F單元107和光學埠 108。光纖100與SOC器件100的光學 埠108連接，用於與外界通信。
SOC器件100以雙結構SOI襯底10的方式形成。圖4示出了雙結構 SOI襯底IO的構造。形成的雙結構SOI襯底IO具有以下構造矽層(單 晶矽膜)13經由絕緣膜(氧化矽膜)12形成在矽襯底11上，矽層(單晶 矽膜)15經由絕緣膜(氧化矽膜)14形成在矽層13上。
換句話說，雙結構SOI襯底10從表面側開始依次包括矽層15、絕緣 膜14、矽層13和絕緣膜12。這裡，矽層15構成第一半導體層，絕緣膜 14構成第一絕緣體層，矽層13構成第二半導體層，絕緣膜12構成第二絕 緣體層。
在雙結構SOI襯底10中，形成的上層絕緣膜14具有均勻的深度分 布，而另一方面，形成的下層絕緣膜12具有不均勻的深度分布，以使夾 在絕緣膜12和14之間的矽層13具有沿預定路線形成的厚部。這裡，由於 矽(Si)的折射指數為3.5而二氧化矽(Si02)的折射指數為1.5，因此矽 層13的厚部提供了核芯，並且對應於該厚部的絕緣膜12和14提供了包 層，從而沿預定路線形成了光波導16。在上述SOC器件100中，使用光波導在例如CPU 101A和CPU 101B 之間進行光通信。如上所述，將形成在雙結構SOI襯底IO上的光波導16 用於上述光通信。
上述SOC器件IOO是半導體器件，其中，如圖5所示，電子器件17 (例如構成CPU、存儲器等的MOS器件等)形成在雙結構SOI襯底10的 矽層15表面側上。
在雙結構SOI襯底10中，光波導16由絕緣膜12和14以及夾在其間 的矽層13形成，因此電子器件17甚至可以形成在光波導16的正上方的矽 層15上。因此，通過採用這種雙結構SOI襯底10，可使SOC器件小型 化。
此外，由於上層絕緣膜14在雙結構SOI襯底10中具有均勻的厚度， 使得矽層15在表面側具有均勻的厚度。因此，當在矽層15上形成例如 MOS器件時，容易使在對應於矽層13的厚部的矽層15的部分上製造的 MOS器件的特性與不對應於矽層13的厚部的矽層15的部分上製造的 MOS器件的特性相匹配，以便於從整體上設計電子器件。
接下來，參考圖6A-6E描述製造上述雙結構SOI襯底10以及使用雙 結構SOI襯底10的半導體器件的步驟。
首先，如圖6A所示，將矽襯底11的表面熱氧化以在其上形成氧化矽 膜，然後通過按照光波導的圖案去除氧化矽膜來形成掩膜18。
接下來，如圖6B所示，在矽襯底11的表面上存在掩膜18的條件下 注入氧化物離子(如箭頭所示)，從而在矽襯底11中形成氧化物離子注 入層llox。在此情況下，在存在掩膜18的部分中，離子速度被掩膜18減 速，因而氧化物離子注入較淺，而在不存在掩膜的部分中，氧化物離子注 入較深。
接下來，如圖6C所示，通過對其中經注入氧化物離子形成氧化物離 子注入層的矽襯底11進行高溫退火處理，注入的氧化物離子與矽互相反 應，在矽襯底11中形成絕緣膜(氧化矽膜)12。絕緣膜12在對應於光波 導圖案的部分形成得較深，因而具有不均勻的深度分布。通過形成絕緣膜 12，最初的矽襯底11在深度方向上分為兩部分，因而在絕緣膜12上形成矽層(單晶矽膜)13。應當注意，在退火處理之前或之後或者在襯底己退 火到一定程度之後，將掩膜18去除。此外，在某些情況下，在退火步驟 前要形成表面保護層，從而防止在退火步驟過程中出現不必要的氧化。
接下來，如圖6D所示，相對於如圖6C形成的襯底，通過公知的SOI 襯底製造技術將絕緣膜(氧化矽膜)14和矽層(單晶矽膜)15形成在矽 膜13上，由此得到雙結構SOI襯底10。絕緣膜14具有均勻的深度分布， 因而矽層15也具有均勻的深度。在此情況下，對應於光波導圖案在矽層 13中形成了厚部，從而提供光波導16。
接下來，如圖6E所示，在矽層15上形成電子器件17 (例如構成 CPU、存儲器等的MOS器件等)，從而形成使用雙結構SOI襯底10的半 導體器件，例如SOC器件IOO (見圖3)。
下面描述從上述圖6C所示的襯底得到圖6D所示的雙結構SOI襯底 10的其它製造步驟。這裡，描述採用下列任何一種方法的製造步驟 (1)矽注入氧化物(SIMOX)方法；(2)結合(拋光)方法；(3)結 合(智能切割)方法；等等。
下面描述使用(1) SIMOX方法的雙結構SOI襯底製造步驟(見圖 7A-7D)。
首先，如圖7A所示，提供如圖6C所示的襯底(SOI襯底)。該襯底 通過在矽襯底ll上經由絕緣膜(氧化矽膜)12形成矽層13而得到。矽層 13應當具有外延生長等步驟中所需的厚度。
接下來，如圖7B所示，穿過矽層13的表面將氧化物離子注入(如箭 頭所示)，從而在矽層13中形成氧化物離子注入層13ox。在此情況下， 在襯底表面上各處氧化物離子都被注入相同的深度。
接下來，如圖7C所示，進行高溫退火處理以使注入的氧化物離子與 矽互相反應，從而在矽層13中形成由氧化矽膜形成的絕緣膜14。形成的 絕緣膜14具有均勻的深度分布。通過形成絕緣膜14，最初的矽層13在深 度方向上分為兩部分，導致在絕緣膜14上形成矽層(單晶矽膜)15。
通過如此形成絕緣膜14，絕緣膜12、矽層13、絕緣膜14和矽層15 被依次形成在矽襯底11上，從而得到雙結構SOI襯底11，其中光波導16形成在夾在絕緣膜12和14之間的矽層13的厚部。
接下來，如圖7D所示，將矽層15的厚度調節到預定厚度。例如，通
過外延生長步驟增大厚度，或通過形成熱氧化膜和蝕刻步驟減小厚度。
下面描述使用(2)結合(拋光)方法的雙結構SOI襯底製造步驟 (見圖8A-8D)。
首先，如圖8A所示，提供如圖6C所示的襯底(SOI襯底)。該襯底 通過在矽襯底11上經由絕緣膜(氧化矽膜)12形成矽層13而得到。然 後，將矽層13的表面熱氧化以形成氧化矽膜19。矽層13應當具有外延生 長等步驟中所需的厚度。
另外，如圖8B所示，提供矽襯底20並熱氧化以在其表面形成氧化矽 膜21。接下來，如圖8C所示，將圖8B所示提供的矽襯底20結合到如圖8A 所示提供的SOI襯底上。在此情況下，矽襯底20的氧化矽膜21被布置在 SOI襯底的氧化矽膜19上，然後通過施加熱量和壓力使它們彼此結合。
接下來，如圖8D所示，通過拋光(例如化學機械拋光(CMP))將 矽層15表面側的厚度調節成預定厚度。以此方式，在矽襯底li上依次形 成絕緣膜12、矽層13、絕緣膜14和矽層15，從而得到雙結構SOI襯底 10，其中光波導16形成在夾在絕緣膜12和14之間的矽層13的厚部。
下面描述使用(3)結合(智能切割)方法的雙結構SOI襯底製造步 驟(見圖9A-9E)。
首先，如圖9A所示，提供如圖6C所示的襯底(SOI襯底)。該襯底 通過在矽襯底11上經由絕緣膜(氧化矽膜)12形成矽層13而得到。然 後，將矽層13的表面熱氧化以形成氧化矽膜22。矽層13應當具有外延生 長等步驟中所需的厚度。
另外，如圖9B所示，提供矽襯底23。在矽襯底23中注入氫離子(如 箭頭所示)以形成氫離子注入層23hy，從而可確定襯底的分離位置。
接下來，如圖9C所示，將如圖9B所示提供的矽襯底23結合到如圖 9A所示提供的SOI襯底上。在此情況下，將矽襯底的表面布置在SOI襯 底的氧化矽膜22上，然後通過施加熱量和壓力使它們彼此結合。接下來，如圖9D所示，通過加熱升高溫度以使襯底出現由於被注入
的氫離子的濃度而分離的現象，矽襯底23在襯底分離位置被切斷並分 離。然後，如圖9E所示，在分離位置對矽襯底23進行拋光，得到成品。 以此方式，在矽襯底11上依次形成絕緣膜12、矽層13、絕緣膜14和矽 層15，從而得到雙結構SOI襯底10，其中光波導16形成在夾在絕緣膜12 和14之間的矽層13的厚部。
應當注意，可以用由鍺、應變矽、矽鍺等製成的襯底代替在上述結合 (拋光)方法中使用的矽襯底20或上述結合(智能切割)方法中使用的 矽襯底23，來製造與雙結構SOI襯底IO類似的襯底，並且這樣的襯底可 用來代替雙結構SOI襯底10。而且，可以考慮用由鍺、應變矽、矽鍺等制 成的襯底代替在SIMOX方法中使用的矽層13，在半導體層中形成絕緣膜 14，從而製造與雙結構SOI襯底10類似的襯底，並且這樣的襯底可用來 代替雙結構SOI襯底10。
此外，在上述實施方式中，如圖4所示形成雙結構SOI襯底10，使絕 緣膜12和絕緣膜14在厚部(其中矽層13構成光波導16)以外的其它位 置也被夾在其間的矽層13分隔。
然而，如圖10和圖11所示，在雙結構SOI襯底IOA和IOB中，矽層 13僅存在於構成光波導16的位置上，而絕緣膜12和14在其它位置上彼 此接觸，這樣的雙結構SOI襯底也是可以的。
圖IO所示的雙結構SOI襯底IOA例如通過以下方法製造提供如圖 6C所示的SOI襯底；拋光矽層13以使矽層13僅存在於構成光波導16的 位置上；在矽層13上結合其中形成有絕緣膜(氧化矽膜)14的矽襯底 (矽層)15。
圖11所示的雙結構SOI襯底10B例如通過以下方法製造提供常規 的SOI襯底，其中絕緣膜12和矽層13形成在矽襯底11上，矽膜12具有 均勻的深度分布；蝕刻該襯底以使矽層13僅存在於光波導16的位置上； 沉積絕緣膜(氧化矽膜)14;平整絕緣膜14的表面；在絕緣膜14上沉積 矽層15。工業應用性
當在夾在兩個絕緣體層之間的半導體層中形成厚部並將其例如用作光 波導時，本發明有助於對在半導體層表面側上形成電子器件而進行的設 計，並可以應用於半導體器件(SOC器件)，在該半導體器件的襯底中形 成光波導以在預定的功能區域之間建立光通訊。
權利要求
1.一種半導體襯底，其特徵在於，所述半導體襯底從表面側開始依次包括第一半導體層、第一絕緣體層、第二半導體層和第二絕緣體層，其中所述第一絕緣體層具有均勻的深度分布；所述第二半導體層在預定位置具有厚部。
2. 如權利要求1的半導體襯底，其特徵在於，所述厚部構成光波導。
3. —種半導體器件，其特徵在於，所述半導體器件包括如下半導體襯 底，所述半導體襯底從表面側開始依次包括第一半導體層、第一絕緣體 層、第二半導體層和第二絕緣體層；以及形成在所述半導體襯底的所述第 一半導體層上的電子器件，其中所述第一絕緣體層具有均勻的深度分布； 所述第二半導體層在預定位置具有厚部。
4. 一種製造半導體襯底的方法，其特徵在於，所述方法包括 第一步驟，在所述半導體襯底上形成預定圖案化掩膜的條件下將氧離子注入所述半導體襯底，然後對所述半導體襯底進行熱處理，從而形成具 有不均勻的深度分布的第二絕緣體層；和第二步驟，在所述第一步驟後，在從所述半導體襯底上去除所述預定 圖案化掩膜的條件下將氧離子注入所述半導體襯底，然後對所述半導體襯 底進行熱處理，從而在所述第二絕緣體層上方形成具有均勻的深度分布的 第一絕緣體層。
5. —種製造半導體襯底的方法，其特徵在於，所述方法包括第一步驟，在第一半導體襯底上形成預定圖案化掩膜的條件下將氧離 子注入所述第一半導體襯底，然後對所述半導體襯底進行熱處理，從而形成具有不均勻的深度分布的第二絕緣體層；第二步驟，在所述第一步驟後，將包括具有不均勻的深度分布的第一 絕緣體層的第二絕緣體襯底結合到所述第一半導體襯底的表面上；和第三步驟，在所述第二步驟後，減小如下半導體襯底表面上的半導體層的厚度，所述半導體襯底是通過將所述第二半導體襯底結合到所述第一 半導體襯底的表面上而得到的。
6.如權利要求5的製造半導體襯底的方法，其特徵在於，所述第三步 驟包括通過離子注入在預定位置上進行解離的步驟；和 在所述解離後對表面進行拋光的步驟。
全文摘要
當在夾在兩個絕緣體層之間的半導體層中形成厚部(例如光波導)時，可以很容易地設計在半導體層表面側上形成的電子器件。雙結構SOI襯底(10)從表面側開始依次包括矽層(15)、絕緣膜(氧化矽膜)(14)、矽層(13)和絕緣膜(12)。形成的上層絕緣膜(14)具有均勻的深度分布，而形成的下層絕緣膜(12)具有不均勻的深度分布，因而沿預定路線在矽層(13)中形成厚部。Si的折射指數為3.5，SiO2的折射指數為1.5，矽層(13)的厚部提供了核芯，並且對應於該厚部的絕緣膜(12)和(14)提供了包層，從而沿預定路線形成了光波導(16)。由於矽層(15)在表面側具有均勻的厚度，因此容易使在矽層(13)的各個部分上製造的MOS器件的特性實現平衡，而且便於對電子器件進行整體設計。
文檔編號H01L27/15GK101317257SQ20068004408
公開日2008年12月3日 申請日期2006年11月17日 優先權日2005年11月24日
發明者木島公一朗 申請人:索尼株式會社