具有厚底部屏蔽氧化物的溝槽雙擴散金屬氧化物半導體器件的製備的製作方法

2023-06-10 13:34:16

專利名稱：具有厚底部屏蔽氧化物的溝槽雙擴散金屬氧化物半導體器件的製備的製作方法
技術領域：
本發明主要涉及一種溝槽DMOS的製備方法，更確切地說，是一種帶有可變厚度的柵極氧化物的溝槽DMOS的製備方法。
背景技術：
DMOS (雙擴散M0S)電晶體是一種MOSFET (金屬氧化物半導體場效應管)，利用兩個順序擴散階梯，校準到一個公共邊上，構成電晶體的通道區。DMOS電晶體通常是高電壓、高電流器件，既可以作為分立式電晶體，也可以作為功率集成電路的元件。DMOS電晶體僅用很低的正向電壓降，就可以在單位面積上產生高電流。
典型的DMOS電晶體是一種叫做溝槽DMOS電晶體的器件，其中通道位於溝槽的側壁上，柵極形成在溝槽中，溝槽從源極延伸到漏極。布滿了薄氧化層的溝槽用多晶矽填充，比平面垂直DMOS電晶體結構對電流的限制還低，因此它的導通電阻較小。必須簡單地製備一種溝槽DMOS電晶體，使可變厚度柵極溝槽氧化物的巧妙地置於溝槽內部的各個部分，以便使器件的性能達到最優化。例如，最好將一個較薄的柵極氧化物，置於溝槽的上部，以便最大化通道電流。相比之下，將一個較厚的柵極氧化物置於溝槽底部，可以承載較高的柵極-至-漏極擊穿電壓。美國專利號為US4941026的專利提出了一種垂直溝道半導體器件，包 括一個具有可變厚度氧化物的絕緣柵極電極，但文中沒有說明如何製備該器件。美國專利號為US4914058的專利提出了一種製備DMOS的工藝，包括將氮化物布滿凹槽，刻蝕內部凹槽，使側壁穿過第一凹槽的底部延伸，通過氧化生長，將電介質材料布滿內部凹槽，以增加內部凹槽側壁上的柵極溝槽電介質的厚度。美國專利號為2008/0310065的專利提出了一種瞬態電壓抑制(TVS)電路，具有單向阻滯以及對稱的雙向阻滯性能，與電磁幹擾(EMI)過濾器相結合，位於第一導電類型的半導體襯底上。TVS電路與EMI過濾器相結合還包括一個沉積在表面上的接地端，用於對稱的雙向阻滯結構，在半導體襯底的底部，用於單向阻滯結構，輸入端和輸出端沉積在頂面上，至少一個穩壓二極體和多個電容器沉積在半導體襯底中，通過直接電容耦合，無需中間的浮體區，以便將接地端耦合到輸入和輸出端上。電容器沉積在溝槽中，內襯有氧化物和氮化物。正如原有技術所示，如果在溝槽中均勻地形成一種厚氧化物的話，使溝槽的縱橫t匕(深度A比上寬度B)較高，這在溝槽中進行多晶矽柵極背部填充時，會遇到困難。例如，圖1A-1D表示製備原有技術的單一柵極的原有技術的剖面圖。正如圖IA所示，溝槽106形成在半導體層102中。厚氧化物104形成在溝槽106的底部和側壁上，增大了溝槽的縱橫比A/B。多晶矽108原位沉積在溝槽106中。由於多晶矽沉積的高縱橫比，如圖IB所示，會形成一個鎖眼110。如圖IC所示，先對多晶矽108進行回刻，然後如圖ID所示，對整個多晶矽108進行各向同性的高溫氧化(HTO)氧化物刻蝕，僅保留一部分鎖眼110。圖2為一種現有的具有屏蔽多晶矽柵極的屏蔽柵極溝槽(SGT)器件200的剖面圖，第一多晶矽結構之間的內部-多晶矽氧化物(IPO) 202，構成柵極204，第二多晶矽結構206作為導電屏蔽。依據一種原有技術工藝，這種結構是在兩個多晶矽結構204和206之間形成IP0202時，通過含有兩個(IP0氧化層202和多晶矽層206的)回刻工序的過程形成的。尤其是，構成屏蔽206的多晶矽沉積在溝槽中，並回刻，HDP氧化物形成在屏蔽206上，並回亥IJ，以便為構成柵極結構204的多晶矽的沉積留出空間。這種方法的不足在於，整個晶圓上，IPO的厚度可操控性很差。IPO的厚度與兩個獨立、不相關的回刻工藝有關，即多晶矽的刻蝕或氧化物的刻蝕或總的刻蝕過程，都會影響IPO厚度的不均勻性以及局部減薄。而且，在上述方法中，柵極溝槽電介質在側壁的較厚部分上的厚度，以及在溝槽底部的厚度，是相互關聯的。一個厚度的改變必然弓I起另一個厚度的改變。

發明內容
在本發明的一個實施方式中，本發明提供的一種用於製備半導體器件的方法，包括
步驟a :在半導體層中製備寬度為A的第一溝槽；
步驟b :用絕緣材料填充第一溝槽；
步驟c :除去所選的部分絕緣材料，留下在第一溝槽底部的一部分絕緣材料；
步驟d :在第一溝槽的剩餘部分的一個或多個側壁上，製備一個或多個 預設寬度為Tl的隔片；
步驟e :使用一個或多個隔片作為掩膜，各向異性地刻蝕第一溝槽底部的絕緣材料，在絕緣物中形成第二溝槽，使絕緣物在第二溝槽底部的預設厚度為T2，寬度A』由隔片的厚度Tl決定，其中A』小於A ;以及
步驟f :移去隔片，留在半導體中的第一溝槽的剩餘部分具有寬度A"大於A』 ；以及 步驟g :用導電材料至少填充絕緣物中的第二溝槽。上述的方法，步驟d還包括在第一溝槽的剩餘部分的側壁上、沉積在溝槽中的絕緣物上方以及半導體層上方形成預設厚度為Tl的氮化層；以及各向異性刻蝕氮化層，以構成一個或多個隔片。上述的方法，步驟d還包括在所述製備一個氮化層之前，至少在第一溝槽的剩餘部分的側壁上，製備第一氧化層。上述的方法，還包括在步驟g之前在第一溝槽的剩餘部分的側壁上，製備一個介質層，作為柵極電介質；其中步驟g還包括用導電材料，至少填充一部分第一溝槽。上述的方法，還包括在步驟g之後回刻導電材料。上述的方法，還包括用絕緣材料填充一個在導電材料中的開口 ；以及回刻蝕絕緣材料和導電材料。上述的方法，還包括在步驟b之前在溝槽的側壁和底部，製備第一氧化層；以及
在第一氧化層上方製備一個氮化層。上述的方法，步驟d還包括在所述的氮化層上方，製備一個預設厚度為Tl的多晶矽層；以及各向異性地刻蝕多晶矽層，以構成隔片。
上述的方法還包括在步驟g之後將導電材料回刻到溝槽中的絕緣材料頂面之下，構成一個屏蔽電極；在溝槽中的導電材料上方形成一個絕緣層；除去裸露在溝槽側壁上以及半導體層上方的第一氧化層及氮化層；在溝槽側壁上以及半導體層上方，形成一個柵極介質層；以及用另一種導電材料，填充溝槽剩餘部分，並回刻該導電材料，以構成柵極電極。在另外一個實施方式中，本發明還提供另外一種用於製備半導體器件的方法，包括
步驟a :在半導體層中製備一個溝槽；
步驟b :在溝槽的側壁和底部，形成一個氧化物-氮化物-氧化物結構，其中氧化物-氮化物-氧化物結構含有一個位於第一和第二氧化層之間的氮化層；以及、
步驟c :在沒有被氧化物-氮化物-氧化物結構佔用的一部分溝槽中，形成一個或多個導電結構。上述的方法，一個或多個導電結構含有一個具有夾在第一導電結構和第二導電結構之間的絕緣材料的屏蔽柵極結構。上述的方法，步驟b包括在溝槽側壁和底部以及半導體層的頂部，形成一個第一氧化層；在第一氧化層上方形成一個氮化層；以及在氮化層上方形成一個第二氧化層。上述的方法，製備第二氧化層包括用第二氧化物填充溝槽；回刻第二氧化層，保留溝槽底部的一部分第二氧化層；在第二氧化層上以及剩餘部分溝槽的側壁上，形成一個帶有預設厚度Tl的隔片層；各向異性刻蝕隔片層，在側壁上構成一個或多個隔片；在溝槽底部，將第二氧化層各向異性刻蝕到預設厚度T2 ;並且除去一個或多個隔片。上述的方法，步驟c包括用第一導電結構填充溝槽；將第一導電結構回刻到第二氧化層的頂面以下；在第一導電結構上方，形成一個再次氧化層；除去裸露在溝槽側壁上以及半導體層上方的第一氧化層、氮化層以及第三氧化層；在溝槽的側壁上以及半導體層上方，形成一個柵極氧化物；並且用第二導電結構填充剩餘溝槽，並回刻第二導電結構。上述的方法，步驟c包括用第一導電結構填充溝槽底部部分；在溝槽中的第一導電結構上方，形成一個再次氧化層；除去裸露在溝槽中的第二氧化層和氮化層；在溝槽側壁上，形成一個柵極氧化物；並且用第二導電結構填充溝槽的剩餘部分，回刻第二導電結構。上述的方法，還包括步驟d :在溝槽底部的氧化物-氮化物-氧化物上，形成一個第一多晶矽區，其中第一多晶矽區的頂部，在溝槽頂部以下；
步驟e :在第一多晶矽區上方，生長一個多晶矽間氧化物；
步驟f :除去氧化物-氮化物-氧化物的頂部，其中在此步驟之後，仍然保留一部分多晶矽間氧化物；
步驟g :在溝槽的剩餘側壁上，形成一個柵極電介質；並且 步驟h :用柵極電極填充溝槽的剩餘部分，以構成屏蔽柵極溝槽。上述的方法，還包括在步驟e之前植入離子到第一多晶矽區上方，以改善所述的生長多晶矽間氧化物。在本發明的優選實施例中，所提供的一種半導體器件，包括
一個半導體層；一個形成在半導體層中的溝槽；一個形成在溝槽中的導電結構，導電結構的頂部和底部，分別通過第一絕緣層和第二絕緣層，與半導體層絕緣，其中頂部比底部更寬，其中溝槽側壁附近的第二絕緣層的厚度為Tl，溝槽底部附近的第二絕緣層的厚度為T2, T2並不等於Tl。上述的半導體器件，Tl小於T2。上述的半導體器件，還包括一種填充導電結構頂部所形成的縫隙的絕緣材料。上述的半導體器件，第二絕緣層含有第一和第二氧化層，該器件還包括一個夾在第一和第二氧化層之間的氮化層，第二氧化層、氮化層以及第一氧化層構成一個氧化物-氮化物-氧化物結構。上述的半導體器件，氮化層的厚度在50埃至500埃之間。
上述的半導體器件，通過再次氧化層，導電結構的第一和第二部分相互絕緣。上述的半導體器件，再次氧化層的厚度約為3000埃。上述的半導體器件，導電結構的第一和第二部分是由多晶矽組成的。上述的半導體器件，其特徵在於，半導體層包括一個覆蓋在重摻雜層上的輕摻雜層，其中半導體層中所形成的溝槽，穿過輕摻雜層，延伸到重摻雜層中。


圖1A-1D表示製備原有技術的溝槽柵極的剖面示意圖。圖2為原有技術的包含在多晶矽I和多晶矽2之間的內部-多晶矽氧化物(IPO)的溝槽柵極的剖面示意圖。圖3A-30表不依據本發明的一個實施例,對於單一的多晶娃柵極情況，
製備帶有可變厚度的柵極溝槽氧化物的溝槽DMOS過程的剖面圖。圖4A-4M表示依據本發明的一個實施例，對於屏蔽多晶矽柵極情況，製備帶有可變厚度的柵極溝槽氧化物的溝槽DMOS過程的剖面圖。圖5A-5F表示依據本發明的一個實施例，對於屏蔽多晶矽柵極情況，製備帶有可變厚度的柵極溝槽氧化物的溝槽DMOS的一種可選過程的剖面圖。
具體實施例方式在本發明的實施例中，溝槽柵極的底部和側壁厚度在製備過程中是不會相互影響的。較厚的底部可以降低DMOS電晶體的柵極和漏極之間的電容。圖3A-3N表不依據本發明的一個實施例,對於圖ID所不的單一多晶娃柵極,製備帶有可變厚度溝槽柵極氧化物的溝槽DMOS過程的剖面圖。如圖3A所示，在半導體層302中，形成一個寬度為A的溝槽306。溝槽306可以用氧化物或氮化物等硬掩膜製備，然後將掩膜除去或者留在適當的位置，或者僅使用一個光致抗蝕劑(PR)掩膜，這僅作為示例，不作為局限。沉積氧化物304 (或其他絕緣物)填充溝槽306。對氧化物304進行化學機械拋光(CMP)，然後通過回刻使溝槽306中的氧化物304凹陷，如圖3B所示，將氧化物304的厚塊充分填充溝槽中較低的部分，並暴露出溝槽上部的矽側壁。如圖3C所示，可以在溝槽306的裸露的側壁上，以及在半導體層302的裸露的表面上生長薄氧化物308。薄氧化物308的厚度在50埃至100埃之間，這僅作為示例，不作為局限。
如圖3D所示，然後在氧化物308和氧化物304的上方，沉積一層氧化刻蝕耐腐蝕材料，例如氮化物310。例如，氮化物310可以含有氮化矽。由於在後續的氧化刻蝕過程中，多晶矽也有很高的抗腐蝕性，因此也可選用多晶矽作為氧化刻蝕耐腐蝕材料310。氮化物310的厚度決定了底部氧化物側壁的厚度Tl，Tl 一般在500 A至5000 A之間。然後對氮化物310進行各向異性地回刻，如圖3E所示，在溝槽306的側壁上，留下一個或多個氧化刻蝕耐腐蝕隔片311。如圖3F所示，然後在溝槽306的底部，對厚氧化物塊304各向異性地回刻到預設的厚度T2。厚度T2大概在500 A至5000 A左右。構成隔片311的材料(例如氮化物)最好對氧化物304的刻蝕過程具有抵抗力。因此，隔片311可以作為刻蝕掩膜，用於定義溝槽刻蝕到氧化物304中的寬度A』。在該方法中，厚度Tl和T2是沒有關係的，也就是說，厚度Tl並不取決於厚度T2。一般而言，要求T2大於Tl。如果厚度Tl和T2之間不會相互影響，那麼這將更容易實現。如圖3G所示，刻蝕後，可以除去隔片311和薄氧化物308，留下帶有由剩餘部分的氧化物304內襯的頂部寬度A和較窄的底部寬度A』的溝槽。然後在半導體層302的上方，以及溝槽的側壁沒有被剩餘氧化物304覆蓋的部分 上，生長柵極氧化物(或電介質)314，如圖3H所示，使得頂部寬度A〃大於底部寬度A』。由於溝槽頂部寬度A"較大，因此有效地降低了溝槽「縱橫比」，更加有利於填充。然後，可以沉積導電材料(例如摻雜的多晶矽)，填充溝槽。圖31表示在窄溝槽情況下，進行多晶矽縫隙填充316，例如，溝槽頂部的寬度約為I. 2微米，摻雜的多晶矽可以很容易地完全填充溝槽。然後，如圖3J所示，對多晶矽316進行回刻，以形成單一的柵極多晶矽。多晶矽316同柵極電介質314 —起，作為器件的柵極電極。一種可選方案是，圖3K表示在較寬的溝槽情況下進行多晶矽縫隙填充318，例如，溝槽頂部的直徑A"約為3微米，多晶矽可以很容易地完全填充溝槽，留下縫隙319。如圖3L所示，可以沉積一種填充物材料(例如HDP氧化物320)，填充縫隙319以及多晶矽318的頂部。然後，如圖3M所示，對填充物材料320進行回刻，再對多晶矽318和填充物材料320進行回刻，構成單一的柵極多晶矽318，如圖3N所示。器件可以通過一個標準工藝製備，例如，包括在所選的半導體層302部分中進行離子注入，以構成本體區330和源極區332，然後在表面上方製備一個厚介質層360，並穿過介質層360安裝接觸孔，用於沉積源極材料370，以便電接觸到源極和本體區。上述工藝在本發明的實施例範圍內還存在多種變化。例如，圖4A-4L表示依據本發明的一個實施例，為如圖2所示的屏蔽多晶矽柵極，製備帶有可變厚度的柵極溝槽氧化物的溝槽DMOS過程。在本實施例中，複合絕緣物以氧化物-氮化物-氧化物(ONO)結構的形式，形成在溝槽的側壁和底部。如圖4A所示，首先在半導體層402中形成一個溝槽401。在溝槽401的側壁上，形成一個薄氧化層404。氧化層404的厚度在50埃至200埃之間。然後在氧化層404上方沉積氮化物406。氮化層406的厚度在50埃至500埃之間。然後例如利用LPCVD和高密度等離子，用氧化物408填充溝槽401。對氧化物408進行回刻，如圖4B所示，留下溝槽寬度A，厚氧化物塊充分填充較低的部分溝槽。如圖4C所示，薄氧化層410 (例如一種高溫氧化物(HTO))可以隨意沉積在氧化物408的上方、溝槽401的側壁上以及氮化物406的上方。氧化層410的厚度大約在50埃至500埃之間。然後，將導電材料(例如摻雜的多晶矽412)沉積在氧化層410 (如果沒有使用氧化層410，那麼就沉積在氮化物406)上。多晶矽412的厚度取決於所需的底部氧化物側壁的厚度Tl，Tl大約在500 A至5000 A之間。如圖4D所示，對多晶矽412進行各向異性地回刻，以構成多晶矽隔片413。如圖4E所示，對氧化物408進行各向異性地刻蝕，一直到底部達到所需厚度T2為止。T2的厚度在500 A至5000 A之間。構成隔片413的多晶矽最好對氧化物408的各向異性刻蝕過程具有抵抗力。在溝槽側壁上的多晶矽隔片413的厚度決定了厚度Tl，從而決定了各向異性刻蝕過程中刻蝕到氧化物408中的溝槽寬度A"。如圖4F所示，刻蝕後，可以除去隔片413。有效地擴大了整個溝槽頂部的「縱橫比」，比厚氧化物均勻地形成在溝槽底部和側壁時，更便於填充縫隙。還應注意，僅通過改變各向異性刻蝕的持續時間，就可以確定底部厚度T2，T2並不依賴於側壁厚度Tl。一般而言，要求T2>T1。如圖4G所示，可以沉積多晶矽414等導電材料，填充氧化物408中的溝槽。然後，對多晶矽414進行回刻，一直到厚氧化物408的頂面以下，例如大約1000埃至2000埃，以構成如圖4H所示的縫隙416。剩餘的多晶矽414可以作為最終器件的屏蔽電極。如圖41所示，可以形成多晶矽再氧化(reox)418等絕緣物，填充縫隙416。多晶矽再氧化418的厚 度約為2000埃至3000埃。由於氮化層406覆蓋了上部和頂面，因此該區域不會發生氧化。如圖4J所示，可以選擇刻蝕薄氧化物410，然後刻蝕掉氮化物406和氧化物404裸露的部分。如圖4K所示，在溝槽側壁上以及半導體層402的上方，生長柵極氧化物420。最後，如圖4L所示，沉積摻雜的多晶矽423等導電材料，填充溝槽401的頂部，然後進行回刻，形成一個有源柵極。溝槽401頂部側壁上的柵極氧化物420的厚度，決定了由多晶矽423形成的有源柵極頂部的寬度A』。一般而言，柵極氧化物420比Tl和T2薄得多，Tl和T2在幾十至幾百埃的範圍內。此外，多晶矽423的頂部可以凹陷到氧化層420以下。器件可以通過一個標準工藝製備植入本體區430和源極區432，然後在表面上方製備一個厚介質層460，並穿過介質層460安裝接觸孔，用於沉積源極材料470，以便電接觸到源極和本體區。如圖4M所示，該過程製備的器件400位於襯底402上，襯底402是由覆蓋在重摻雜襯底層402-S上的輕摻雜外延層402-E組成的。在如圖4M所示的實施例中，柵極溝槽401從外延層402-E的頂面開始，穿過整個402-E層，一直延伸到襯底層402-S中。也可選擇，使溝槽401的底部停在外延層402-E中，而不觸及襯底層402-S (圖中沒有表示出)。溝槽401具有一個沉積在溝槽上部的多晶矽柵極電極423，以及一個沉積在溝槽較低部分的多晶娃屏蔽電極422,兩個電極之間有一個內部多晶娃介質層418,使其相互絕緣。為了使這種屏蔽效果最優化，底部屏蔽電極可以布局安排，電連接到源極金屬層470上，在實際應用中，源極金屬層470通常使用地電位。薄柵極氧化層420使柵極電極，與溝槽上部的源極和本體區之間絕緣。為了使器件的柵極至漏極電容最小化，從而提高器件開關速度和效率，可以謹慎地控制本體區430，充分擴散到柵極電極423的底部，以便有效地降低柵極423和沉積在本體區下面的漏極區之間的耦合。厚介質層424沿溝槽較低的側壁和底部，包圍著底部屏蔽(或源極)電極422，以便與漏極區絕緣。介質層424最好是比薄柵極氧化層420厚得多，介質層在溝槽底部的厚度為T2，在溝槽側壁的厚度為Tl，其中T1〈T2。如圖4M所示，介質層424還包括夾在氧化層404和408之間的氮化層406。圖5A-5F表示依據本發明的一個實施例，對於圖2所示的屏蔽多晶矽柵極，製備帶有可變厚度柵極氧化物的溝槽DMOS的另一種可選過程。如圖5A所示，在半導體層502中形成一個寬度為A的溝槽501。在溝槽501的表面上以及半導體層502的頂面上，生長或沉積一個像氧化層504那樣的薄絕緣層。氧化層504的厚度約為450埃。然後在氧化層504上方，沉積一層像氮化物506那樣的材料，例如厚度約在50埃至500埃之間，隨後在氮化物506上方，沉積另一種氧化物，例如HTO (高溫氧化物)氧化物508。氮化物的厚度約為100埃，HTO氧化物508的厚度約為800埃。在本例中，氧化層504、氮化層506以及HTO氧化物508的總厚度，決定了狹窄的溝槽501的寬度A』。在狹窄的溝槽501中沉積原位摻雜的多晶矽510，並回刻至預設的厚度，例如在500A至之間，以形成屏蔽電極。可以選擇將砷植入到留在溝槽中的至少一個多晶矽510的頂部，以便在後續的氧化過程中，提升多晶矽再次氧化的速率。更確切地說，如圖5B所示，通過生長氧化物，在多晶矽510上方，形成一個像是多晶矽再次氧化層512那樣的絕緣物。多晶矽再次氧化層512的厚度約為3000埃。氮化層506使得氧化層512僅生長在多晶矽510上方。如圖5C所示，通過在氮化層506上停止的刻蝕過程，除去HTO氧化物508。這會保護下面的氧化物504不被除去較厚的HTO氧化物508的刻蝕過程所除去。然後如圖所示，除去氮化物506，保留溝槽上部大於A』的寬度A〃。在本例中，上部寬度A〃取決於溝槽側壁上的薄氧化物504的厚度。利用熱氧化物，可以提高整個晶圓上，內部多晶矽氧化物512的厚度的均勻性。這是由於，熱氧化物過程使溝槽中的多晶矽頂部氧化，而不是對溝槽中的多晶矽上的氧化物進行沉積並回刻。由於氮化物至氧化物溼刻蝕的選擇性很高，因此在氮化物除去的過程中，氧化物可以被保留下來。如圖5E所示，在薄氧化物504上形成(例如通過生長或沉積)柵極氧化物514。柵極氧化物514的厚度約為450埃。也可選擇，在生長柵極氧化物514之前，先除去薄氧化物504。最後，在柵極氧化物514上面的剩餘部分溝槽中，沉積一種像摻雜的多晶矽516那樣的第二種導電材料。回刻多晶娃516,形成屏蔽柵極結構,其中多晶娃516作為柵極電極,多晶矽510作為屏蔽電極。 本領域的技術人員應理解,在上述實施例中，僅需要一個單一掩膜-利用初始
掩膜定義柵極溝槽——在柵極溝槽、柵極溝槽氧化物、柵極多晶矽和屏蔽多晶矽的製備過程中。 儘管以上內容完整說明了本發明的較佳實施例，但仍可能存在各種等價的變化和修正。因此，本發明的範圍不應由上述說明限定，而應由所附的權利要求書及其等價範圍限定。任何特點，無論是否較佳，都應與其他任何特點相結合，無論是否較佳。在以下的權利要求書中，除非特別說明，否則不定冠詞「一個」或「一種」指的是下文中的一個或多個項目。除非在指定的權利要求中用「意思是」明確引用該限制條件，否則所附的權利要求書不應看做是含有定義加功能的局限。權利要求
1.一種用於製備半導體器件的方法，其特徵在於，包括 步驟a :在半導體層中製備一個溝槽； 步驟b :在溝槽的側壁和底部，形成一個氧化物-氮化物-氧化物結構，其中氧化物-氮化物-氧化物結構含有一個位於第一和第二氧化層之間的氮化層；以及 步驟c :在沒有被氧化物-氮化物-氧化物結構佔用的一部分溝槽中，形成一個或多個導電結構。
2.如權利要求I所述的方法，其特徵在於，一個或多個導電結構含有一個具有夾在第一導電結構和第二導電結構之間的絕緣材料的屏蔽柵極結構。
3.如權利要求2所述的方法，其特徵在於，步驟b包括 在溝槽側壁和底部以及半導體層的頂部，形成一個第一氧化層； 在第一氧化層上方形成一個氮化層；以及 在氮化層上方形成一個第二氧化層。
4.如權利要求3所述的方法，其特徵在於，製備第二氧化層包括 用第二氧化物填充溝槽； 回刻第二氧化層，保留溝槽底部的一部分第二氧化層； 在第二氧化層上以及剩餘部分溝槽的側壁上，形成一個帶有預設厚度Tl的隔片層； 各向異性刻蝕隔片層，在側壁上構成一個或多個隔片； 在溝槽底部，將第二氧化層各向異性刻蝕到預設厚度T2 ;並且 除去一個或多個隔片。
5.如權利要求4所述的方法，其特徵在於，步驟c包括 用第一導電結構填充溝槽； 將第一導電結構回刻到第二氧化層的頂面以下； 在第一導電結構上方，形成一個再次氧化層； 除去裸露在溝槽側壁上以及半導體層上方的第一氧化層、氮化層以及第三氧化層； 在溝槽的側壁上以及半導體層上方，形成一個柵極氧化物；並且 用第二導電結構填充剩餘溝槽，並回刻第二導電結構。
6.如權利要求3所述的方法，其特徵在於，步驟c包括 用第一導電結構填充溝槽底部部分； 在溝槽中的第一導電結構上方，形成一個再次氧化層； 除去裸露在溝槽中的第二氧化層和氮化層； 在溝槽側壁上，形成一個柵極氧化物；並且 用第二導電結構填充溝槽的剩餘部分，回刻第二導電結構。
7.如權利要求I所述的方法，其特徵在於，還包括 步驟d :在溝槽底部的氧化物-氮化物-氧化物上，形成一個第一多晶矽區，其中第一多晶矽區的頂部，在溝槽頂部以下； 步驟e :在第一多晶矽區上方，生長一個多晶矽間氧化物； 步驟f :除去氧化物-氮化物-氧化物的頂部，其中在此步驟之後，仍然保留一部分多晶矽間氧化物； 步驟g :在溝槽的剩餘側壁上，形成一個柵極電介質；並且步驟h:用柵極電極填充溝槽的剩餘部分，以構成屏蔽柵極溝槽。
8.如權利要求7所述的方法，其特徵在於，還包括在步驟e之前 植入離子到第一多晶矽區上方，以改善所述的生長多晶矽間氧化物。
9.一種半導體器件，其特徵在於，包括 一個半導體層； 一個形成在半導體層中的溝槽； 一個形成在溝槽中的導電結構，導電結構的頂部和底部，分別通過第一絕緣層和第二絕緣層，與半導體層絕緣，其中頂部比底部更寬，其中溝槽側壁附近的第二絕緣層的厚度為Tl，溝槽底部附近的第二絕緣層的厚度為T2，T2並不等於Tl。
10.如權利要求9所述的半導體器件，其特徵在於，Tl小於T2。
11.如權利要求10所述的半導體器件，其特徵在於，還包括一種填充導電結構頂部所形成的縫隙的絕緣材料。
12.如權利要求10所述的半導體器件，其特徵在於，第二絕緣層含有第一和第二氧化層，該器件還包括一個夾在第一和第二氧化層之間的氮化層，第二氧化層、氮化層以及第一氧化層構成一個氧化物-氮化物-氧化物結構。
13.如權利要求12所述的半導體器件，其特徵在於，氮化層的厚度在50埃至500埃之間。
14.如權利要求12所述的半導體器件，其特徵在於，通過再次氧化層，導電結構的第一和第二部分相互絕緣。
15.如權利要求14所述的半導體器件，其特徵在於，再次氧化層的厚度約為3000埃。
16.如權利要求15所述的半導體器件，其特徵在於，導電結構的第一和第二部分是由多晶矽組成的。
17.如權利要求9所述的半導體器件，其特徵在於，半導體層包括一個覆蓋在重摻雜層上的輕摻雜層，其中半導體層中所形成的溝槽，穿過輕摻雜層，延伸到重摻雜層中。
全文摘要
本發明涉及提出了一種半導體器件的製備方法。器件的製備方法包括在半導體層中製備；用絕緣材料填充溝槽；除去所選的部分絕緣材料，留下在溝槽底部的一部分絕緣材料；在剩餘部分溝槽的一個或多個側壁上，製備一個或多個隔片；使用一個或多個隔片作為掩膜，各向異性地刻蝕溝槽底部的絕緣材料，以便在絕緣物中形成溝槽；除去隔片；並用導電材料填充絕緣物中的溝槽。還可選擇，在溝槽的側壁和底部，形成一個氧化物-氮化物-氧化物(ONO)結構，並在沒有被ONO結構佔用的部分溝槽中，形成一個或多個導電結構。
文檔編號H01L29/78GK102723277SQ20121019815
公開日2012年10月10日 申請日期2010年8月27日 優先權日2009年8月31日
發明者常虹, 戴嵩山, 李亦衡, 陳軍 申請人:萬國半導體股份有限公司