靜態隨機存儲晶胞的布局的製作方法
2023-06-10 23:43:11
靜態隨機存儲晶胞的布局的製作方法
【專利摘要】本實用新型揭示了一種靜態隨機存儲晶胞的布局，所述靜態隨機存儲晶胞設置為一矩形，所述靜態隨機存儲晶胞包括兩組交叉耦合的基本電路，每一所述基本電路具有兩個有源區和兩個柵極交錯形成的一拉升電晶體、一拉壓電晶體以及一傳輸電晶體，所述柵極平行於所述矩形的長度方向設置，所述有源區平行於所述矩形的寬度方向設置，每一所述基本電路中的兩個有源區上共享一接觸線，所述接觸線上具有一接觸互連槽，另一所述基本電路中的一個柵極上具有一柵互連槽，每一所述基本電路中的接觸互連槽與另一所述基本電路中的柵互連槽相通。本實用新型的靜態隨機存儲晶胞的布局可以提高集成電路布局的集成度，使得所述靜態隨機存儲晶胞的面積小於等於0.081μm2。
【專利說明】靜態隨機存儲晶胞的布局
【技術領域】
[0001]本實用新型涉及半導體設備【技術領域】，特別是涉及一種靜態隨機存儲晶胞的布局。
【背景技術】
[0002]存儲器件廣泛用於電子裝置中以存儲數據。典型的，這種存儲裝置至少分為兩類:動態隨機存取存儲器(DRAM)和靜態隨機存取存儲器(SRAM)。DRAM—般通過向存儲器中重新寫入數據使其數據周期性刷新，以保持數據。相反，SRAM —般不需要這種刷新。例如，SRAM器件廣泛用於計算機和便攜器材的高速緩衝存儲器中。
[0003]通常，SRAM器件的存儲單元可以分為兩類:一類包括採用負載電阻作為存儲單元的負載器件的存儲單元；另一類是採用電晶體作為存儲單元的負載器件的互補金屬氧化物半導體式的存儲單元。
[0004]圖1為現有技術中的互補金屬氧化物半導體式靜態隨機存儲晶胞的電路圖。所述靜態隨機存儲晶胞100包括兩組交叉耦合的第一基本電路110和第二基本電路120，第一電性的第一拉升(pull-up)電晶體I3UU第二電性的第一拉降(pull-down)電晶體PDl與第二電性的第一傳輸柵(pass-gate)電晶體PGl構成所述第一基本電路110，其中，所述第一拉升電晶體PUl、第一拉降電晶體PDl與第一傳輸柵電晶體PGl可以分別為P型金屬氧化物半導體(PMOS)電晶體、N型金屬氧化物半導體(NMOS)電晶體和PMOS電晶體；第一電性的第二拉升電晶體PU2、第二電性的第二拉降電晶體PD2與第二電性的第二傳輸柵電晶體PG2構成所述第二基本電路120，其中，所述第二拉升電晶體PU2、第二拉降電晶體PD2與第二傳輸柵電晶體PG2可以分別為PMOS電晶體、NMOS電晶體和PMOS電晶體。所述第一基本電路110的輸出端與所述第二基本電路120的輸入端連接，即所述第一基本電路110與所述第二基本電路120交叉耦合。
[0005]可在第一存儲節點NI與第二存儲節點N2處寫入讀取邏輯狀態，其中，所述第一存儲節點NI為所述第一基本電路110的輸出點且為所述第二基本電路120的輸入點，所述第二存儲節點N2為所述第二基本電路120的輸出點且為所述第一基本電路110的輸入點。通過第一傳輸柵電晶體PGl和第二傳輸柵電晶體PG2來修改所述靜態隨機存儲晶胞100所存儲的值。第一傳輸柵電晶體PGl的柵極連接字線WL、源極連接第一存儲節點N1、漏極連接正位字線BL，第二傳輸柵電晶體PG2的柵極連接字線WL、源極連接第二存儲節點N2、漏極連接負位字線BLB。選取字線WL、正位字線BL以及負位字線BLB，可以讀取第一存儲節點NI和第二存儲節點N2中所儲存的記憶值。
[0006]在現有技術的所述靜態隨機存儲晶胞的布局中，所述第一存儲節點NI和第二存儲節點N2通過接觸孔(CT)以及第一層金屬互連(Ml)的連接方式實現。但是，隨著半導體器件特徵尺寸的不斷減小，特別是當發展到20nm以下節點時，由於光刻以及刻蝕工藝的限制，接觸孔(CT)以及第一層金屬互連(Ml)的連接方式已經不能滿足小尺寸的需要。實用新型內容
[0007]本實用新型的目的在於，提供一種靜態隨機存儲晶胞的布局，可以提高集成電路布局的集成度。
[0008]為解決上述技術問題，本實用新型提供一種靜態隨機存儲晶胞的布局，所述靜態隨機存儲晶胞設置為一矩形，其中，所述靜態隨機存儲晶胞包括兩組交叉耦合的基本電路，每一所述基本電路具有兩個有源區和兩個柵極交錯形成的一拉升電晶體、一拉壓電晶體以及一傳輸電晶體，所述柵極平行於所述矩形的長度方向設置，所述有源區平行於所述矩形的寬度方向設置，每一所述基本電路中的兩個有源區上共享一接觸線，所述接觸線上具有一接觸互連槽，另一所述基本電路中的一個柵極上具有一柵互連槽，每一所述基本電路中的接觸互連槽與另一所述基本電路中的柵互連槽相通。
[0009]進一步的，所述矩形的面積小於等於0.081 μ m2。
[0010]進一步的，所述矩形的長度小於等於0.46 μ m，所述矩形的寬度小於等於
0.176 μ mD
[0011]進一步的，所述接觸線的寬度為0.026 μ m~0.034。
[0012]進一步的，所述接觸互連槽的寬度為0.026 μ m~0.034 μ m。
[0013]進一步的，所述柵互連槽的寬度為0.024 μ m~0.032 μ m。
[0014]進一步的,所述拉升電晶體所在的有源區的寬度為0.04μηι~0.048μηι,同一所述基本電路中的兩個有源區之間的間距為0.056 μ m~0.064 μ m。
[0015]進一步的，所·述柵極的寬度為0.024μ m~0.032 μ m，所述柵極在所述矩形的寬度方向上的間距為0.056 μ m~0.064 μ m。
[0016]進一步的，所述接觸線覆蓋所述有源區寬度的70%以上。
[0017]進一步的，所述靜態隨機存儲晶胞包括:
[0018]第一有源區、第二有源區、第三有源區和第四有源區，所述第一有源區、第二有源區、第三有源區和第四有源區分別具有第一端和與第一端相對的第二端；
[0019]第一柵極，位於所述第一有源區上，所述第一柵極鄰近所述第一有源區的第二端;
[0020]第二柵極，位於所述第二有源區、第三有源區和第四有源區上，所述第二柵極與所述第一柵極並排排列，並鄰近所述第二有源區的第二端、所述第三有源區和第四有源區的
弟觸；
[0021]第三柵極，位於所述第一有源區、第二有源區和第三有源區上，所述第三柵極基本平行於所述第一柵極，並鄰近所述第一有源區和第二有源區的第一端、所述第三有源區的
A-Ap ~.上山
弟.~-? ；
[0022]第四柵極，位於所述第四有源區上，所述第四柵極與所述第三柵極並排排列，並鄰近所述第四有源區的第二端；
[0023]其中，所述第一有源區與所述第一柵極形成第一傳輸電晶體，所述第一有源區與所述第三柵極形成第一拉壓電晶體，所述第二有源區與所述第三柵極形成第一拉升電晶體，所述第四有源區與所述第四柵極形成第二傳輸電晶體，所述第四有源區與所述第二柵極形成第二拉壓電晶體，所述第三有源區與所述第二柵極形成第二拉升電晶體。
[0024]進一步的,所述靜態隨機存儲晶胞還包括:[0025]第一接觸線，位於所述第一有源區的第一端上；
[0026]第二接觸線，位於所述第二有源區的第一端上；
[0027]第三接觸線，位於所述第一有源區和第二有源區上，並位於所述第一柵極和第三柵極之間；
[0028]第四接觸線，位於所述第一有源區的第二端上；
[0029]第五接觸線，位於所述第四有源區的第一端上；
[0030]第六接觸線，位於所述第三有源區的第一端上；
[0031]第七接觸線，位於所述第三有源區和第四有源區上，並位於所述第二柵極和第四柵極之間；
[0032]第八接觸線，位於所述第四有源區的第二端上；
[0033]第一接觸互連槽、第二接觸互連槽、第三接觸互連槽、第四接觸互連槽、第五接觸互連槽、第六接觸互連槽、第七接觸互連槽以及第八接觸互連槽，分別位於所述第一接觸線、第二接觸線、第三接觸線、第四接觸線、第五接觸線、第六接觸線、第七接觸線、第八接觸線上；
[0034]第一柵互連槽，位於所述第一柵上；
[0035]第二柵互連槽，位於所述第二柵和第三接觸線上；
[0036]第三柵互連槽，位於所述第三柵和第七接觸線上；
[0037]第四柵互連槽，位於所述第四柵上。
[0038]與現有技術相比，本實用新型提供的靜態隨機存儲晶胞的布局具有以下優點:本實用新型提供一種靜態隨機存儲晶胞的布局，每一所述基本電路中的兩個有源區上共享一接觸線，所述接觸線上具有一接觸互連槽，另一所述基本電路中的一個柵極上具有一柵互連槽，每一所述基本電路中的接觸互連槽與另一所述基本電路中的柵互連槽相通，本實用新型通過所述接觸線、接觸互連槽與柵互連槽實現所述第一存儲節點和第二存儲節點的連接方式，由於所述接觸線、接觸互連槽與柵互連槽均為溝槽(trench)結構，可以通過現有的工藝製程製備出小寬度的所述接觸線、接觸互連槽與柵互連槽，從而縮小靜態隨機存儲器的尺寸，可以提高集成電路布局的集成度，使得所述靜態隨機存儲晶胞的面積小於等於
0.081 μ m2。
【專利附圖】
【附圖說明】
[0039]圖1為現有技術中的互補金屬氧化物半導體式靜態隨機存儲晶胞的電路圖；
[0040]圖2為本實用新型一實施例的靜態隨機存儲晶胞的有源區和柵極布局的俯視圖；
[0041]圖3為本實用新型一實施例的靜態隨機存儲晶胞的接觸線布局的俯視圖；
[0042]圖4為本實用新型一實施例的靜態隨機存儲晶胞的柵互連槽布局的俯視圖；
[0043]圖5為本實用新型一實施例的靜態隨機存儲晶胞的接觸互連槽布局的俯視圖；
[0044]圖6為圖5沿AA』線的剖面圖。
【具體實施方式】
[0045]下面將結合示意圖對本實用新型的靜態隨機存儲晶胞的布局進行更詳細的描述，其中表示了本實用新型的優選實施例，應該理解本領域技術人員可以修改在此描述的本實用新型，而仍然實現本實用新型的有利效果。因此，下列描述應當被理解為對於本領域技術人員的廣泛知道，而並不作為對本實用新型的限制。
[0046]在下列段落中參照附圖以舉例方式更具體地描述本實用新型。根據下面說明和權利要求書，本實用新型的優點和特徵將更清楚。需說明的是，附圖均採用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本實用新型實施例的目的。
[0047]本實用新型的核心思想在於，本實用新型提供一種靜態隨機存儲晶胞的布局，所述靜態隨機存儲晶胞設置為一矩形，其中，所述靜態隨機存儲晶胞包括兩組交叉耦合的基本電路，每一所述基本電路具有至少兩個有源區和兩個柵極所形成的一拉升電晶體、一拉壓電晶體以及一傳輸電晶體，所述柵極平行於所述矩形的長度方向設置，所述有源區平行於所述矩形的寬度方向設置，每一所述基本電路中的兩個有源區上共享一接觸線，所述接觸線上具有一接觸互連槽，另一所述基本電路中的一個柵極上具有一柵互連槽，每一所述基本電路中的接觸互連槽與另一所述基本電路中的柵互連槽相通，本實用新型通過所述接觸線、接觸互連槽與柵互連槽實現所述第一存儲節點和第二存儲節點的連接方式，由於所述接觸線、接觸互連槽與柵互連槽均為溝槽(trench)結構,相比接觸孔的製備工藝簡單、易實現，所以，可以通過現有的工藝製程製備出小寬度的所述接觸線、接觸互連槽與柵互連槽，從而縮小靜態隨機存儲器的尺寸，可以提高集成電路布局的集成度。
[0048]以下結合圖2-圖6具體說明本實施例的靜態隨機存儲晶胞的布局，其中，圖2為本實用新型一實施例的靜態隨機存儲晶胞的有源區和柵極布局的俯視圖，圖3為本實用新型一實施例的靜態隨機存儲晶胞的接觸線布局的俯視圖，圖4為本實用新型一實施例的靜態隨機存儲晶胞的柵互連槽布局的俯視圖，圖5為本實用新型一實施例的靜態隨機存儲晶胞的接觸互連槽布局的俯視圖，圖6為圖5沿AA』線的剖面圖。
[0049]如圖2所示，所述靜態隨機存儲晶胞200設置為一矩形201，其中，所述靜態隨機存儲晶胞200包括兩組交叉稱合的基本電路210和基本電路220,所述基本電路210具有兩個有源區和兩個柵極交錯形成的第一拉升電晶體PU1、第一拉壓電晶體roi以及第一傳輸電晶體PG1，所述基本電路220亦具有兩個有源區和兩個柵極交錯形成的第二拉升電晶體PU2、第二拉壓電晶體TO2以及第二傳輸電晶體PG2，其中，所述柵極平行於所述矩形201的長度X方向設置，所述有源區平行於所述矩形201的寬度Y方向設置。具體的，在本實施例中，所述靜態隨機存儲晶胞200包括:第一有源區231、第二有源區232、第三有源區233、第四有源區234、第一柵極241、第二柵極242、第三柵極243和第四柵極244。
[0050]其中，所述第一有源區231、第二有源區232、第三有源區233和第四有源區234分別具有第一端和與第一端相對的第二端；第一柵極241位於所述第一有源區231上，所述第一柵極241鄰近所述第一有源區231的第二端231B ;第二柵極242位於所述第二有源區232、第三有源區233和第四有源區234上，所述第二柵極242與所述第一柵極241並排排列，並鄰近所述第二有源區232的第二端232B、所述第三有源區233的第一端233A和第四有源區234的第一端234A ;第三柵極243位於所述第一有源區231、第二有源區232和第三有源區233上，所述第三柵極243基本平行於所述第一柵極241，並鄰近所述第一有源區231的第一端231A和第二有源區232的第一端232A、所述第三有源區233的第二端233B ；第四柵極244位於所述第四有源區234上，所述第四柵極244與所述第三柵極243並排排列，並鄰近所述第四有源區234的第二端234B。其中，所述第一有源區231與所述第一柵極241形成第一傳輸電晶體PGl，所述第一有源區231與所述第三柵243極形成第一拉壓電晶體HH，所述第二有源區232與所述第三柵極243形成第一拉升電晶體PUl，所述第四有源區243與所述第四柵極244形成第二傳輸電晶體PG2，所述第四有源區234與所述第二柵極242形成第二拉壓電晶體TO2，所述第三有源區233與所述第二柵極242形成第二拉升電晶體 PU2。
[0051]具體的，為了實現圖1中所述第一存儲節點和第二存儲節點的連接方式，在本實施例中，所述靜態隨機存儲晶胞200包括:第一接觸線、第二接觸線、第三接觸線、第四接觸線、第五接觸線、第六接觸線、第七接觸線和第八接觸線，第一接觸互連槽、第二接觸互連槽、第三接觸互連槽、第四接觸互連槽、第五接觸互連槽、第六接觸互連槽、第七接觸互連槽以及第八接觸互連槽，第一柵互連槽、第二柵互連槽、第三柵互連槽和第四柵互連槽。
[0052]其中，如圖3所示，所述第一接觸線251位於所述第一有源區231的第一端231A上，所述第二接觸線252位於所述第二有源區232的第一端232A上，所述第三接觸線253位於所述第一有源區231和第二有源區232上，並位於所述第一柵極241和第三柵極243之間，所述第四接觸線254位於所述第一有源區231的第二端231B上，所述第五接觸線255位於所述第四有源區234的第一端234A上，所述第六接觸線256位於所述第三有源區233的第一端233A上，所述第七接觸線257位於所述第三有源區233和第四有源區234上，並位於所述第二柵極242和第四柵極244之間，所述第八接觸線258位於所述第四有源區234的第二端234B上。
[0053]如圖4所示，所述第一柵互連槽261位於所述第一柵241上，所述第二柵互連槽262位於所述第二柵242和第三接觸線253上，所述第三柵互連槽263位於所述第三柵243和第七接觸線257上，所述第四柵互連槽264位於所述第四柵244上。
[0054]如圖5所示，所述第一接觸互連槽271、第二接觸互連槽272、第三接觸互連槽273、第四接觸互連槽274、第五接觸互連槽275、第六接觸互連槽276、第七接觸互連槽277以及第八接觸互連槽278分別位於所述第一接觸線251、第二接觸線252、第三接觸線253、第四接觸線254、第五接觸線255、第六接觸線256、第七接觸線257、第八接觸線258上。由於，在辦實施例中，所述第三接觸互連槽273和所述第二柵互連槽262均位於所述第二有源區232上，所以，所述第三接觸互連槽273和所述第二柵互連槽262在第一區域281內有部分重合，從而形成圖1所示的第一存儲節點；所述第七接觸互連槽277和所述第三柵互連槽263均位於所述第三有源區233上，所以，所述第七接觸互連槽277和所述第三柵互連槽263在第二區域282內有部分重合，從而形成圖1所示的第二存儲節點。
[0055]圖6為圖5沿AA』線的剖面圖，用於解釋製造圖5所示的靜態隨機存儲晶胞200的方法。在實際的製備工程中，根據圖5所示的靜態隨機存儲晶胞的布局，在襯底上製備出實際的靜態隨機存儲晶胞，圖6即為實際的靜態隨機存儲晶胞的截面圖。如圖6所示，所述第二有源區232位於襯底202中，在所述襯底202上具有第一介質層203，所述第一介質層203中具有第三接觸線253、第七接觸線257、第二柵極242以及第三柵極243。所述第一介質層203上具有第二介質層204，所述第二介質層204中具有第二接觸互連槽272、第三接觸互連槽273以及第二柵互連槽262，所述第三接觸互連槽273和所述第二柵互連槽262在第一區域281內有部分重合。
[0056]由於所述接觸線、接觸互連槽與柵互連槽均為溝槽(trench)結構，相比接觸孔的製備工藝簡單、易實現，所以，可以通過現有的工藝製程製備出小寬度的所述接觸線、接觸互連槽與柵互連槽，從而縮小靜態隨機存儲器的尺寸，可以提高集成電路布局的集成度。在本實施例中，所述矩形201的面積小於等於0.081 μ m2，提高集成電路布局的集成度。所述矩形201的長度(X方向)小於等於0.46 μ m,所述矩形201的寬度(Y方向)小於等於0.176 μ m。
[0057]較佳的，所述接觸線的寬度WO為0.026 μ m?0.034 μ m，優選為0.03 μ m，如圖4所示。所述接觸互連槽的寬度Wl為0.026μπι?0.034 4 111，優選為0.034 111，如圖5所示。所述柵互連槽的寬度W2為0.024 μ m?0.032 μ m,優選為0.028 μ m，如圖5所示。
[0058]所述拉升電晶體所在的有源區(在本實施例中為第二有源區232和第二有源區233)的寬度W3為0.04 μ m?0.048 μ m,同一所述基本電路中的兩個有源區之間的間距W4(在本實施例中為第一有源區231和第二有源區232之間的間距，即所述第一拉壓電晶體PDl和第一拉升電晶體PUl之間的間距)為0.056 μ m?0.064 μ m，優選為0.06 μ m，如圖2所示。
[0059]所述柵極的寬度W5為0.024 μ m?0.032 μ m,優選為0.028 μ m,所述柵極在所述矩形201的寬度Y方向上的間距W6為0.056 μ m?0.064 μ m,優選為0.06 μ m。所述接觸線覆蓋所述有源區寬度的70%以上，以提高電性能。以所述第四接觸線254為例，假設所述第一有源區231的寬度W7為0.06 μ m,則所述第四接觸線254覆蓋所述第一有源區231的寬度W8大於等於0.042 μ m。
[0060]本實用新型的所述靜態隨機存儲晶胞的布局並不限於上述實施例，只要每一所述基本電路中的兩個有源區上共享一接觸線，所述接觸線上具有一接觸互連槽，另一所述基本電路中的一個柵極上具有一柵互連槽，每一所述基本電路中的接觸互連槽與另一所述基本電路中的柵互連槽相通，從而實現第一存儲節點和第二存儲節點的連接方式，亦在本實用新型的思想範圍之內。
[0061]綜上所述，本實用新型提供一種靜態隨機存儲晶胞的布局，所述靜態隨機存儲晶胞設置為一矩形，其中，所述靜態隨機存儲晶胞包括兩組交叉耦合的基本電路，每一所述基本電路具有至少兩個有源區和兩個柵極所形成的一拉升電晶體、一拉壓電晶體以及一傳輸電晶體，所述柵極平行於所述矩形的長度方向設置，所述有源區平行於所述矩形的寬度方向設置，每一所述基本電路中的兩個有源區上共享一接觸線，所述接觸線上具有一接觸互連槽，另一所述基本電路中的一個柵極上具有一柵互連槽，每一所述基本電路中的接觸互連槽與另一所述基本電路中的柵互連槽相通。與現有技術相比，本實用新型提供的靜態隨機存儲晶胞的布局具有以下優點:
[0062]本實用新型通過所述接觸線、接觸互連槽與柵互連槽實現所述第一存儲節點和第二存儲節點的連接方式，由於所述接觸線、接觸互連槽與柵互連槽均為溝槽(trench)結構，相比接觸孔的製備工藝簡單、易實現，所以，可以通過現有的工藝製程製備出小寬度的所述接觸線、接觸互連槽與柵互連槽，從而縮小靜態隨機存儲器的尺寸，可以提高集成電路布局的集成度。
[0063]顯然，本領域的技術人員可以對本實用新型進行各種改動和變型而不脫離本實用新型的精神和範圍。這樣，倘若本實用新型的這些修改和變型屬於本實用新型權利要求及其等同技術的範圍之內，則本實用新型也意圖包含這些改動和變型在內。
【權利要求】
1.一種靜態隨機存儲晶胞的布局，其特徵在於，所述靜態隨機存儲晶胞設置為一矩形，其中，所述靜態隨機存儲晶胞包括兩組交叉耦合的基本電路，每一所述基本電路具有兩個有源區和兩個柵極交錯形成的一拉升電晶體、一拉壓電晶體以及一傳輸電晶體，所述柵極平行於所述矩形的長度方向設置，所述有源區平行於所述矩形的寬度方向設置，每一所述基本電路中的兩個有源區上共享一接觸線，所述接觸線上具有一接觸互連槽，另一所述基本電路中的一個柵極上具有一柵互連槽，每一所述基本電路中的接觸互連槽與另一所述基本電路中的柵互連槽相通。
2.如權利要求1所述靜態隨機存儲晶胞的布局，其特徵在於，所述矩形的面積小於等於 0.081 μ m2。
3.如權利要求1所述靜態隨機存儲晶胞的布局，其特徵在於，所述矩形的長度小於等於0.46 μ m,所述矩 形的寬度小於等於0.176 μ m。
4.如權利要求1所述靜態隨機存儲晶胞的布局，其特徵在於，所述接觸線的寬度為0.026 μ m ~0.034 μ m。
5.如權利要求1所述靜態隨機存儲晶胞的布局，其特徵在於，所述接觸互連槽的寬度為 0.026 μ m ~0.034 μ m。
6.如權利要求1所述靜態隨機存儲晶胞的布局，其特徵在於，所述柵互連槽的寬度為0.024 μ m ~0.032 μ m。
7.如權利要求1所述靜態隨機存儲晶胞的布局，其特徵在於，所述拉升電晶體所在的有源區的寬度為0.04μπι~0.048 μ m，同一所述基本電路中的兩個有源區之間的間距為0.056 μ m ~0.064 μ m。
8.如權利要求1所述靜態隨機存儲晶胞的布局，其特徵在於，所述柵極的寬度為0.024 μ m~0.032 μ m,所述柵極在所述矩形的寬度方向上的間距為0.056 μ m~0.064 μ m。
9.如權利要求1所述靜態隨機存儲晶胞的布局，其特徵在於，所述接觸線覆蓋所述有源區寬度的70%以上。
10.如權利要求1-9中任意一項所述靜態隨機存儲晶胞的布局，其特徵在於，所述靜態隨機存儲晶胞包括: 第一有源區、第二有源區、第三有源區和第四有源區，所述第一有源區、第二有源區、第三有源區和第四有源區分別具有第一端和與第一端相對的第二端； 第一柵極，位於所述第一有源區上，所述第一柵極鄰近所述第一有源區的第二端； 第二柵極，位於所述第二有源區、第三有源區和第四有源區上，所述第二柵極與所述第一柵極並排排列，並鄰近所述第二有源區的第二端、所述第三有源區和第四有源區的第一端; 第三柵極，位於所述第一有源區、第二有源區和第三有源區上，所述第三柵極基本平行於所述第一柵極，並鄰近所述第一有源區和第二有源區的第一端、所述第三有源區的第二端; 第四柵極，位於所述第四有源區上，所述第四柵極與所述第三柵極並排排列，並鄰近所述第四有源區的第二端； 其中，所述第一有源區與所述第一柵極形成第一傳輸電晶體，所述第一有源區與所述第三柵極形成第一拉壓電晶體，所述第二有源區與所述第三柵極形成第一拉升電晶體，所述第四有源區與所述第四柵極形成第二傳輸電晶體，所述第四有源區與所述第二柵極形成第二拉壓電晶體，所述第三有源區與所述第二柵極形成第二拉升電晶體。
11.如權利要求10所述靜態隨機存儲晶胞的布局，其特徵在於，所述靜態隨機存儲晶胞還包括: 第一接觸線，位於所述第一有源區的第一端上； 第二接觸線，位於所述第二有源 區的第一端上； 第三接觸線，位於所述第一有源區和第二有源區上，並位於所述第一柵極和第三柵極之間； 第四接觸線，位於所述第一有源區的第二端上； 第五接觸線，位於所述第四有源區的第一端上； 第六接觸線，位於所述第三有源區的第一端上； 第七接觸線，位於所述第三有源區和第四有源區上，並位於所述第二柵極和第四柵極之間； 第八接觸線，位於所述第四有源區的第二端上； 第一接觸互連槽、第二接觸互連槽、第三接觸互連槽、第四接觸互連槽、第五接觸互連槽、第六接觸互連槽、第七接觸互連槽以及第八接觸互連槽，分別位於所述第一接觸線、第二接觸線、第三接觸線、第四接觸線、第五接觸線、第六接觸線、第七接觸線、第八接觸線上； 第一柵互連槽，位於所述第一柵上； 第二柵互連槽，位於所述第二柵和第三接觸線上； 第三柵互連槽，位於所述第三柵和第七接觸線上； 第四柵互連槽，位於所述第四柵上。
【文檔編號】H01L23/522GK203434158SQ201320456575
【公開日】2014年2月12日 申請日期:2013年7月29日 優先權日:2013年7月29日
【發明者】張弓 申請人:中芯國際集成電路製造(北京)有限公司