用於平板顯示的互補型goa電路的製作方法

2023-07-02 03:12:41

用於平板顯示的互補型goa電路的製作方法
【專利摘要】本發明提供一種用於平板顯示的互補型GOA電路，包括級聯的多個GOA單元，按照第n級GOA單元控制對顯示區域第n級水平掃描線G(n)充電，該第n級GOA單元包括上拉電路模塊、下拉電路模塊、下拉維持電路模塊、上拉控制電路模塊、第n級柵極信號點Q(n)的下拉電路模塊、及自舉電容；該上拉電路模塊、下拉電路模塊、下拉維持電路模塊、第n級柵極信號點Q(n)的下拉電路模塊、及自舉電容分別與第n級柵極信號點Q(n)及該第n級水平掃描線G(n)電性連接，該上拉控制電路模塊與該第n級柵極信號點Q(n)電性連接。本發明提供的用於平板顯示的互補型GOA電路，可以減小GOA電路的下拉維持電路模塊的尺寸，獲得尺寸精簡的GOA電路，使GOA電路適用於窄邊框或無邊框的平板顯示產品。
【專利說明】用於平板顯示的互補型GOA電路

【技術領域】
[0001]本發明涉及顯示【技術領域】，尤其涉及一種用於平板顯示的互補型GOA電路。

【背景技術】
[0002]GOA(Gate Driver on Array,陣列基板行驅動)技術是將作為柵極開關電路的TFT (Thin Film Transistor,薄膜場效應電晶體)集成於陣列基板上,從而省掉原先設置在陣列基板外的柵極驅動集成電路部分，從材料成本和工藝步驟兩個方面來降低產品的成本。GOA 技術是目前 TFT-LCD (Thin Film Transistor-Liquid Crystal Display,薄膜場效應電晶體液晶顯示器)【技術領域】常用的一種柵極驅動電路技術，其製作工藝簡單，具有良好的應用前景。GOA電路的功能主要包括:利用上一行柵線輸出的高電平信號對移位寄存器單元中的電容充電，以使本行柵線輸出高電平信號，再利用下一行柵線輸出的高電平信號實現復位。
[0003]GOA技術可以使用顯示面板的現有製程將控制水平掃描線的驅動電路製作在面板顯示區周圍的基板上，使之替代IC(integrated circuit,集成電路)來完成水平掃描線的驅動。GOA技術能簡化顯示面板的製作工序，降低成本，並可使顯示面板更適合製作窄邊框或無邊框的顯示產品，近年來在平板顯示領域得到廣泛應用。
[0004]請參閱圖1，為現有用於平板顯示的GOA電路的單級架構示意圖。包括:級聯的多個GOA單元，按照第η級GOA單元控制對顯示區域第η級水平掃描線G (η)充電，該第η級GOA單元包括上拉電路模塊100、下拉電路模塊200、下拉維持電路模塊300、上拉控制電路模塊400、第η級柵極信號點Q(n)的下拉電路模塊500、及自舉電容Cb ;該上拉電路模塊100、下拉維持電路模塊300及自舉電容Cb分別與第η級柵極信號點Q(n)和該第η級水平掃描線G(n)連接，該下拉電路模塊200、上拉控制電路模塊400、及第η級柵極信號點Q(n)的下拉電路模塊500分別與該第η級柵極信號點Q(n)連接；
[0005]所述上拉電路模塊100包括:直接控制給顯示區域第η級水平掃描線G (η)進行充電的薄膜電晶體Τ21，其柵極電性連接於第η級柵極信號點Q (η)，薄膜電晶體Τ21的漏極和源極分別輸入該第η級時鐘信號CK (η)和連接該第η級水平掃描線G (η)，所述薄膜電晶體Τ21柵極的第η級柵極信號點Q (η)的電位可直接影響該第η級時鐘信號CK (η)對第η級水平掃描線G (η)充電；
[0006]所述下拉電路模塊200包括對第η級柵極信號點Q(n)進行放電的薄膜電晶體T41，薄膜電晶體T41的柵極電性連接於該第n+2級水平掃描線G (n+2)，薄膜電晶體T41的漏極和源極分別連接第η級柵極信號點Q(n)和輸入直流低電壓VSS，薄膜電晶體T41可以在第n+2級水平掃描線G(n+2)處於高電位時打開進行放電；
[0007]所述下拉維持電路模塊300包括的一組薄膜電晶體可以在GOA電路非充電時期保持第η級柵極信號點Q(n)與第η級水平掃描線G(n)的低電位。所述下拉維持電路模塊300包括:薄膜電晶體T32，其柵極電性連接於第一電路點P，漏極和源極分別連接第η級水平掃描線G(n)和輸入直流低電壓VSS ;薄膜電晶體T33，其柵極電性連接於第二電路點K，漏極和源極分別電性連接於第η級水平掃描線G(n)和輸入直流低電壓VSS ;薄膜電晶體T42，其柵極電性連接於第一電路點P，漏極和源極分別電性連接於第η級水平掃描線G(n)和第η級柵極信號點Q(n);薄膜電晶體T43，其柵極電性連接於第二電路點K，漏極和源極分別電性連接於第η級水平掃描線G(n)和第η級柵極信號點Q(n);薄膜電晶體T52，其柵極電性連接於第η級柵極信號點Q (η)，漏極和源極分別電性連接於第一電路點P和輸入直流低電壓VSS ;薄膜電晶體Τ62，其柵極電性連接於第η級柵極信號點Q(n)，漏極和源極分別電性連接於第二電路點K和輸入直流低電壓VSS ;薄膜電晶體T53，其柵極輸入第一低頻時鐘信號LC1，漏極和源極分別輸入第一低頻時鐘信號LCl和連接第一電路點P ;薄膜電晶體T54，其柵極輸入第二低頻時鐘信號LC2，漏極和源極分別輸入第一低頻時鐘信號LCl和連接第一電路點P ;薄膜電晶體T63，其柵極輸入第二低頻時鐘信號LC2，漏極和源極分別輸入第二低頻時鐘信號LC2和連接第二電路點K ;薄膜電晶體T64，其柵極輸入第一低頻時鐘信號LCl，漏極和源極分別輸入第二低頻時鐘信號LC2和連接第二電路點K ；
[0008]所述上拉控制電路模塊400包括薄膜電晶體Tl I，其柵極輸入來自第n-2級GOA單元的開動信號ST (n-2)，漏極和源極分別連接第n-2級水平掃描線G(n_2)和第η級柵極信號點Q (η)；
[0009]所述第η級柵極信號點Q(n)的下拉電路模塊500包括薄膜電晶體T22，其柵極電性連接於該第η級柵極信號點Q(η)，漏極和源極分別輸入第η級時鐘信號CK(η)和輸出開動信號ST(η)。
[0010]工作時，所述下拉維持電路模塊300中的第一電路點P與第二電路點K交替受第一低頻時鐘信號LCl與第二低頻時鐘信號LC2的充電而處於高電位，從而交替控制薄膜電晶體Τ32&Τ42或Τ33&Τ43的打開，以維持第η級水平掃描線G(n)或第η級柵極信號點Q(η)在非充電時期的低電位，並避免薄膜電晶體長時間受柵極電壓應力的影響；薄膜電晶體Τ52與薄膜電晶體Τ62可在第η級柵極信號點Q(n)處於高電位時打開，而將第一電路點P、第二電路點K的電位拉低以關閉薄膜電晶體T32、薄膜電晶體T42、薄膜電晶體T33、及薄膜電晶體T43，使之不影響第η級水平掃描線G(n)和第η級柵極信號點Q(n)充電；所述薄膜電晶體Tll與薄膜電晶體T22可以控制將前級GOA電路的開動信號ST傳遞給本級GOA電路，使GOA電路可以逐級充放電；所述第η級柵極信號點Q(n)與第η級水平掃描線G(n)之間所連接的有自舉功能的自舉電容Cb，可在第η級水平掃描線G(n)電位提升時通過自舉電容Cb的耦合效應使第η級柵極信號點Q (η)電位提升，從而獲得更高的第η級柵極信號點Q(n)電位及更小的GOA充電信號的阻容延遲(RC delay)。
[0011]如圖1所示的用於平板顯示的GOA電路單級架構中GOA單元採用14個薄膜電晶體(Thin Film Transistor, TFT)兀件。
[0012]對於目前大部分的GOA電路，例如圖1所示的GOA電路，上拉控制電路模塊400中薄膜電晶體Tll柵極的峰值電位約等於第n-2級水平掃描線G(n-2)的電位Ve(n_2)，因此，第η級柵極信號點Q (η)可被薄膜電晶體Tll充至的電位約等於Ve(n_2)_Vth，第η級柵極信號點Q(η)在自舉前可被充至的電位易受到薄膜電晶體Tll閾值電壓Vth漂移的影響。
[0013]請參閱圖2，為現有用於平板顯示的GOA電路的多級架構示意圖。圖2給出了現有用於平板顯示的GOA電路的一種多級連接方法，第一低頻時鐘信號LC1、第一低頻時鐘信號LC2、直流低電壓VSS、及4個高頻時鐘信號CKl?CK4的金屬線放置於面板左右兩側各級GOA電路的外圍。數個提供數據信號的數據線，數個提供掃描信號的掃描線，數個像素P陣列排布，每一像素P電性連接於一條數據線及一條掃描線；數個移位寄存器依序排列S (n-3) > S (n-2)、S(n_l)、S(n),每一移位寄存器分別輸出一柵極信號，以掃描顯不裝置中對應的掃描線(gate line)，各移位寄存器分別電性連接第一低頻時鐘信號LC1、第二低頻時鐘信號LC2、直流低電壓VSS、四個高頻時鐘信號CKl?CK4中的一個高頻時鐘信號。具體地，第η級GOA電路分別接受第一低頻時鐘信號LC1、第二低頻時鐘信號LC2、直流低電壓VSS、高頻時鐘信號CKl?CK4中的I個高頻時鐘信號、第n-2級GOA電路產生的G(n_2)信號和開動信號ST (n-2)、第n+2級GOA電路產生的G (n+2)信號，並產生G (η)、ST (η)和Q (η)信號。
[0014]由此可見，現有用於平板顯示的GOA電路中使用的薄膜電晶體元件數量較多，並且在顯示面板的左、右兩側都需要兩條金屬線來傳輸第一低頻時鐘信號LCl與第二低頻時鐘信號LC2，既不利於製作成本的降低，也不利於GOA電路尺寸的縮減。


【發明內容】

[0015]本發明的目的在於提供一種用於平板顯示的互補型GOA電路，可以減小GOA電路的下拉維持電路模塊的尺寸，可以獲得尺寸精簡的GOA電路，使GOA電路適合用於窄邊框或無邊框的平板顯示產品。
[0016]為實現上述目的，本發明提供一種用於平板顯示的互補型GOA電路，包括:級聯的多個GOA單元，按照第η級GOA單元控制對顯示區域第η級水平掃描線G (η)充電，該第η級GOA單元包括上拉電路模塊、下拉電路模塊、下拉維持電路模塊、上拉控制電路模塊、第η級柵極信號點Q(n)的下拉電路模塊、及自舉電容Cbl ;所述上拉電路模塊、下拉電路模塊、下拉維持電路模塊、第η級柵極信號點Q(n)的下拉電路模塊、及自舉電容Cbl分別與第η級柵極信號點Q(n)及該第η級水平掃描線G(η)電性連接，所述上拉控制電路模塊與該第η級柵極信號點Q (η)電性連接。
[0017]所述上拉電路模塊包括:直接控制給顯示區域第η級水平掃描線G(η)進行充電的薄膜電晶體Tl，其柵極電性連接於第η級柵極信號點Q(η)，薄膜電晶體Tl的漏極和源極分別輸入該第η級時鐘信號CK (η)和連接該第η級水平掃描線G (η)，所述薄膜電晶體Tl柵極的第η級柵極信號點Q(n)的電位可直接影響該第η級時鐘信號CK(η)對第η級水平掃描線G(n)充電。
[0018]所述下拉電路模塊包括:在充電結束時對第η級水平掃描線G(n)進行放電的薄膜電晶體T3與對第η級柵極信號點Q(n)進行放電的薄膜電晶體T4 ;薄膜電晶體T3的柵極電性連接於第n+2級水平掃描線G (n+2)，漏極和源極分別電性連接第η級水平掃描線G (η)與輸入直流低電壓VSS ;薄膜電晶體Τ4的柵極電性連接於該第n+2級水平掃描線G(n+2)，薄膜電晶體T4的漏極和源極分別連接第η級柵極信號點Q (η)和輸入直流低電壓VSS，薄膜電晶體Τ3與薄膜電晶體Τ4可以在第n+2級水平掃描線G(n+2)處於高電位時打開進行放電。
[0019]所述下拉維持電路模塊包括:薄膜電晶體T5，其柵極電性連接於第一電路點P1，漏極和源極分別連接第η級水平掃描線G (η)和輸入直流低電壓VSS ;薄膜電晶體Τ6，其柵極電性連接於第η級柵極信號點Q (η)，漏極和源極分別電性連接於第二電路點Kl和輸入直流低電壓VSS ;薄膜電晶體T7，其柵極電性連接於第η級柵極信號點Q (η)，漏極和源極分別電性連接於第一電路點Pl和輸入直流低電壓VSS ;薄膜電晶體Τ8，其柵極電性連接於第二電路點Kl，其漏極輸入第一低頻時鐘信號LCl或第二低頻時鐘信號LC2，其源極電性連接第一電路點P ;薄膜電晶體T9，其柵極輸入第一低頻時鐘信號LCl或第二低頻時鐘信號LC2，其漏極輸入第一低頻時鐘信號LCl或第二低頻時鐘信號LC2，其源極電性連接第二電路點Kl0
[0020]所述第一電路點Pl可以周期性受第一低頻時鐘信號LCl或第二低頻時鐘信號LC2的充電而處於高電位，從而控制薄膜電晶體Τ5的打開，以維持第η級水平掃描線G(η)在非充電時期的低電位；所述薄膜電晶體Τ6與薄膜電晶體Τ7可在第η級柵極信號點Q(n)處於高電位時打開，而將第一電路點Pl電位拉低以關閉薄膜電晶體T5，使之不影響第η級水平掃描線G(η)充電。
[0021]所述上拉控制電路模塊包括薄膜電晶體Τ10，其柵極輸入第n-3級柵極信號點Q(n-3)，漏極和源極分別電性連接第n-2級水平掃描線G(n_2)和第η級柵極信號點Q(η)，所述第n-3級柵極信號點Q (n-3)控制負責GOA電路的上、下級之間信號傳遞的薄膜電晶體TlO的打開。
[0022]所述第η級柵極信號點Q(η)的下拉電路模塊包括薄膜電晶體Τ0，其柵極輸入第η級時鐘信號CK(η)，漏極和源極分別電性連接於第η級柵極信號點Q(η)與第η級水平掃描線 G (η)。
[0023]所述GOA單元採用10個薄膜電晶體元件。
[0024]在顯示面板的左、右兩側都需要一條金屬線來傳輸第一低頻時鐘信號LCl或第二低頻時鐘信號LC2。
[0025]採用Eldo SPICE軟體模擬，在第一低頻時鐘信號LCl處於開啟狀態時及第二低頻時鐘信號LC2處於開啟狀態時均能正常輸出第η級水平掃描線G (η)的波形，且兩種情況下的第η級水平掃描線G(η)的波形基本重合。
[0026]本發明的有益效果:本發明提供一種用於平板顯示的互補型GOA電路，通過顯示面板左右兩邊GOA電路的下拉維持電路模塊(G (n) pul I down)進行互補的方法，來減小GOA電路的下拉維持電路模塊的尺寸，從而縮減GOA電路的尺寸，縮減GOA電路的尺寸可以使GOA電路更適合用於窄邊框或無邊框的顯示產品，並且可以減少GOA電路區在顯示面板製作過程中受塵埃影響的機會，有利於面板良率的提升。並且，本發明中GOA電路的上、下級之間的信號傳遞方法相較於目前主流的方法做了改進，用一個峰值電壓更高的第n-3級柵極信號點Q(n_3)來控制負責GOA電路的上、下級之間信號傳遞的薄膜電晶體的打開，使GOA電路上、下級之間的信號傳遞受薄膜電晶體閾值電壓漂移的影響較目前方法更小，因此，可使GOA電路的輸出受薄膜電晶體元件閾值電壓漂移的影響變小，應用本發明的GOA電路可以製作窄邊框或無邊框的平板顯示產品。
[0027]為了能更進一步了解本發明的特徵以及技術內容，請參閱以下有關本發明的詳細說明與附圖，然而附圖僅提供參考與說明用，並非用來對本發明加以限制。

【專利附圖】

【附圖說明】
[0028]下面結合附圖，通過對本發明的【具體實施方式】詳細描述，將使本發明的技術方案及其它有益效果顯而易見。
[0029]附圖中，
[0030]圖1為現有用於平板顯示的GOA電路的單級架構示意圖；
[0031]圖2為現有用於平板顯示的GOA電路的多級架構示意圖；
[0032]圖3為本發明用於平板顯示的互補型GOA電路的單級架構示意圖；
[0033]圖4為本發明用於平板顯示的互補型GOA電路的時序圖；
[0034]圖5為本發明用於平板顯示的互補型GOA電路的多級架構示意圖；
[0035]圖6為本發明用於平板顯示的互補型GOA電路的輸出波形的模擬圖。

【具體實施方式】
[0036]為更進一步闡述本發明所採取的技術手段及其效果，以下結合本發明的優選實施例及其附圖進行詳細描述。柵極驅動模塊包括:
[0037]請參閱圖3，為本發明用於平板顯示的互補型GOA電路的單級架構示意圖。包括:級聯的多個GOA單元，按照第η級GOA單元控制對顯示區域第η級水平掃描線G (η)充電，該第η級GOA單元包括上拉電路模塊1、下拉電路模塊2、下拉維持電路模塊3、上拉控制電路模塊4、第η級柵極信號點Q(n)的下拉電路模塊5、及自舉電容Cbl ;所述上拉電路模塊
1、下拉電路模塊2、下拉維持電路模塊3、第η級柵極信號點Q(η)的下拉電路模塊5、及自舉電容Cbl分別與第η級柵極信號點Q(n)及該第η級水平掃描線G(η)電性連接，所述上拉控制電路模塊4與該第η級柵極信號點Q(n)電性連接；
[0038]所述上拉電路模塊I包括:直接控制給顯示區域第η級水平掃描線G(η)進行充電的薄膜電晶體Tl，其柵極電性連接於第η級柵極信號點Q(η)，薄膜電晶體Tl的漏極和源極分別輸入該第η級時鐘信號CK (η)和連接該第η級水平掃描線G (η)，所述薄膜電晶體Tl柵極的第η級柵極信號點Q(η)的電位可直接影響該第η級時鐘信號CK(η)對第η級水平掃描線G(n)充電；
[0039]所述下拉電路模塊2包括:在充電結束時對第η級水平掃描線G(n)進行放電的薄膜電晶體T3與對第η級柵極信號點Q (η)進行放電的薄膜電晶體Τ4 ;薄膜電晶體Τ3的柵極電性連接於第n+2級水平掃描線G (n+2)，漏極和源極分別電性連接第η級水平掃描線G (η)與輸入直流低電壓VSS ;薄膜電晶體Τ4的柵極電性連接於該第n+2級水平掃描線G(n+2)，薄膜電晶體T4的漏極和源極分別連接第η級柵極信號點Q (η)和輸入直流低電壓VSS，薄膜電晶體Τ3與薄膜電晶體Τ4可以在第n+2級水平掃描線G(n+2)處於高電位時打開進行放電；
[0040]所述下拉維持電路模塊3包括的一組薄膜電晶體可以在GOA電路非充電時期保持第η級水平掃描線G(n)的低電位。所述下拉維持電路模塊3包括:薄膜電晶體T5，其柵極電性連接於第一電路點Pl，漏極和源極分別連接第η級水平掃描線G (η)和輸入直流低電壓VSS ;薄膜電晶體Τ6，其柵極電性連接於第η級柵極信號點Q (η)，漏極和源極分別電性連接於第二電路點Kl和輸入直流低電壓VSS ;薄膜電晶體Τ7，其柵極電性連接於第η級柵極信號點Q(n)，漏極和源極分別電性連接於第一電路點Pl和輸入直流低電壓VSS ;薄膜電晶體T8，其柵極電性連接於第二電路點K1，其漏極輸入第一低頻時鐘信號LCl或第二低頻時鐘信號LC2，其源極電性連接第一電路點P ;薄膜電晶體T9，其柵極輸入第一低頻時鐘信號LCl或第二低頻時鐘信號LC2，其漏極輸入第一低頻時鐘信號LCl或第二低頻時鐘信號LC2，其源極電性連接第二電路點Kl ;所述第一電路點Pl可以周期性受第一低頻時鐘信號LCl或第二低頻時鐘信號LC2的充電而處於高電位，從而控制薄膜電晶體T5的打開，以維持第η級水平掃描線G(n)在非充電時期的低電位，並避免薄膜電晶體長時間受柵極電壓應力的影響；所述薄膜電晶體T6與薄膜電晶體T7可在第η級柵極信號點Q(n)處於高電位時打開，而將第一電路點Pl電位拉低以關閉薄膜電晶體T5，使之不影響第η級水平掃描線G (η)充電。
[0041]所述上拉控制電路模塊4包括薄膜電晶體Τ10，其柵極輸入第n-3級柵極信號點Q(n-3)，漏極和源極分別電性連接第n-2級水平掃描線G(n_2)和第η級柵極信號點Q(η)；所述第n-3級柵極信號點Q(n-3)控制負責GOA電路的上、下級之間信號傳遞的薄膜電晶體TlO的打開，所述薄膜電晶體TlO可以控制將第n-3級GOA電路的柵極信號點Q(n_3)信號傳遞給本級GOA電路，使GOA信號可以逐級傳遞；
[0042]所述第η級柵極信號點Q (η)的下拉電路模塊5包括薄膜電晶體Τ0，其柵極輸入第η級時鐘信號CK(η)，漏極和源極分別電性連接於第η級柵極信號點Q(η)與第η級水平掃描線G(n);所述第η級柵極信號點Q(η)的下拉電路模塊5可以在非充電時期維持第η級柵極信號點Q (η)的低電位。
[0043]所述第η級柵極信號點Q(n)與第η級水平掃描線G(n)之間連接有自舉功能的自舉電容Cbl，可在第η級水平掃描線G(n)電位提升時通過自舉電容Cbl的耦合效應使第η級柵極信號點Q(n)電位提升，從而獲得更高的第η級柵極信號點Q(n)電位及更小的GOA充電信號的阻容延遲。
[0044]圖4所示的本發明的GOA電路單級架構中GOA單元僅用了 10個薄膜電晶體元件，而如圖1所示的目前用於平板顯示的GOA電路單級架構中GOA單元採用14個薄膜電晶體元件。由此可見，本發明可以通過顯示面板兩側GOA電路的下拉維持電路模塊互補的方法來減少GOA電路的薄膜電晶體元件個數。
[0045]如圖3所示，本發明中負責上、下級間信號傳遞的薄膜電晶體TlO的柵極輸入第n-3級柵極信號點Q (n-3)，漏極和源極分別電性連接第n_2級水平掃描線G (n-2)和第η級柵極信號點Q (η);根據半導體器件物理常識，如果要使第η級柵極信號點Q (η)接受到來自薄膜電晶體TlO的充電，薄膜電晶體TlO的柵極與源極間的電壓差Vgs須不小於其閾值電壓 Vth,即 Vgs-Vth ^ O。
[0046]請參閱圖4並結合圖3，圖4為本發明用於平板顯示的互補型GOA電路的時序圖。圖4中tl?t4為第η級水平掃描線G(n)充電前的準備時間，t4?t5為G(n)的充電時間，t5後第η級水平掃描線G (η)被放電。本發明用於平板顯示的互補型GOA電路的工作過程為:tl時，第n-3級時鐘信號CK(n-3)的電位開始抬升，第n_3級柵極信號點Q(n_3)自舉到高電位(約等於2倍第n-3級水平掃描線G(n-3)的高電位)，但薄膜電晶體TlO的漏極電性連接的第n-2級水平掃描線G (n-2)為低電位，第η級柵極信號點Q (η)未充電。t2時，第n-2級時鐘信號CK(n-2)的電位開始抬升，第n_2級水平掃描線G(n_2)被充至高電位，第n-3級柵極信號點Q(n-3)仍維持高的自舉電位(明顯高於第n_2級水平掃描線G(n_2)的高電位)，薄膜電晶體TlO打開給第η級柵極信號點Q(n)充電。第η級柵極信號點Q(n)電位抬升後，可打開薄膜電晶體T6與薄膜電晶體T7，從而拉低第一電路點Pl電位以關閉薄膜電晶體T5，使之不影響第η級水平掃描線G(n)充電。t3時，第n_3級時鐘信號CK(n_3)的電位開始下降，第n-3級柵極信號點Q (n-3)的電位也下降，第η級水平掃描線G (η)維持高電位，第η級柵極信號點Q(η)電位基本保持不變。t4時，第η級時鐘信號CK(η)的電位開始抬升，薄膜電晶體Tl打開，第η級柵極信號點Q(η)自舉到更高電位並控制薄膜電晶體Tl給第η級水平掃描線G(n)充電,第η級水平掃描線G(n)電位抬升。t5時,第η級時鐘信號CK (η)開始下降，第n+2級水平掃描線G (n+2)電位抬升，薄膜電晶體T3與薄膜電晶體T4打開，以確保第η級水平掃描線G(n)與第η級柵極信號點Q(n)被拉至低電位。薄膜電晶體T6與薄膜電晶體T7在第η級柵極信號點Q(n)電位拉低後關閉，薄膜電晶體T4與薄膜電晶體TO可正常周期性打開，以維持第η級水平掃描線G(η)與第η級柵極信號點Q(η)在非充電時期的低電位。
[0047]如圖4所示，本發明上拉控制電路模塊4中薄膜電晶體TlO的柵極輸入的第n-3級柵極信號點Q(n_3)在自舉後的電位約是第n-2級水平掃描線G(n_2)高電位Ve(n_2)的2倍，即2Ve(n_2)，因此，第η級柵極信號點Q (η)可被薄膜電晶體TlO充至約等於Ve(n_2)，第η級柵極信號點Q(n)在自舉前可被充至的電位不易受到薄膜電晶體TlO閾值電壓Vth漂移的影響。
[0048]請參閱圖5並結合圖3，圖5為本發明用於平板顯示的互補型GOA電路的多級架構示意圖。圖5給出了本發明用於平板顯示的互補型GOA電路的一種多級連接方法，顯示區域的每條掃描線(gate line)的兩端連接有GOA電路(其單級電路的架構可參見圖3)，GOA電路可以從左、右兩邊對掃描線進行充電和放電，以獲得均勻的充電效果。第一低頻時鐘信號LCl與第二低頻時鐘信號LC2中的一個低頻時鐘信號、直流低電壓VSS、及四個高頻時鐘信號CKl?CK4的金屬線放置於面板兩側各級GOA電路的外圍。數個提供數據信號的數據線，數個提供掃描信號的掃描線，數個像素P陣列排布，每一像素P電性連接於一條數據線及一條掃描線；數個移位寄存器依序排列S (n-3)、S (n-2)、S(n-l)、S (η)，每一移位寄存器分別輸出一柵極信號，以掃描顯示裝置中對應的掃描線，各移位寄存器分別電性連接第一低頻時鐘信號LCl或第二低頻時鐘信號LC2中的一個低頻時鐘信號、直流低電壓VSS、四個高頻時鐘信號CKl?CK4中的一個高頻時鐘信號。具體地，第η級GOA電路分別接受第一低頻時鐘信號LCl或第二低頻時鐘信號LC2中的一個低頻時鐘信號、直流低電壓VSS、四個高頻時鐘信號CKl?CK4中的一個高頻時鐘信號、第n-2級GOA電路產生的第n_2級柵極信號以掃描顯示裝置中對應的掃描線G (n-2)、第n-3級GOA電路產生的第n_3級柵極信號點Q(n-3)、第n+2級GOA電路產生的第n+2級柵極信號以掃描顯示裝置中對應的掃描線G (n+2)，並產生第η級柵極信號以掃描顯示裝置中對應的掃描線G (η)和第η_3級柵極信號點Q(n)。圖5所示的多級連接方法可以保證GOA信號能逐級傳遞，並且各級GOA電路可以逐級從左、右兩邊對顯示區的水平掃描線進行充電和放電。
[0049]與【背景技術】中圖2所示的GOA電路相比，圖2所示的GOA電路在顯示面板的左、右兩側都需要兩條金屬線來傳輸第一低頻時鐘信號LCl與第二低頻時鐘信號LC2，而如圖5所示的本發明的GOA電路在顯示面板的左、右兩側都僅需要一條金屬線來傳輸第一低頻時鐘信號LCl或第二低頻時鐘信號LC2。
[0050]請參閱圖6並結合圖3、圖5，圖6為本發明用於平板顯示的互補型GOA電路的輸出波形的模擬圖，採用的模擬軟體為Eldo SPICE軟體。依照本發明用Eldo SPICE軟體建立多級GOA電路，並代入某顯示面板生產線所製備的非晶矽薄膜電晶體元件的特性參數，對GOA電路在第一低頻時鐘信號LCl處於開啟(on)狀態及第二低頻時鐘信號LC2處於打開啟狀態時的第η級水平掃描線G(n)的輸出進行模擬。由圖6的模擬結果可見，本發明用於平板顯示的互補型GOA電路在第一低頻時鐘信號LCl處於開啟狀態時及第二低頻時鐘信號LC2處於開啟狀態時均能正常輸出第η級水平掃描線G(n)的波形，且兩種情況下的第η級水平掃描線G(n)的波形基本重合。Eldo SPICE軟體模擬結果顯示本發明GOA電路可以正常給顯示面板的掃描線充電。
[0051]綜上所述，本發明提供一種用於平板顯示的互補型GOA電路，通過顯示面板左右兩邊GOA電路的下拉維持電路模塊(G(n)pull down)進行互補的方法，來減小GOA電路的下拉維持電路模塊的尺寸，從而縮減GOA電路的尺寸，縮減GOA電路的尺寸可以使GOA電路更適合用於窄邊框或無邊框的顯示產品，並且可以減少GOA電路區在顯示面板製作過程中受塵埃影響的機會，有利於面板良率的提升。並且，本發明中GOA電路的上、下級之間的信號傳遞方法相較於目前主流的方法做了改進，用一個峰值電壓更高的第n-3級柵極信號點Q(n-3)來控制負責GOA電路的上、下級之間信號傳遞的薄膜電晶體的打開，使GOA電路上、下級之間的信號傳遞受薄膜電晶體閾值電壓漂移的影響較目前方法更小，因此，可使GOA電路的輸出受薄膜電晶體元件閾值電壓漂移的影響變小，應用本發明的GOA電路可以製作窄邊框或無邊框的平板顯示產品。
[0052]以上所述，對於本領域的普通技術人員來說，可以根據本發明的技術方案和技術構思作出其他各種相應的改變和變形，而所有這些改變和變形都應屬於本發明權利要求的保護範圍。
【權利要求】
1.一種用於平板顯示的互補型GOA電路，其特徵在於，包括:級聯的多個GOA單元，按照第η級GOA單元控制對顯示區域第η級水平掃描線(G (η))充電，該第η級GOA單元包括上拉電路模塊、下拉電路模塊、下拉維持電路模塊、上拉控制電路模塊、第η級柵極信號點(Q(n))的下拉電路模塊、及自舉電容(Cbl);所述上拉電路模塊、下拉電路模塊、下拉維持電路模塊、第η級柵極信號點(Q(n))的下拉電路模塊、及自舉電容(Cbl)分別與第η級柵極信號點(Q(n))及該第η級水平掃描線(G(n))電性連接，所述上拉控制電路模塊與該第η級柵極信號點(Q(n))電性連接。
2.如權利要求1所述的用於平板顯示的互補型GOA電路，其特徵在於，所述上拉電路模塊包括:直接控制給顯示區域第η級水平掃描線(G(n))進行充電的薄膜電晶體(Tl)，其柵極電性連接於第η級柵極信號點(Q(n))，薄膜電晶體(Tl)的漏極和源極分別輸入該第η級時鐘信號(CK(η))和連接該第η級水平掃描線(G(n))，所述薄膜電晶體(Tl)柵極的第η級柵極信號點(Q(n))的電位可直接影響該第η級時鐘信號(CK(η))對第η級水平掃描線(G(n))充電。
3.如權利要求1所述的用於平板顯示的互補型GOA電路，其特徵在於，所述下拉電路模塊包括:在充電結束時對第η級水平掃描線(G(n))進行放電的薄膜電晶體(T3)與對第η級柵極信號點(Q(n))進行放電的薄膜電晶體(T4);薄膜電晶體(T3)的柵極電性連接於第n+2級水平掃描線(G(n+2))，漏極和源極分別電性連接第η級水平掃描線(G(n))與輸入直流低電壓(VSS);薄膜電晶體(T4)的柵極電性連接於該第n+2級水平掃描線(G(n+2))，薄膜電晶體(T4)的漏極和源極分別連接第η級柵極信號點(Q(n))和輸入直流低電壓(VSS)，薄膜電晶體(T3)與薄膜電晶體(T4)可以在第n+2級水平掃描線(G(n+2))處於高電位時打開進行放電。
4.如權利要求1所述的用於平板顯示的互補型GOA電路，其特徵在於，所述下拉維持電路模塊包括:薄膜電晶體(T5)，其柵極電性連接於第一電路點(P1)，漏極和源極分別連接第η級水平掃描線(G(n))和輸入直流低電壓(VSS);薄膜電晶體(T6)，其柵極電性連接於第η級柵極信號點(Q(η))，漏極和源極分別電性連接於第二電路點(Kl)和輸入直流低電壓(VSS);薄膜電晶體(Τ7)，其柵極電性連接於第η級柵極信號點(Q(η))，漏極和源極分別電性連接於第一電路點(PD和輸入直流低電壓(VSS);薄膜電晶體(Τ8)，其柵極電性連接於第二電路點(Kl)，其漏極輸入第一低頻時鐘信號(LCl)或第二低頻時鐘信號(LC2)，其源極電性連接第一電路點(P);薄膜電晶體(T9)，其柵極輸入第一低頻時鐘信號(LCl)或第二低頻時鐘信號(LC2)，其漏極輸入第一低頻時鐘信號(LCl)或第二低頻時鐘信號(LC2)，其源極電性連接第二電路點(Kl)。
5.如權利要求4所述的用於平板顯示的互補型GOA電路，其特徵在於，所述第一電路點(PD可以周期性受第一低頻時鐘信號(LCl)或第二低頻時鐘信號(LC2)的充電而處於高電位，從而控制薄膜電晶體(Τ5)的打開，以維持第η級水平掃描線(G(n))在非充電時期的低電位；所述薄膜電晶體(T6)與薄膜電晶體(T7)可在第η級柵極信號點(Q(n))處於高電位時打開，而將第一電路點(Pl)電位拉低以關閉薄膜電晶體(T5)，使之不影響第η級水平掃描線(G(n))充電。
6.如權利要求1所述的用於平板顯示的互補型GOA電路，其特徵在於，所述上拉控制電路模塊包括薄膜電晶體(TlO)，其柵極輸入第n-3級柵極信號點(Q(n-3))，漏極和源極分別電性連接第n-2級水平掃描線(G(n-2))和第η級柵極信號點(Q (η))，所述第η_3級柵極信號點(Q(n_3))控制負責GOA電路的上、下級之間信號傳遞的薄膜電晶體(TlO)的打開。
7.如權利要求1所述的用於平板顯示的互補型GOA電路，其特徵在於，所述第η級柵極信號點(Q(n))的下拉電路模塊包括薄膜電晶體(TO)，其柵極輸入第η級時鐘信號(CK(η))，漏極和源極分別電性連接於第η級柵極信號點(Q(n))與第η級水平掃描線(G(n))。
8.如權利要求1所述的用於平板顯示的互補型GOA電路，其特徵在於，所述GOA單元採用10個薄膜電晶體元件。
9.如權利要求1所述的用於平板顯示的互補型GOA電路，其特徵在於，在顯示面板的左、右兩側都需要一條金屬線來傳輸第一低頻時鐘信號(LCl)或第二低頻時鐘信號(LC2)。
10.如權利要求1所述的用於平板顯示的互補型GOA電路，其特徵在於，採用EldoSPICE軟體模擬，在第一低頻時鐘信號(LCl)處於開啟狀態時及第二低頻時鐘信號(LC2)處於開啟狀態時均能正常輸出第η級水平掃描線(G(n))的波形，且兩種情況下的第η級水平掃描線(G(n))的波形基本重合。
【文檔編號】G09G3/36GK104167191SQ201410318442
【公開日】2014年11月26日 申請日期:2014年7月4日 優先權日:2014年7月4日
【發明者】虞曉江 申請人:深圳市華星光電技術有限公司