複合電視廣播信號採集綜合控制裝置的製造方法

2023-05-29 15:00:06 1

專利名稱:複合電視廣播信號採集綜合控制裝置的製造方法
【專利摘要】一種複合電視廣播信號採集綜合控制裝置,它具有對電路進行控制的FPGA電路；CVBS信號採集電路，該電路輸出端接FPGA電路的輸入端；控制電路，該電路與FPGA電路相連；PCI電路，該電路的與FPGA電路相連，該裝置設計合理、電路簡單、集成度高、外圍元件少、具有PCI接口便於與外圍設備高速傳輸數據、數據處理速度快、可在線調試，可應用於實驗室廣播電視信號採集裝置。
【專利說明】
複合電視廣播信號採集綜合控制裝置
技術領域
[0001] 本實用新型屬於通信設備或裝置技術領域，具體涉及到複合電視廣播信號採集綜合控制裝置。
【背景技術】
[0002] 複合電視廣播信號是一種常見的視頻數據，複合電視廣播信號是一種視頻標準， 真正掌握這種視頻標準，目前，學生接觸到複合電視廣播信號，但如何將這種模擬的視頻信號轉化成我們所能看到的圖像畫面。學生不是很了解這個採集的過程，很有必要做相關的實驗。現有的複合電視廣播信號採集裝置存在以下不足:結構尺寸大，攜帶不方便；電路複雜，每一種平臺的功能多，需要元器件較多；設計集成度不夠，一個控制終端可以有多種實現電路，未整合;設計成本較高，浪費設計材料，整合電路成本少於獨立電路成本和;調試不方便，不能在線調試，需要藉助其它手段;電路設計不完善，未能設置一些故障電路，考察學生分析能力；未能激發學生的創新意識、提高學生認識，具有認識的片面性;未能充分鍛鍊學生實際動手能力;未能鍛鍊學生綜合分析，應用知識的能力。

【發明內容】

[0003] 本實用新型所要解決的技術問題在於克服上述複合電視廣播信號採集裝置的不足，提供一種設計合理、電路簡單、集成度高、外圍元件少、具有PCI接口便於與外圍設備高速傳輸數據、數據處理速度快、可在線調試的複合電視廣播信號採集綜合控制裝置。
[0004] 解決上述技術問題採用的技術方案是:它具有:對電路進行控制的FPGA電路;CVBS 信號採集電路，該電路的輸入端接FPGA電路的輸出端;控制電路，該電路與FPGA電路相連； PCI電路，該電路與FPGA電路相連。
[〇〇〇5] 本實用新型的FPGA電路為:集成電路U4的104腳?102腳、82腳?80腳、96腳、95腳、 92腳、90腳?86腳、84腳、101腳、97腳、77腳?74腳、72腳、70腳、69腳、67腳、64腳、63腳、61 腳、58腳?56腳、48腳接CVBS信號採集電路，集成電路U4的105腳和117腳接控制電路、113 腳和115腳接PCI電路、120腳通過電阻R12接3V電源並接開關S1的一端、143腳通過電阻R13 接3V電源並通過電阻R14接3V電源並接開關S3的一端、203腳接晶振Y2的4腳，集成電路U4的 121腳、26腳、123腳、21腳、22腳、125腳、126腳、20腳、17腳、18腳、16腳、19腳依次接連接器J2 的2腳?13腳，集成電路U4的190腳、178腳、79腳、66腳、51腳、155腳接1.2V電源、7腳、29腳、 42 腳、166 腳、172 腳83 腳、194 腳、202腳、109 腳、122 腳、136 腳、148 腳、62 腳、71 腳、83 腳、91 腳、 98腳接3V電源，集成電路U4的53腳、157腳接A1.2V電源，集成電路U4的地端接地，晶振Y2的1 腳接3V電源、3腳接地，連接器J2的1腳接地，開關S1?開關S3的另一端接地;集成電路U4的型號為EP2C5Q208C7，晶振Y2的型號為JHY50M。
[0006]本實用新型的CVBS信號採集電路為:集成電路U5的9腳接電容C5的一端、18腳接電容C8的一端和電容C9的一端、17腳接電容C10和電容C11的一端、36腳通過電阻R10接集成電路U6的6腳並通過電阻R8接3V電源、35腳通過電阻R11接集成電路U6的5腳並通過電阻R9接 3V電源、39腳接電阻R6的一端和晶振Y3的一端以及電容C12的一端、40腳接電阻R6的另一端和晶振Y3的另一端以及電容C13的一端、34腳接電容C14的一端並通過電阻R7接3V電源、19 腳接電感L2的一端、20腳接電感L3的一端，集成電路U5的49腳、47腳、91腳?96腳、43腳、44 腳、83腳?87腳、90腳、50腳、46腳、51腳、52腳、79腳?82腳、65腳?68腳、73腳、75腳?78腳依次接集成電路U4的104腳?102腳、82腳?80腳、96腳、95腳、92腳、90腳?86腳、84腳、101 腳、97腳、77腳?74腳、72腳、70腳、69腳、67腳、64腳、63腳、61腳、58腳?56腳、48腳，集成電路U5的103腳、117腳、110腳、74腳、45腳接3V電源，集成電路U5的31腳和61腳以及88腳接 1.8V電源、11腳和7腳以及3腳及A3V電源，集成電路U6的電源端接3V電源、地端接地，電容C5 的另一端通過電阻R5接地並通過電阻R4接電容C7的一端和電感L1的一端，電感L1的另一端接電容C6的一端和二極體D1的一端以及連接器J3的一端，二極體D1的另一端接連接器J3的另一端並接地，電容C6?電容C14的另一端接地，電感L2和電感L3的另一端接3V電源;集成電路U5的型號為T107BL、集成電路U6的型號為AT24LC16。
[0007] 由於本實用新型採用當按下開關S1，開關S2和開關S3斷開，控制電路進行複合電視廣播信號採集；當按下開關S2,開關S1和開關S3斷開，PCI電路進行複合電視廣播信號採集；當按下開關S3,開關S1和開關S2斷開，FPGA電路進行複合電視廣播信號採集，本裝置電路簡單、外圍元器件少、集成度高、將不同的平臺整合在一起、配套調整方便，電路採用多種控制手段，方便、快捷，實驗功能性強，設計靈活可引導學生發散思維，具有PCI接□便於與外圍設備高速傳輸數據、數據處理速度快、可在線調試，可應用於實驗室複合電視廣播信號採集裝置。
【附圖說明】

[0008] 圖1是本實用新型電氣原理方框圖。
[0009] 圖2是圖1中FPGA電路的電子線路原理圖。
[〇〇1〇] 圖3是圖1中PCI電路和控制電路的電子線路原理圖。
[〇〇11]圖4是圖1中CVBS信號採集電路的電子線路原理圖。
【具體實施方式】
[0012]下面結合附圖和實施例對本實用新型做進一步詳細說明，但本實用新型不限於這些實施例。
[0〇13] 實施例1
[〇〇14]在圖1中，本實用新型複合電視廣播信號採集綜合控制裝置由FPGA電路、PCI電路、 CVBS信號採集電路、控制電路連接構成，CVBS信號採集電路輸出端接FPGA電路的輸入端，控制電路與FPGA電路相連，PCI電路與FPGA電路相連。
[0〇15] 在圖2中，本實施例的FPGA電路由集成電路U4、電阻R12?電阻R14、開關S1?開關 S3、晶振Y2、連接器J2連接構成，集成電路U4的型號為EP2C5Q208C7,晶振Y2的型號為 JHY50M。集成電路U4的104腳?102腳、82腳?80腳、96腳、95腳、92腳、90腳?86腳、84腳、101 腳、97腳、77腳?74腳、72腳、70腳、69腳、67腳、64腳、63腳、61腳、58腳?56腳、48腳接CVBS信號採集電路，集成電路U4的105腳和117腳接控制電路、113腳和115腳接PCI電路、120腳通過電阻R12接3V電源並接開關S1的一端、143腳通過電阻R13接3V電源並通過電阻R14接3V電源並接開關S3的一端、203腳接晶振Y2的4腳，集成電路U4的121腳、26腳、123腳、21腳、22腳、 125腳、126腳、20腳、17腳、18腳、16腳、19腳依次接連接器J2的2腳?13腳，集成電路U4的190 腳、178腳、79腳、66腳、51腳、155腳接1.2V電源、7腳、29腳、42腳、166腳、172腳83腳、194腳、 202腳、109腳、122腳、136腳、148腳、62腳、71腳、83腳、91腳、98腳接3V電源，集成電路U4的53 腳、157腳接A1.2V電源，集成電路U4的地端接地，晶振Y2的1腳接3V電源、3腳接地，連接器J2 的1腳接地，開關S1?開關S3的另一端接地。
[0016]在圖3中，本實施例的控制電路由集成電路U2、晶振Y1、電容C1、電容C2連接構成， 集成電路U2的型號為C8051F206。集成電路U2的9腳接晶振Y1的一端和電容C1的一端、10腳接晶振Y1的另一端和電容C2的一端、40腳接集成電路U4的105腳、39腳接集成電路U4的117 腳、7腳接2.5V電源、11腳和31腳以及12腳接3V電源、地端接地。
[〇〇17] 在圖3中，本實施例的PCI電路由集成電路U1、集成電路U3、電阻R1?電阻R3、電容 C3、電容C4、晶振X1、連接器J1連接構成，集成電路U1的型號為CH3 5 3L、集成電路U3的型號為 AT24C02。集成電路U1的83腳?90腳、93腳?96腳、5腳?8腳、17腳?22腳、30腳、31腳、33腳 ?40腳、92腳和91腳、9腳、16腳、32腳、15腳、12腳?14腳、82腳、81腳依次接連接器J1的66 腳、65腳、31腳、64腳、30腳?23腳、56腳、22腳、55腳、46腳、45腳、11腳、44腳、10腳、9腳、42 腳、8腳、41腳、6腳、39腳、5腳、38腳、4腳、37腳、3腳、2腳、61腳、21腳、12腳、7腳、13腳、53腳、 50腳、16腳、19腳、58腳，集成電路U1的10腳通過電阻R2接3V電源並接連接器J1的54腳、41腳接集成電路U4的113腳、44腳接集成電路U4的115腳、71腳接集成電路U3的5腳、11腳接集成電路U3的6腳、24腳通過電阻R1接3V電源、54腳接晶振X1的一端和電容C3的一端、55腳接晶振X2的另一端和電容C4的一端，集成電路U4的23腳、52腳、77腳、97腳、98腳接3V電源、地端接地，集成電路U3的電源端接3V電源、地端接地，電容C3、電容C4的另一端接地，連接器J1的 15腳通過電阻R3接3V電源、36腳接連接器J1的43腳、17腳和51腳接地、67腳、1腳、34腳、35腳接地。
[〇〇18]在圖4中，本實施例的CVBS信號採集電路由集成電路U5、集成電路U6、二極體D1、電阻R4?電阻R11、電容C5?電容C14、電感L1?電感L3、晶振Y3、連接器J3連接構成，集成電路 U5的型號為T107BL、集成電路U6的型號為AT24LC16。集成電路U5的9腳接電容C5的一端、18 腳接電容C8的一端和電容C9的一端、17腳接電容C10和電容C11的一端、36腳通過電阻R10接集成電路U6的6腳並通過電阻R8接3V電源、35腳通過電阻R11接集成電路U6的5腳並通過電阻R9接3V電源、39腳接電阻R6的一端和晶振Y3的一端以及電容C12的一端、40腳接電阻R6的另一端和晶振Y3的另一端以及電容C13的一端、34腳接電容C14的一端並通過電阻R7接3V電源、19腳接電感L2的一端、20腳接電感L3的一端，集成電路U5的49腳、47腳、91腳?96腳、43 腳、44腳、83腳?87腳、90腳、50腳、46腳、51腳、52腳、79腳?82腳、65腳?68腳、73腳、75腳? 78腳依次接集成電路U4的104腳?102腳、82腳?80腳、96腳、95腳、92腳、90腳?86腳、84腳、 101腳、97腳、77腳?74腳、72腳、70腳、69腳、67腳、64腳、63腳、61腳、58腳?56腳、48腳，集成電路U5的103腳、117腳、110腳、74腳、45腳接3V電源，集成電路U5的31腳和61腳以及88腳接 1.8V電源、11腳和7腳以及3腳及A3V電源，集成電路U6的電源端接3V電源、地端接地，電容C5 的另一端通過電阻R5接地並通過電阻R4接電容C7的一端和電感L1的一端，電感L1的另一端接電容C6的一端和二極體D1的一端以及連接器J3的一端，二極體D1的另一端接連接器J3的另一端並接地，電容C6?電容C14的另一端接地，電感L2和電感L3的另一端接3V電源。
[0019] 本實用新型的工作原理如下:
[0020] 系統上電，電路開始初始化工作。當按下開關S1，開關S2和開關S3斷開，控制器電路工作。此時是用控制器進行複合電視廣播信號採集控制。控制信號從集成電路U2的40腳輸入到集成電路U4的113腳，集成電路U4接收到控制數據，並啟動複合電視廣播信號採集控制時序，信號從連接器J3輸入，經過電感L1、電容C5、?電容C7、電阻R4的濾波處理，輸入到集成電路U5，由集成電路U5的視頻變換處理，圖像數據從集成電路U5的49腳、47腳、91腳? 95腳、43腳、44腳、83腳?87腳、90腳、50腳、46腳、51腳、52腳、79腳?82腳輸入到集成電路 U4;此後，將圖像數據輸入到內部緩衝區。
[0021] 當按下開關S2,開關S1和開關S3斷開，PCI電路工作。此時是用PCI電路進行複合電視廣播信號採集控制。PCI的控制數據從連接器J1輸入，由連接器J1的66腳、65腳、31腳、64 腳、30腳?23腳、56腳、22腳、55腳、46腳、45腳、11腳、44腳、10腳、9腳、42腳、8腳、41腳、6腳、 39腳、5腳、38腳、4腳、37腳、3腳、2腳、61腳、21腳、12腳輸入到集成電路U1，經集成電路U1內部處理，數據從U1的41腳輸入到集成電路U4，集成電路U4接收控制數據，啟動複合電視廣播信號採集控制時序。信號從連接器J3輸入，經過電感L1、電容C5、?電容C7、電阻R4的濾波處理，輸入到集成電路U5，由集成電路U5的視頻變換處理，圖像數據從集成電路U5的49腳、 47腳、91腳?95腳、43腳、44腳、83腳?87腳、90腳、50腳、46腳、51腳、52腳、79腳?82腳輸入到集成電路U4;此後，將圖像數據輸入到內部緩衝區。
[〇〇22]當按下開關S3,開關S1和開關S2斷開，FPGA電路工作。此時是用FPGA電路進行複合電視廣播信號採集控制。由集成電路U4內部產生的採集控制邏輯，信號從連接器J3輸入，經過電感L1、電容C5、?電容C7、電阻R4的濾波處理，輸入到集成電路U5，由集成電路U5的視頻變換處理，圖像數據從集成電路U5的引腳49腳、47腳、91腳?95腳、43腳、44腳、83腳?87腳、 90腳、50腳、46腳、51腳、52腳、79腳?82腳輸入到集成電路U4;此後，將圖像數據輸入到內部緩衝區。
【主權項】
1.一種複合電視廣播信號採集綜合控制裝置，其特徵在於它具有: 對電路進行控制的FPGA電路； CVBS信號採集電路，該電路的輸入端接FPGA電路的輸出端； 控制電路，該電路與FPGA電路相連； PCI電路，該電路與FPGA電路相連； 所述的FPGA電路為:集成電路U4的104腳?102腳、82腳?80腳、96腳、95腳、92腳、90腳 ?86腳、84腳、101腳、97腳、77腳?74腳、72腳、70腳、69腳、67腳、64腳、63腳、61腳、58腳?56 腳、48腳接CVBS信號採集電路，集成電路U4的105腳和117腳接控制電路、113腳和115腳接 PCI電路、120腳通過電阻R12接3V電源並接開關S1的一端、143腳通過電阻R13接3V電源並通 過電阻R14接3V電源並接開關S3的一端、203腳接晶振Y2的4腳，集成電路U4的121腳、26腳、 123腳、21腳、22腳、125腳、126腳、20腳、17腳、18腳、16腳、19腳依次接連接器J2的2腳?13 腳，集成電路U4的190腳、178腳、79腳、66腳、51腳、155腳接1.2V電源、7腳、29腳、42腳、166 腳、172 腳83 腳、194 腳、202 腳、109 腳、122 腳、136 腳、148 腳、62 腳、71 腳、83 腳、91 腳、98 腳接 3V 電源，集成電路U4的53腳、157腳接A1.2V電源，集成電路U4的地端接地，晶振Y2的1腳接3V電 源、3腳接地，連接器J2的1腳接地，開關S1?開關S3的另一端接地;集成電路U4的型號為 EP2C5Q208C7，晶振Y2 的型號為 JHY50M; 所述的CVBS信號採集電路為:集成電路U5的9腳接電容C5的一端、18腳接電容C8的一端 和電容C9的一端、17腳接電容C10和電容C11的一端、36腳通過電阻R10接集成電路116的6腳 並通過電阻R8接3V電源、35腳通過電阻R11接集成電路U6的5腳並通過電阻R9接3V電源、39 腳接電阻R6的一端和晶振Y3的一端以及電容C12的一端、40腳接電阻R6的另一端和晶振Y3 的另一端以及電容C13的一端、34腳接電容C14的一端並通過電阻R7接3V電源、19腳接電感 L2的一端、20腳接電感L3的一端，集成電路U5的49腳、47腳、91腳?96腳、43腳、44腳、83腳? 87腳、90腳、50腳、46腳、51腳、52腳、79腳?82腳、65腳?68腳、73腳、75腳?78腳依次接集成 電路U4的104腳?102腳、82腳?80腳、96腳、95腳、92腳、90腳?86腳、84腳、101腳、97腳、77 腳?74腳、72腳、70腳、69腳、67腳、64腳、63腳、61腳、58腳?56腳、48腳，集成電路U5的103 腳、117腳、110腳、74腳、45腳接3V電源，集成電路U5的31腳和61腳以及88腳接1.8V電源、11 腳和7腳以及3腳及A3V電源，集成電路U6的電源端接3V電源、地端接地，電容C5的另一端通 過電阻R5接地並通過電阻R4接電容C7的一端和電感L1的一端，電感L1的另一端接電容C6的 一端和二極體D1的一端以及連接器J3的一端，二極體D1的另一端接連接器J3的另一端並接 地，電容C6?電容C14的另一端接地，電感L2和電感L3的另一端接3V電源;集成電路U5的型 號為T107BL、集成電路U6的型號為AT24LC16; 所述的PCI電路為:集成電路U1的83腳?90腳、93腳?96腳、5腳?8腳、17腳?22腳、30 腳、31腳、33腳?40腳、92腳和91腳、9腳、16腳、32腳、15腳、12腳?14腳、82腳、81腳依次接連 接器J1的66腳、65腳、31腳、64腳、30腳?23腳、56腳、22腳、55腳、46腳、45腳、11腳、44腳、10 腳、9腳、42腳、8腳、41腳、6腳、39腳、5腳、38腳、4腳、37腳、3腳、2腳、61腳、21腳、12腳、7腳、13 腳、53腳、50腳、16腳、19腳、58腳，集成電路U1的10腳通過電阻R2接3V電源並接連接器J1的 54腳、41腳接集成電路U4的113腳、44腳接集成電路U4的115腳、71腳接集成電路U3的5腳、11 腳接集成電路U3的6腳、24腳通過電阻R1接3V電源、54腳接晶振XI的一端和電容C3的一端、 55腳接晶振X2的另一端和電容C4的一端，集成電路U4的23腳、52腳、77腳、97腳、98腳接3V電 源、地端接地，集成電路U3的電源端接3V電源、地端接地，電容C3、電容C4的另一端接地，連 接器J1的15腳通過電阻R3接3V電源、36腳接連接器J1的43腳、17腳和51腳接地、67腳、1腳、 34腳、35腳接地;集成電路U1的型號為CH353L、集成電路U3的型號為AT24C02; 所述的控制電路為:集成電路U2的9腳接晶振Y1的一端和電容C1的一端、10腳接晶振Y1 的另一端和電容C2的一端、40腳接集成電路U4的105腳、39腳接集成電路U4的117腳、7腳接 2.5V電源、11腳和31腳以及12腳接3V電源、地端接地;集成電路U2的型號為C8051F206。
【文檔編號】H04N7/01GK205726103SQ201620306880
【公開日】2016年11月23日
【申請日】2016年4月13日
【發明人】王彥軍, 王兆華, 萬增利
【申請人】榆林學院