沉積膜形成方法、沉積膜形成裝置、沉積膜及使用其的感光體的製作方法

2023-05-30 08:06:46 2

專利名稱：沉積膜形成方法、沉積膜形成裝置、沉積膜及使用其的感光體的製作方法
技術領域：
本發明涉及一種用於形成沉積膜的技術，特別是涉及一種適於形成電子照相感光體上的非晶質半導體膜的技術。

背景技術：
現有，電子照相用感光體通過在圓筒狀等基體表面以沉積膜形成光導電層和表面層等而製造。作為沉積膜的形成方法，將利用高頻輝光放電分解原料氣體時的分解生成物覆蓋在基體上的方法(等離子體CVD法)被廣泛採用。
這種沉積膜的形成方法中，當增大電子照相感光體上的光導電層和表面層的沉積速度時，有時會損害電子照相感光體的特性。近年來，電子照相感光裝置，與日俱增地追求高畫質、高速化、高耐久化等高附加價值，為了滿足這些特性，不得不通過降低成膜速度來達到膜質改善。反過來，當減小沉積速度時，產生製造效率惡化、導致製造成本上升這樣的問題。為此，光導電層和表面層的沉積速度，在以a-Si層形成這些層時，通常設定為約5μm/h。
另一方面，等離子體CVD法中，為了實現高的成膜速度，適當維持作為電子照相感光體的特性，進行了各種技術開發。作為其一例，有利用微波的微波等離子體CVD法(參照例如專利文獻1、2)。
專利文獻1所述的方法，是向沉積室供給頻率2.45GHz的微波從而將原料氣體分解，形成沉積膜。另一方面，專利文獻2所述的方法，是一種在向反應容器的放電空間供給微波的同時，在供給原料氣體的裝置的一部分和基體之間產生電場的方法。採用微波的情況下，由於等離子體的電離度高、等離子體密度變高，從而沉積速度高，可形成內部應力低的沉積膜。特別是在除了供給微波以外，還產生電場的情況下，等離子體中的離子被電場加速，運動能量增大，由此能夠緩和膜中的應力，形成內部應力小的沉積膜。
另外，還有一種方法是供給放電頻率20MHz以上的高頻電力、在第一及第二電極間產生放電的同時，對兼作被處理基體的第一電極施加直流或交流的偏置電壓(參照例如專利文獻3)。該方法是通過施加偏置電壓，由此使第一電極的表面電位均勻且穩定化，抑制在高頻電力的低功率區域中由於放電的不穩定性和不均勻性引起的等離子體的偏置化，提高膜質的均勻性。
專利文獻1特開昭60-186849號公報 專利文獻2特開平3-219081號公報 專利文獻3特開平8-225947號公報 不過，微波等離子體CVD法中，由於在等離子體的照射區域和非照射區域成膜速度不同、還由於等離子體偏置從而存在很難獲得均勻的膜這樣的問題。特別是，像圓筒狀基體這樣沉積面積比較大、很難對整體同時照射等離子體的基體上，很難獲得均勻的膜。另外，若使在一對電極間施加的電壓的頻率高於13.56MHz，則產生放電不穩定性和不均勻性，當在基體和沉積膜的表面產生劃痕，或附著粉塵等異物時，由於電場在劃痕和異物上集中而形成缺陷多的膜。
再有，當在一對電極間的放電區域加載偏置電壓(電場)時，認為對於高速成膜的沉積膜的膜質提高非常有效，不過沉積膜的膜質有時也會惡化。
更具體地說，若對放電空間施加的偏置電壓變大，則在放電空間容易產生電弧放電。當產生電弧放電時，對偏置電極或基體施加的全部電力瞬間集中在一個部位，基體和基體上的沉積膜有時會被破壞。另外，當這種異常放電多發時，不能有效地進行活性種相對於基體的碰撞，沉積膜特性的再現性下降。
這些不合理情況，可通過降低在一對電極間施加的偏置電壓來抑制或防止，不過，若降低偏置電壓，則沉積膜的成膜速度下降。從而，要提高成膜速度、且改善膜質特性是極其困難的。


發明內容
本發明的目的在於，抑制產生成膜時的電弧放電等異常放電，能夠高速地形成膜缺陷和特性不均少的良好的沉積膜。
本發明的其他目的在於，抑制採用電子照相感光體進行圖像形成中的黑點的產生等，提高圖像特性。
在本發明的第一側面中提供一種沉積膜形成方法，包括將沉積膜形成對象物收容在反應室的第一步驟、將所述反應室形成反應氣體氣氛的第二步驟、對在所述反應室中間隔開配置的一個或多個第一導體和第二導體之間施加脈衝狀直流電壓的第三步驟。
在第三步驟中，第一導體和第二導體之間的電位差設定在例如50V以上3000V以下的範圍，優選是設定在500V以上3000V以下的範圍。
在第三步驟中，對第一導體及第二導體施加的脈衝狀直流電壓的頻率例如設定為300kHz以下。
在第三步驟中，對第一導體及第二導體施加的脈衝狀直流電壓的佔空比例如設定為20％以上90％以下。
在第一步驟中，沉積膜形成對象物例如被支承在第一導體上。此時，在第三步驟中，例如對第一導體供給脈衝狀直流電壓，同時所述第二導體設為接地電位或基準電位。優選是在第三步驟中，對第一導體供給-3000V以上-50V以下或50V以上3000V以下的脈衝狀直流電壓，第二導體設為接地電位。
在第一步驟中，例如作為沉積膜形成對象物的圓筒形狀的一個或多個導電性基體被收容在反應室內。圓筒狀導電性基體例如為電子照相感光體用基體。
在第一步驟中，優選是將多個導電性基體沿該導電性基體的軸方向排列配置。
在第三步驟中，可以對配置成同心圓狀的多個第一導體和包圍多個第一導體形成圓筒狀的第二導體之間施加脈衝狀直流電壓。
在第三步驟中，可以將配置在多個第一電極的同心部分的中央電極設為接地電位或基準電位。
在第二步驟中，反應室內例如設為可對沉積膜形成對象物形成含有矽的非單晶膜的反應性氣體氣氛。
在第二步驟中，反應室內例如設為可對沉積膜形成對象物形成含有碳的非單晶膜的反應性氣體氣氛。此時，在第三步驟中，例如對第一導體及第二導體之間施加負的脈衝狀直流電壓。
第二步驟也可以包括反應室內設為可對沉積膜形成對象物形成含有矽的非單晶膜的反應性氣體氣氛的步驟、及反應室內設為可對沉積膜形成對象物形成含有矽及碳的非單晶膜的反應性氣體氣氛的步驟。此時，在第三步驟中，優選是在反應室內為可形成含有矽的非單晶膜的反應性氣體氣氛時、對第一導體及第二導體之間施加正的脈衝狀直流電壓，另一方面，在反應室內為可形成含有矽及碳的非單晶膜的反應性氣體氣氛時、對第一導體及第二導體之間施加負的脈衝狀直流電壓。
本發明的第二側面中，提供一種沉積膜形成裝置，包括用於收容沉積膜形成對象物的反應室、配置在所述反應室中的一個或多個第一及第二導體、用於向所述反應室內供給規定的反應性氣體的氣體供給裝置、用於在所述第一導體和所述第二導體之間施加直流電壓的電壓施加裝置、用於將由所述電壓施加裝置施加的直流電壓控制成脈衝狀的控制裝置。
控制裝置例如將第一導體和第二導體之間的電位差設定在50V以上3000V以下的範圍內，更優選是設定在500V以上3000V以下的範圍內。
控制裝置可以將脈衝狀直流電壓的頻率設定為300kHz以下，也可以將脈衝狀直流電壓的佔空比設定為20％以上90％以下的範圍。
第一導體具有例如支承沉積膜形成對象物的功能，也能夠採用支承作為沉積膜形成對象物的一個或多個圓筒狀基體的構成。此時，第一導體可以沿其軸方向排列配置多個圓筒狀基體。
控制裝置例如對所述第一導體供給-3000V以上-50V以下或50V以上3000V以下的脈衝狀直流電壓。此時，第二導體接地。
電壓施加裝置例如對多個第一導體和一個第二導體之間施加脈衝狀直流電壓。此時，第二導體可以形成包圍多個第一導體的環狀。多個第一導體能夠配置成同心圓狀，此時，第二導體形成圓筒狀。
本發明的沉積膜形成裝置，可以採用的構成是還具備配置在多個第一導體的同心部分的中央電極。此時，控制裝置將由電壓施加裝置施加的直流電壓控制成脈衝狀，第二導體及中央電極設為接地電位或基準電位。
本發明的沉積膜形成裝置，能夠用於形成電子照相感光體。
氣體供給裝置例如向反應室內供給用於對沉積膜形成對象物形成含有矽的非單晶膜的反應性氣體。
氣體供給裝置還向反應室內供給用於對沉積膜形成對象物形成含有碳的非單晶膜的反應性氣體。此時，優選是控制裝置對第一導體及第二導體之間施加負的脈衝狀直流電壓。
氣體供給裝置可以向反應室內供給可對沉積膜形成對象物形成含有矽的非單晶膜的反應性氣體、及形成含有矽及碳的非單晶膜的反應性氣體。此時，優選是控制裝置構成為在反應室內為可形成含有矽的非單晶膜的反應性氣體氣氛時，對第一及第二導體之間施加正的脈衝狀直流電壓，另一方面，在反應室內為可形成含有矽及碳的非單晶膜的反應性氣體氣氛時，對第一及第二導體之間施加負的脈衝狀直流電壓。
本發明的沉積膜形成裝置，可以還具備用於調節反應室內的反應性氣體的氣體壓力的排氣裝置。
本發明的第三側面中，提供一種利用本發明的第一側面中的沉積膜形成方法獲得的沉積膜。
沉積膜例如含有非晶矽(a-Si)、非晶矽碳(a-SiC)或非晶碳(a-C)。
本發明的第四側面中，提供一種具有本發明的第三側面中的沉積膜的電子照相感光體。
發明效果 根據本發明，能夠不降低成膜速度並抑制電弧放電，不增加缺陷等、高速地形成特性不均少的良好的沉積膜。從而，能夠提供膜厚不均少且優質的沉積膜，同時能夠提供具備這種優質沉積膜的電子照相感光體。



圖1是表示作為本發明的製造對象的電子照相感光體的一例的截面圖及其主要部分放大圖。
圖2是表示本發明的第一實施方式的沉積膜形成裝置的縱截面圖。
圖3是表示圖2所示的沉積膜形成裝置的橫截面圖。
圖4是圖1及圖2所示的沉積膜形成裝置的主要部分放大圖。
圖5是用於說明圖1及圖2所示的沉積膜形成裝置的電壓施加狀態的曲線圖。
圖6是用於說明圖1及圖2所示的沉積膜形成裝置的其他電壓施加狀態的曲線圖。
圖7是表示本發明的第二實施方式的沉積膜形成裝置的縱截面圖。
圖8是表示圖7所示的沉積膜形成裝置的橫截面圖。
圖9是表示實施例3的成膜速度的測定結果的曲線圖。
圖10是表示實施例4的成膜速度的測定結果的曲線圖。
圖11是表示實施例5的a-Si感光鼓的膜厚分布的測定結果的曲線圖。
圖12是表示實施例8的成膜速度的測定結果的曲線圖。
圖13是表示實施例9的成膜速度的測定結果的曲線圖。
圖14是表示實施例10的a-Si感光鼓的膜厚分布的測定結果的曲線圖。
圖15是表示實施例13的成膜速度的測定結果的曲線圖。
圖16是表示實施例14的成膜速度的測定結果的曲線圖。
圖17是表示實施例15的a-Si感光鼓的膜厚分布的測定結果的曲線圖。
圖中，1-電子照相感光體，10-圓筒狀基體(沉積膜形成對象物)，11-電荷注入阻止層(沉積膜)，12-光導電層(沉積膜)，13-表面層(沉積膜)，2-等離子體CVD裝置(沉積膜形成裝置)，3-支承體(第一導體)，34-直流電源，35-控制部，4-真空反應室(反應室)，40-圓筒狀電極(第二導體)，6-原料氣體供給裝置，7-排氣裝置，8-中央電極。

具體實施例方式 以下，關於本發明，以形成電子照相感光體的情況為例，參照附圖用第一實施方式及第二實施方式進行說明。
首先，關於本發明的第一實施方式，參照圖1～圖6進行說明。
圖1所示的電子照相感光體1在圓筒狀基體10的外周面依次層疊形成有電荷注入阻止層11、光導電層12及表面層13。
圓筒狀基體10作為感光體的支承母體，至少表面形成有具有導電性的物質。該圓筒狀基體10例如由鋁(Al)、不鏽鋼(SUS)、鋅(Zn)、銅(Cu)、鐵(Fe)、鈦(Ti)、鎳(Ni)、鉻(Cr)、鉭(Ta)、錫(Sn)、金(Au)、銀(Ag)等金屬材料或含有例示金屬材料的合金材料以整體具有導電性形成。圓筒狀基體10還可以在樹脂、玻璃、陶瓷等絕緣體表面覆蓋由例示金屬材料、或ITO及SnO2等透明導電性材料形成的導電性膜。例示材料中，作為用於形成圓筒狀基體10的材料，最好是採用Al系材料，另外，優選是由Al系材料形成圓筒狀基體10的整體。這樣一來，可輕量且低成本地製造電子照相感光體1，而且，當由a-Si系材料形成電荷注入阻止層11和光導電性層12時，這些層和圓筒狀基體10之間的密接性提高，能夠提高可靠性。
電荷注入阻止層11用來阻止來自圓筒狀基體10的載流子(電子)的注入，例如由a-Si系材料形成。該電荷注入阻止層11例如在a-Si中作為摻雜劑含有硼(B)、氮(N)或氧(O)而形成，其厚度為2μm以上10μm以下。
光導電層12用來利用雷射等光照射產生載流子，例如由a-Si系材料或Se-Te、As2Se3等a-Se系材料形成。其中，在考慮電子照相特性(例如光導電性特性、高速響應性、反覆穩定性、耐熱性或耐久性)及由a-Si系材料形成表面層13時與表面層13的整合性的情況下，優選是光導電層12由a-Si或在a-Si中添加了碳(C)、氮(N)、氧(O)等的a-Si系材料形成。另外，光導電層12的厚度根據使用的光導電性材料及要求的電子照相特性適宜設定即可，當採用a-Si系材料形成光導電層12時，光導電層12的厚度例如為5μm以上100μm以下，最好為10μm以上80μm以下。
表面層13用來保護電子照相感光體1的表面，例如由a-SiC及a-SiN等a-Si系材料或a-C等形成，以使能夠耐受圖像形成裝置內由於滑動磨擦造成的磨削。該表面層13相對於照射的光具有足夠大的光學頻帶間隙，以使向電子照相感光體1照射的雷射等光不會被吸收，另外還具有能夠保持圖像形成中的靜電潛像的電阻值(一般為1011Ω·cm以上)。
電子照相感光體1中的電荷注入阻止層11、光導電層12及表面層13採用例如圖2及圖3所示的等離子體CVD裝置2而形成。
等離子體CVD裝置2將支承體3收容在真空反應室4中，還具備旋轉裝置5、原料氣體供給裝置6和排氣裝置7。
支承體3用來支承圓筒狀基體10，同時作為第一導體發揮功能。該支承體3形成具有凸緣部30的中空狀，同時由與圓筒狀基體10同樣的導電性材料以整體為導體形成。支承體3形成能夠支承2個圓筒狀基體10的長度尺寸，相對於導電性支柱31拆裝自如。從而，支承體3不會與支承的2個圓筒狀基體10表面直接接觸，能夠相對於真空反應室4進行2個圓筒狀基體10的進出。
導電性支柱31由與圓筒狀基體10同樣的導電性材料以整體為導體形成，在真空反應室4(後述的圓筒狀電極40)的中心，經由絕緣件32相對於後述的板42進行固定。在導電性支柱31上經由導板33連接直流電源34。該直流電源34由控制部35控制其動作。控制部35的構成是控制直流電源34，從而經由導電性支柱31向支承體3供給脈衝狀直流電壓(參照圖5及圖6)。
在導電性支柱31內部經由陶瓷管36收容加熱器37。陶瓷管36用來確保絕緣性及熱傳導性。加熱器37用來加熱圓筒狀基體10。作為加熱器37能夠使用例如鎳鉻耐熱合金線和盒式加熱器等。
在此，支承體3的溫度例如通過安裝在支承體3或導電性支柱31上的熱電偶(省略圖示)監控，根據該熱電偶的監控結果，使加熱器37接通斷開，從而圓筒狀基體10的溫度被維持在目標範圍、例如從200℃以上400℃以下選擇的一定範圍內。
真空反應室4是用來對圓筒狀基體10形成沉積膜的空間，由圓筒狀電極40及一對板41、42限制。
圓筒狀電極40作為第二導體發揮功能，形成包圍支承體3周圍的圓筒狀。該圓筒狀電極40由與圓筒狀基體10同樣的導電性材料形成中空，經由絕緣構件43、44與一對板41、42接合。
圓筒狀電極40形成支承在支承體3上的圓筒狀基體10和圓筒狀電極40之間的距離D1為10mm以上100mm以下這樣的大小。這是因為，圓筒狀基體10和圓筒狀電極40之間的距離D1小於10mm時，不能在圓筒狀基體10相對於真空反應室4的進出等中充分確保作業性，另外在圓筒狀基體10和圓筒狀電極40之間難以獲得穩定的放電，反之，圓筒狀基體10和圓筒狀電極40的距離D1大於100mm時，裝置2變大，每單位設置面積的生產率變差。
圓筒狀電極40設有氣體導入口45及多個氣體吹出孔46，同時在其一端接地。還有，圓筒狀電極40不一定必須接地，也可以與獨立於直流電源34的基準電源連接。將圓筒狀電源40與獨立於直流電源34的基準電源連接時，基準電源上的基準電壓當對支承體3(圓筒狀基體10)施加負的脈衝狀電壓(參照圖5)時設定為-1500V以上1500V以下，當對支承體3(圓筒狀基體10)施加正的脈衝狀電壓(參照圖6)時設定為-1500V以上1500V以下。
氣體導入口45用來向真空反應室4導入要供給的原料氣體，與原料氣體供給裝置6連接。
多個氣體吹出孔46用來將導入到圓筒狀電極40內部的原料氣體向圓筒狀基體10吹出，在圖中上下方向以等間隔配置，同時在周方向也以等間隔配置。多個氣體吹出孔46形成同一形狀的圓形，其孔徑例如為0.5mm以上2.0mm以下。當然，關於多個氣體吹出孔46的孔徑、形狀及配置可適宜變更。
板41能夠選擇開放真空反應室4的狀態和閉塞真空反應室4的狀態，通過開閉板41可使支承體3相對於真空反應室4進出。板41由與圓筒狀基體10同樣的導電性材料形成，不過在下面側安裝有防附板47。從而，防止相對於板41形成沉積膜。該防附板47也由與圓筒狀基體10同樣的導電性材料形成，防附板47相對於板41拆裝自如。因此，防附板47可從板41上拆下進行清洗，能夠反覆使用。
板42作為真空反應室4的底座，由與圓筒狀基體10同樣的導電性材料形成。夾在板42和圓筒狀電極40之間的絕緣構件44具有抑制在圓筒狀電極40和板42之間產生電弧放電的作用。這種絕緣構件44例如能夠由玻璃材料(硼矽酸玻璃、鹼玻璃、耐熱玻璃等)、無機絕緣材料(陶瓷、石英、藍寶石等)或合成樹脂絕緣材料(特氟隆(註冊商標)等氟樹脂、聚碳酸酯、聚對苯二甲酸乙二醇酯、聚酯、聚乙烯、聚丙烯、聚苯乙烯、聚醯胺、維尼綸、環氧、聚酯樹脂、PEEK材料等)形成，不過，只要是具有絕緣性、在使用溫度下具有足夠的耐熱性、在真空中氣體釋放少的材料即可，並沒有特別限定。其中，為了防止絕緣構件44在由於隨著成膜體的內部應力及成膜時的溫度上升而產生的雙金屬效應而引起應力的作用下產生翹曲，導致不能使用，具有一定以上厚度形成。例如，當由特氟隆(註冊商標)這樣的熱膨脹率3×10-5/K以上10×105/K以下的材料形成時，絕緣構件44的厚度設定為10mm以上。當在這樣的範圍設定絕緣構件44的厚度時，由在絕緣構件44和圓筒狀基體10上形成的10μm以上30μm以下的a-Si膜的界面上產生的應力引起的翹曲量，相對於水平方向(與圓筒狀基體10的軸方向大致正交的半徑方向)的長度200mm而言，水平方向的端部和中央部的軸方向上的高度差能夠在1mm以下，可反覆使用絕緣構件44。
在板42及絕緣構件44上設有氣體排出口42A、44A及壓力計49。排氣口42A、44A用來排出真空反應室4內部的氣體，與排氣裝置7連接，壓力計49用來監控真空反應室4的壓力，能夠使用眾所周知的裝置。
如圖4所示，旋轉裝置5用來使支承體3旋轉，具有旋轉馬達50及旋轉力傳遞機構51。當依靠旋轉裝置5旋轉支承體3進行成膜時，支承體3與圓筒狀基體10同時旋轉，從而能夠相對於圓筒狀基體10的外周均勻地沉積原料氣體的分解成分。
旋轉馬達50對圓筒狀基體10賦予旋轉力。該旋轉馬達50進行動作控制以使例如圓筒狀基體10在1rpm以上10rpm以下進行旋轉。作為旋轉馬達50能夠使用眾所周知的各種裝置。
旋轉力傳遞機構51用來向圓筒狀基體10傳遞·輸入來自旋轉馬達50的旋轉力，具有旋轉導入端子52、絕緣軸構件53及絕緣平板54。
旋轉導入端子52用來一面保持真空反應室4內的真空一面傳遞旋轉力。作為這種旋轉導入端子52能夠使旋轉軸成為二重或三重結構、採用油密封和機械密封等真空密封裝置。
絕緣軸構件53及絕緣平板54用來維持支承體3和板41之間的絕緣狀態且向支承體3輸入來自旋轉馬達50的旋轉力，例如由與絕緣構件44等同樣的絕緣材料形成。在此，絕緣軸構件53的外徑D2在成膜時設定其小於支承體3的外徑(後述的上虛設基體38C的內徑)D3。更具體地說，成膜時的圓筒狀基體10的溫度設定為200℃以上400℃以下時，絕緣軸構件53的外徑D2設定成使其比支承體3的外徑(後述的上虛設基體38C的內徑)D3大0.1mm以上5mm以下、最好是3mm左右。為了滿足此條件，非成膜時(常溫環境下(例如10℃以上40℃以下)，絕緣軸構件53的外徑D2與支承體3的外徑(後述的上虛設基體38C的內徑)D3的差設定為0.6mm以上5.5mm以下。
絕緣平板54用來防止拆下板41時從上方落下的灰塵和粉塵等異物附著在圓筒狀基體10上，形成具有大於上虛設基體38C的內徑D3的外徑D4的圓板狀。絕緣平板54的直徑D4為圓筒狀基體10的直徑D3的1.5倍以上3.0倍以下，例如當圓筒狀基體10採用直徑D3為30mm的結構時，絕緣平板54的直徑D4為50mm左右。
當設有這樣的絕緣平板54時，能夠抑制由於附著在圓筒狀基體10上的異物引起的異常放電，從而能夠抑制成膜缺陷的產生。從而，能夠提高形成電子照相感光體1時的成品率、另外還能夠抑制使用電子照相感光體1形成圖像時的圖像不良的產生。
如圖2所示，原料氣體供給裝置6具備多個原料氣體罐60、61、62、63、多個配管60A、61A、62A、63A、閥60B、61B、62B、63B、60C、61C、62C、63C及多個質量流控制器60D、61D、62D、63D，經由配管64及氣體導入口45與圓筒狀電極40連接。各原料氣體罐60～63例如填充有B2H6、H2(或He)、CH4或SiH4。閥60B～63B、60C～63C及質量流控制器60D～63D用來調節導入到真空反應室4的各原料氣體成分的流量、組成及氣體壓力。當然，在原料氣體供給裝置6中，應向各原料氣體罐60～63填充的氣體種類或多個原料氣體罐60～63的數目，按照應在圓筒狀基體10上形成的膜的種類或組成適宜選擇即可。
排氣裝置7用來將真空反應室4的氣體經由氣體排出口42A、44A向外部排出，具備機械增壓泵71及迴轉泵72。這些泵71、72基於壓力計49中的監控結果進行動作控制。即，用排氣裝置7根據壓力計49中的監控結果能夠將真空反應室4維持在真空，並且能夠將真空反應室4的氣體壓力設定為目標值。真空反應室4的壓力例如設定為1.0Pa以上100Pa以下。
接下來，關於採用了等離子體CVD裝置2的沉積膜的形成方法，以製作在圓筒狀基體10上形成a-Si膜的電子照相感光體1(參照圖1)的情況為例進行說明。
首先，在圓筒狀基體10上形成沉積膜(a-Si膜)之際，拆下等離子體CVD裝置2的板41後，將支承多個圓筒狀基體10(圖面上為2個)的支承體3配置在真空反應室4內部，再安裝板41。
當相對於支承體3支承2個圓筒狀基體10時，在外部套有支承體3的主要部分的狀態下，在凸緣部30上依次堆起下虛設基體38A、圓筒狀基體10、中間虛設基體38B、圓筒狀基體10及上虛設基體38C。
作為各虛設基體38A～38C，按照製品的用途選擇在導電性或絕緣性基體表面實施導電處理，不過通常使用由與圓筒狀基體10同樣的材料形成圓筒狀的結構。
在此，下虛設基體38A用來調節圓筒狀基體10的高度位置。中間虛設基體38B用來抑制由於在鄰接的圓筒狀基體10端部間產生電弧放電而引起的在圓筒狀基體10上產生成膜不良。作為該中間虛設基體38B使用的結構為，其長度具有能夠防止電弧放電的最低限的長度(本實施方式中為1cm)以上，其表面側角部實施倒角，使得用曲面加工形成曲率0.5mm以上或用端面加工切掉部分的軸方向的長度及深度方向的長度為0.5mm以上。上虛設基體38C用來防止在支承體3上形成沉積膜，抑制由於成膜中暫時覆蓋的成膜體的剝離而引起的成膜不良的產生。上虛設基體38C成為一部分向支承體3上方突出的狀態。
接下來，形成真空反應室4的密閉狀態，依靠旋轉裝置5經由支承體3旋轉圓筒狀基體10，同時加熱圓筒狀基體10，利用排氣裝置7將真空反應室4減壓。
圓筒狀基體10的加熱，例如通過從外部對加熱器37供給電力使加熱器37發熱從而進行。利用這種加熱器37的發熱，圓筒狀基體10升溫到目標溫度。圓筒狀基體10的溫度根據應在其表面形成的膜的種類及組成來選擇，不過，例如形成a-Si膜時設定為250℃以上300℃以下的範圍，基於加熱器37的接通斷開維持大致一定。
另一方面，真空反應室4的減壓，利用排氣裝置7經由氣體排出口42A、44A從真空反應室4排出氣體從而進行。真空反應室4的減壓程度通過監控壓力計49(參照圖2)上的真空反應室4的壓力、且控制機械增壓泵71(參照圖2)及迴轉泵72(參照圖2)的動作從而設定在例如10-3pa左右。
接下來，當圓筒狀基體10的溫度成為要求溫度，真空反應室4的壓力成為要求壓力時，利用原料氣體供給裝置6向真空反應室4供給原料氣體，同時在圓筒狀電極40和支承體3之間施加脈衝狀直流電壓。從而，在圓筒狀電極40和支承體3(圓筒狀基體10)之間引起輝光放電，原料氣體成分被分解，原料氣體的分解成分沉積在圓筒狀基體10的表面。
另一方面，排氣裝置7中，通過監控壓力計49、且控制機械增壓泵71及迴轉泵72的動作從而將真空反應室4中的氣體壓力維持在目標範圍。即，真空反應室4的內部依靠原料氣體供給裝置6的質量流控制器60D～63D和排氣裝置7的泵71、72維持穩定的氣體壓力。真空反應室4中的氣體壓力設定在例如1.0Pa以上100Pa以下。
原料氣體向真空反應室4的供給，通過適宜控制閥60B～63B、60C～63C的開閉狀態、且控制質量流控制器60D～63D，從而將原料氣體罐60～63的原料氣體以要求的組成及流量經由配管60A～63A、64及氣體導入口45導入到圓筒狀電極40內部來進行。導入到圓筒狀電極40內部的原料氣體經由多個氣體吹出孔46向圓筒狀基體10吹出。並且，利用閥60B～63B、60C～63C及質量流控制器60D～63D適宜切換原料氣體的組成，從而在圓筒狀基體10表面依次層疊形成電荷注入阻止層11、光導電層12及表面保護層13。
向圓筒狀電極40和支承體3之間施加脈衝狀直流電壓，利用控制部35控制直流電源34從而進行。
一般而言，使用13.56MHz的RF頻帶以上的高頻電力時，在空間中生成的離子核由電場加速，被引向與正·負極性對應的方向，不過，因為在高頻交流作用下電場連續反相，所以所述離子核在到達圓筒狀基體10或放電電極之前，在空間中反覆再結合，再次成為氣體或聚矽粉體等矽化合物而被排出。
與之相對，當施加圓筒狀基體10側成為正負某一種極性這樣的脈衝狀直流電壓，將陽離子加速、使其與圓筒狀基體10碰撞，利用其碰撞一面濺射成表面細微的凹凸，一面進行a-Si成膜時，獲得具有極少凹凸的表面的a-Si。本發明者們將此現象取名為「離子濺射效應」。
這種等離子體CVD法中，要效率好地獲得離子濺射效應，必須施加避免極性連續反相這樣的電力，除了所述脈衝狀矩形波以外，三角波、直流電力、直流電壓是有用的。另外，全部電壓調節成為正負某一極性的交流電力等也能夠獲得同樣的效果。施加電壓的極性，能夠根據原料氣體的種類考慮由離子核的密度和沉積核的極性等決定的成膜速度等自由調節。
在此，要利用脈衝狀電壓效率好地獲得離子濺射效應，支承體3(圓筒狀基體10)和圓筒狀電極40之間的電位差例如設定為50V以上3000V以下的範圍內，當考慮了成膜速度時優選是設定為500V以上3000V以下的範圍內。
更具體地說，控制部35在圓筒狀電極40接地的情況下，對支承體(導電性支柱31)供給-3000V以上-50V以下範圍內的負的脈衝狀直流電位V1(參照圖5)、或供給50V以上3000V以下範圍內的正的脈衝狀直流電位V1(參照圖6)。
另一方面，當圓筒狀電極40與基準電極(省略圖示)連接時，對支承體(導電性支柱31)供給的脈衝狀直流電位V1設定為從目標電位差ΔV減去利用基準電源供給的電位V2的差量值(ΔV-V2)。利用基準電源供給的電位V2在對支承體3(圓筒狀基體10)施加負脈衝狀電壓(參照圖5)時設定為-1500V以上1500V以下，在對支承體3(圓筒狀基體10)施加正脈衝狀電壓(參照圖6)時設定為-1500V以上1500V以下。
控制部35還控制直流電源34，使直流電壓的頻率(1/T(sec))為300kHz以下、佔空比(T1/T)為20％以上90％以下。
還有，本發明的所謂佔空比如圖5及圖6所示被定義為脈衝狀直流電壓的一個周期(T)(從圓筒狀基體10和圓筒狀電極40之間產生電位差的瞬間到下一個產生電位差的瞬間的時間)中電位差產生T1所佔的時間比例。例如，所謂佔空比20％是指施加脈衝狀電壓時的一個周期中所佔的電位差產生(接通)時間為一個周期整體的20％。
利用該離子濺射效應獲得的a-Si的光導電層12，即使其厚度為10μm以上，表面的細微凹凸小，平滑性也幾乎不受損害。從而，在光導電層12上層疊1μm左右的作為表面層13的a-SiC時的表面層13的表面形狀，可形成反映了光導電層12的表面形狀的平滑面。其另一方面，即使層疊表面層13時，通過利用離子濺射效應，也能夠以細微凹凸小的平滑的膜形成表面層13。
在此，形成電荷注入阻止層11、光導電層12及表面層13時，如上所述控制原料氣體供給裝置6的質量流控制器60D～63D及閥60B～63B、60C～63C，向真空反應室4供給作為目標的組成的原料氣體。
例如，當以a-Si系沉積膜形成電荷注入阻止層11時，作為原料氣體採用SiH4(矽烷氣體)等含Si氣體、B2H6等含摻雜劑氣體及氫(H2)和氦(He)等稀釋氣體的混合氣體。作為含摻雜劑氣體除了含硼(B)氣體以外，還能夠採用含氮(N)或氧(O)氣體。
當以a-Si系沉積膜形成光導電層12時，作為原料氣體採用SiH4(矽烷氣體)等含Si氣體及氫(H2)和氦(He)等稀釋氣體的混合氣體。光導電層12中，作為稀釋氣體可以採用氫氣對於自由鍵終端用在膜中含有1原子％以上40原子％以下的氫(H)和滷素元素(F、Cl)，或在原料氣體中含有滷素化合物。另外，關於暗導電性和光導電率等的電特性及光學頻帶間隙等，要獲得要求的特性，在原料氣體中可以含有周期律表第13族元素(以下簡稱為「第13族元素」)和周期律表第15族元素(以下簡稱為「第15族元素」)，要調節上述諸特性也可以含有碳(C)、氧(O)等元素。
作為第13族元素及第15族元素，硼(B)及磷(P)分別在共有結合性優異、可靈敏地變化光導體特性方面及獲得優異的光靈敏度這方面作為優選。在含有碳(C)、氧(O)等元素的同時含有第13族元素及第15族元素時，對電荷注入阻止層11進行調節，以使第13族元素的含量為0.1ppm以上20000ppm以下、第15族元素的含量為0.1ppm以上10000ppm以下。另外，在含有碳(C)、氧(O)等元素的同時含有第13族元素及第15族元素時，對光導電層12進行調節，或者在不含有碳(C)、氧(O)等元素時，對電荷注入阻止層11及光導電層12進行調節，以使第13族元素的含量為0.01ppm以上200ppm以下、第15族元素的含量為0.01ppm以上100ppm以下。還有，通過經時變化原料氣體中第13族元素或第15族元素的含量，從而關於這些元素的濃度也可以在層厚方向上設置梯度。此時，光導電層12中第13族元素及第15族元素的含量在整個光導電層12中的平均含量為上述範圍內即可。
另外，關於光導電層12，在a-Si系材料中可以含有微結晶矽(μc-Si)，當含有該μc-Si時，能夠提高暗導電率和光導電率，因此具有增加光導電層22的設計自由度的優點。這種μc-Si能夠採用前面說明的成膜方法，通過變化其成膜條件而形成。例如，在輝光放電分解法中，能夠通過較高地設定圓筒狀基體10的溫度及直流脈衝電力、增加作為稀釋氣體的氫流量而形成。另外，在含有μc-Si的光導電層12中，也可以添加與前面說明同樣的元素(第13族元素、第15族元素、碳(C)、氧(O)等)。
當以a-SiC系沉積膜形成表面層13時，作為原料氣體供給SiH4(矽烷氣體)等含Si氣體及CH4等含C氣體的混合氣體。關於原料氣體中Si和C的組成比，可連續或間歇性變化。即，由於具有C的比率越高成膜速度越慢的傾向，從而可以按照以下這樣形成表面層13表面層13中靠近光導電層12的部分C比率變低、且自由表面側C比率變高。例如，表面層13的光導電層12側(界面側)，可以成為以下這樣的2層結構在沉積氫化非晶矽碳化物(a-Si1-xCx:H)中的x值(碳比率)超過0不足0.8的Si構成比比較高的第一SiC層後，沉積C濃度提高到x值(碳比率)在0.95以上且不足1.0左右的第二SiC層。
第一SiC層其膜厚由耐壓、殘留電位、膜強度等確定，通常為0.1μm以上2.0μm以下，0.2μm以上1.0μm以下為好，0.3μm以上0.8μm以下最好。第二SiC層其膜厚由耐壓、殘留電位、膜強度、壽命(耐磨損性)等確定，通常為0.01μm以上2.0μm以下，0.02μm以上1.0μm以下為好，0.05μm以上0.8μm以下最好。
表面層13也能夠如上所述以a-C層形成。此時，作為原料氣體採用C2H2(乙炔氣體)或CH4(甲烷氣體)等含C氣體。另外，表面層13其膜厚通常為0.1μm以上2.0μm以下，0.2μm以上1.0μm以下為好，0.3μm以上0.8μm以下最好。
以a-C層形成表面層13時，C-O結合與Si-O結合相比結合能量小，從而與由a-Si系材料形成表面層13的情況相比，能夠更確實地抑制表面層13表面氧化。從而，以a-C層形成表面層13時，利用由於印刷時電暈放電而產生的臭氧等，適宜地抑制表面層13表面氧化，從而能夠抑制在高溫高溼環境下等的圖像流動的產生。
當結束對圓筒狀基體10形成膜時，從支承體3上拔掉圓筒狀基體10，從而能夠獲得如圖1所示的電子照相感光體1。並且，成膜後為了清除成膜殘渣，將真空反應室4內的各構件分解，進行酸、鹼、噴砂等清洗，進行溼式腐蝕以消除下次成膜時造成缺陷不良的粉塵。取代溼式腐蝕，而採用滷素系(ClF3、CF4、O2、NF3、SiF6或它們的混合氣體)氣體進行氣體腐蝕也有效。
根據本發明，不會降低成膜速度並抑制成膜時的電弧放電，能夠高速地形成特性不均及缺陷少的良好的沉積膜(電荷注入阻止層11、光導電層12及表面層13)。從而，在能夠提供膜厚不均少且優質的沉積膜的同時，能夠提供具備這種優質的沉積膜的電子照相感光體1。
接下來，關於本發明的第二實施方式，參照圖7及圖8進行說明。其中，圖7及圖8中，關於與前面參照圖1～圖6說明的電子照相感光體1和等離子體CVD裝置2同樣的要素等附以同一符號，以下省略有關的重複說明。
圖7及圖8所示的等離子體CVD裝置2′具備配置在真空反應室4(圓筒狀電極40)中心的中央電極8，另一方面，包圍著該中央電極8配置多個(圖中為5個)支承體3。
多個支承體3在以中央電極8的軸心為中心的同一圓周上以等間隔D5配置，各支承體3和中央電極8之間的距離D6為同樣的大小。多個支承體3與一個直流電源34連接，多個支承體3形成的構成是利用一個直流電源34同時供給脈衝狀直流電壓。當然，各支承體3也可以每個連接一個直流電源34。
中央電極8與圓筒狀電極40同樣，用來在與各支承體3(圓筒狀基體10)之間產生電位差。在此，為了在中央電極8和各支承體3之間可效率好地獲得離子濺射效應、形成極少凹凸的沉積膜，利用控制部35控制直流電源34，從而與圓筒狀電極40和各支承體3之間同樣，施加例如電位差50V以上3000V以下、頻率300kHz以下、佔空比為20％以上90％以下範圍的脈衝狀直流電壓。
該中央電極8形成中空狀，同時由與圓筒狀基體10和支承體3同樣的導電性材料整體以導體形成。在中央電極8內部收容導電性支柱80、陶瓷管81及加熱器82。
導電性支柱80由與圓筒狀基體10同樣的導電性材料整體以導體形成，在真空反應室4(後述的圓筒狀電極40)的中心由絕緣件83相對於板42進行固定。導電性支柱80被接地，中央電極8成為接地電位。當然，導電性支柱80也可以和與直流電源34不同的基準電源連接，另外，也可以將中央電極8直接接地，或在中央電極8上直接連接基準電源。
陶瓷管81用來確保絕緣性及熱傳導性。加熱器82用來加熱中央電極8。作為加熱器82與用來加熱圓筒狀基體10的加熱器37同樣，能夠使用例如鎳鉻耐熱合金線和盒式加熱器。此時，用來加熱圓筒狀基體10的加熱器37和用來加熱中央電極8的加熱器82，可以採用能夠獨立驅動的構成，不過，這些加熱器37、82優選是使其能夠同時接通和斷開驅動，以簡化裝置構成。
其中，用於中央電極8的加熱器82，其加熱器容量設定為圓筒狀基體10的加熱器容量的25％以上90％以下的範圍。這是因為，在同時接通和斷開驅動加熱器37、82的構成中，當加熱器82的加熱器容量與加熱器37的加熱器容量同等以上時，中央電極8的溫度比支承體3上升得更快，在支承圓筒狀基體10的支承體3的溫度充分上升之前，配置在其周圍的支承體3的溫度監控器(熱電偶)感知到中央電極8的溫度，有可能停止加熱器37、82的加熱。其另一方面，當加熱器82的容量與加熱器37的容量相比過小時，由溫度監控器(熱電偶)感知到中央電極8的溫度充分上升時，可引起圓筒狀基體10的溫度上升過高，從而不作為優選。
加熱器37及加熱器82的容量，在例如鄰接的圓筒狀基體10之間的距離D4設定為10mm以上50mm以下、各圓筒狀基體10和中央電極8的距離D5設定為10mm以上30mm以下、真空反應室4內的反應氣體壓力設定為13.3Pa以上133Pa以下時，分別設定為240W以上400W以下及60W以上360W以下。
等離子體CVD裝置2′中，利用控制部35控制直流電源34，從而能夠在各支承體3(圓筒狀基體10)和圓筒狀電極40之間及各支承體3(圓筒狀基體10)和中央電極8之間施加脈衝狀直流電壓。從而，在各支承體3、圓筒狀電極40及中央電極8之間產生輝光放電。因而，通過在向真空反應室4供給原料氣體的狀態下產生輝光放電，從而能夠在圓筒狀基體10表面形成沉積膜。
本發明並不限定於所述實施方式，在不脫離本發明的宗旨範圍內可進行各種變更、改良。
例如，上述實施方式中，採用的構成是利用作為第二導體的圓筒狀電極40向真空反應室4供給原料氣體，不過，也可以與圓筒狀電極40獨立地配置氣體導入管，利用該氣體導入管向真空反應室4導入原料氣體。作為氣體導入管，能夠適用現有眾所周知的氣體導入管，氣體導入管適宜配置在例如真空反應室4內的圓筒狀基體10和圓筒狀電極40之間或圓筒狀基體10和中央電極8之間。
另外，本發明還能夠適用於在圓筒狀基體以外方式的基體上形成沉積膜並形成電子照相感光體的情況、或相對於基體形成沉積膜用來使用於電子照相感光體以外目的的情況中。
[實施例1] 本實施例中，是在利用圖2～圖4所示等離子體CVD裝置2、對圓筒狀基體10(支承體3)和圓筒狀電極40之間施加負的脈衝狀直流電壓(參照圖5)進行成膜時，研究了脈衝狀直流電壓的頻率及電壓值對電弧放電(異常放電)的產生次數帶來的影響。
等離子體CVD裝置2中將圓筒狀基體10和圓筒狀電極40間的距離D1設定為25mm，施加電壓以外的成膜條件如下述表1所示。
[表1] 負的脈衝狀直流電壓的施加是由與圓筒狀基體10(支承體3)連接的直流電源34供給-4000V～-10V範圍的脈衝狀電壓，同時將圓筒狀電極40接地。負的脈衝狀直流電壓的頻率設定為10kHz～500kHz的範圍。還有，脈衝狀直流電壓的佔空比設定為50％。
關於成膜時電弧放電的產生次數如下述表2所示。還有，表2中，電弧放電的產生次數以每1小時的產生次數進行表示。
[表2] 佔空比50％ ×放電不穩定 如表2所表明，可知當直流電壓的頻率為400kHz以上時，電弧放電的產生次數顯著增加，或放電不穩定。另外確認，當向圓筒狀基體10供給的直流電壓值為-3000V以上-50V以下(圓筒狀基體10和圓筒狀電極40之間的電位差為50V以上3000V以下)時，是實質上沒有電弧放電產生的穩定的放電狀態。與之相對，當電壓值超過-50V時，放電不穩定，另外，電壓值在-3500V以下，成為電弧放電的產生次數顯著增加、或放電不穩定的結果。因而，當對圓筒狀基體10和圓筒狀電極40之間施加負的脈衝狀直流電壓形成沉積膜時，優選是設定脈衝狀直流電壓的電壓值為-3000V以上-50V以下(圓筒狀基體10和圓筒狀電極40之間的電位差為50V以上3000V以下)，設定直流電壓的頻率為300kHz以下。
還有，變化圓筒狀基體10和圓筒狀電極40間的距離，研究脈衝狀直流電壓的頻率及電壓值對電弧放電(異常放電)的產生次數帶來的影響時，發現圓筒狀基體10和圓筒狀電極40的距離D1小於10mm時，不能充分確保作業性，另外，很難獲得穩定的放電。相反，圓筒狀基體10和圓筒狀電極40的距離D1大於100mm時，裝置2增大，每單位設置面積的生產率惡化。因而，圓筒狀基體10和圓筒狀電極40間的距離D1優選是設定為10mm以上100mm以下。
[實施例2] 本實施例中，是在利用圖2～圖4所示等離子體CVD裝置2、對圓筒狀基體10(支承體3)和圓筒狀電極40之間施加負的脈衝狀直流電壓進行成膜時，研究了脈衝狀直流電壓的佔空比對電弧放電(異常放電)的產生次數帶來的影響。
脈衝狀直流電壓的佔空比設定為10％～95％的範圍，同時，脈衝狀直流電壓的頻率及電壓值分別設定為30kHz及-1000V。施加電壓以外的成膜條件與實施例1同樣。
關於成膜時電弧放電的產生次數如下述表3所示。還有，表3中，電弧放電的產生次數以每1小時的產生次數進行表示。
[表3] 頻率300kHz，電位差-1000V ×放電不穩定 如表3所表明，當佔空比為10％時放電不穩定，佔空比為95％以上時電弧放電的產生顯著增加。與之相對，佔空比在20％～90％的範圍中，實質上沒有電弧放電產生，獲得穩定的輝光放電。因此，施加負的脈衝狀直流電壓進行成膜時，優選是脈衝狀直流電壓的佔空比設定為20％以上90％以下的範圍。
[實施例3] 本實施例中，是在利用圖2～圖4所示等離子體CVD裝置2、對圓筒狀基體10(支承體3)和圓筒狀電極40之間施加負的脈衝狀直流電壓進行成膜時，研究了脈衝狀直流電壓的電壓值(圓筒狀電極40和圓筒狀基體10(支承體3)之間的電位差)對成膜速度帶來的影響。
脈衝狀直流電壓的電壓值設定在10V～4000V的範圍，同時脈衝狀直流電壓的頻率及佔空比分別設定為30kHz及50％。施加電壓以外的成膜條件與實施例1同樣。關於成膜速度的測定結果如圖9所示。
如圖9所表明，負的脈衝狀直流電壓的電壓值(-V)越大，成膜速度越大。因而，施加負的脈衝狀直流電壓進行成膜時，從成膜速度的觀點而言，優選是設定脈衝狀直流電壓的電壓值(-V)(圓筒狀電極40和圓筒狀基體10(支承體3)之間的電位差)為500V以上。
[實施例4] 本實施例中，是在利用圖2～圖4所示等離子體CVD裝置2、對圓筒狀基體10(支承體3)和圓筒狀電極40之間施加負的脈衝狀直流電壓進行成膜時，研究了脈衝狀直流電壓的頻率對成膜速度帶來的影響。
脈衝狀直流電壓的頻率設定為10kHz～500kHz的範圍，同時脈衝狀直流電壓的電壓值及佔空比分別設定為-1000V及50％。施加電壓以外的成膜條件與實施例1同樣。關於成膜速度的測定結果如圖10所示。
如圖10所表明，負的脈衝狀直流電壓的頻率在本實施例中研究的範圍中沒有對成膜速度造成大的影響。
[實施例5] 本實施例中，關於利用圖2～圖4所示等離子體形成裝置2、施加負的脈衝狀直流電壓形成的a-Si感光鼓(本案鼓1、2)，對膜厚分布、帶電特性及光靈敏度特性進行評價，同時對利用a-Si感光體進行圖像形成的圖像特性進行了評價。
本案鼓1、2是將Φ30×340mm的Al制圓筒狀基體10利用虛設基體38A～38C沿支承體3軸方向2段層疊而配置，使圓筒狀基體10的旋轉速度為10rpm而形成。另外，在等離子體CVD裝置2中，將圓筒狀基體10和圓筒狀電極40間的距離D1設定為25mm，同時使圓筒狀電極40成為接地狀態。成膜條件如下述表4所示。
[表4] 本案鼓1，2 另一方面，關於利用現有的通過施加交流電壓(13.56MHz)進行的等離子體CVD裝置、在表5所示條件下製作具有a-Si層的感光鼓(比較鼓1、2)，與本案鼓1、2同樣對膜厚分布、帶電特性及光靈敏度特性進行評價，同時對利用比較鼓1、2進行圖像形成的圖像特性進行了評價。比較鼓1、2的成膜條件如下述表5所示。
[表5] 比較鼓1，2 (膜厚分布的評價) 本案鼓1、2及比較鼓1、2的膜厚分布，通過從各鼓沿著軸方向切下多個5mm角的沉積膜、對它們利用XPS分析(X射線光電子分析)測定膜厚從而進行了評價。關於各鼓上的膜厚的測定結果如圖11所示。圖11中，橫軸的鼓位置作為以在裝置內疊起的鼓中配置位置靠上的鼓的上端為0基準的距離(包括中間虛設基體38B)進行表示，橫軸的膜厚表示相對於軸方向最大膜厚的相對值(％)。
如圖11所表明，本案鼓1、2與現有的通過施加交流電壓作成的比較鼓1、2相比，鼓的軸方向的膜厚不均變小。特別是鼓端部上的膜厚不均降低。
(帶電特性及光靈敏度特性的評價) 帶電特性通過測定利用施加+6kV電壓的電暈帶電器使本案鼓1、2及比較鼓1、2帶電時的電壓來進行。帶電特性以帶電能、鼓的軸方向及周方向的帶電不均進行評價。關於帶電能的評價結果如下述表6所示。
光靈敏度特性以靈敏度及殘留電位進行評價。靈敏度以對帶電後的鼓照射中心波長670nm、分光成半值寬1nm的單色光時的半衰曝光量(將帶電壓降低一半(125V)所必要的曝光量)進行評價。殘留電位作為以1.2μJ/cm2照射上述單色光後的電壓進行評價。關於光靈敏度特性(靈敏度及殘留電位)的評價結果如下述表6所示。
[表6] 如表6所表明，本案鼓1、2帶電能與比較鼓1、2相同程度，同時鼓的軸方向及周方向的帶電不均與比較鼓1、2相比變小，帶電特性優異。另外，本案鼓1、2靈敏度與比較鼓1、2相同程度，同時殘留電位與比較鼓1、2相比變小，光靈敏度特性優異。
(圖像特性的評價) 圖像特性是將本案感光鼓1、2及比較鼓1、2搭載在京セラミタ制複印機KM-2550上對A4用紙連續進行印字，分別在印字初期及通過30萬張紙耐久試驗後，進行了全面白色圖像(全白圖像)上的黑點數和灰度圖像的不均的評價。圖像評價中的判定基準如下述表7所示，關於判定結果如下述表8所示。
[表7] [表8] 如表8所表明，本案鼓1、2在初期及印刷30萬張後，都不會像比較鼓1、2那樣在白色圖像上產生黑點，沒有產生灰度不均，圖像特性優異。
[實施例6] 本實施例中，除了利用圖2～圖4所示等離子體CVD裝置2、對圓筒狀基體10(支承體3)和圓筒狀電極40之間施加正的脈衝狀直流電壓(參照圖6)進行成膜以外，與實施例1同樣，研究了脈衝狀直流電壓的頻率及電壓值對電弧放電(異常放電)的產生次數帶來的影響。
正的脈衝狀直流電壓設定電壓值為10V～4000V的範圍，頻率設定為10kHz～500kHz的範圍，佔空比設定為50％。
關於成膜時電弧放電的產生次數如下述表9所示。還有，表9中，電弧放電的產生次數以每1小時的產生次數進行表示。
[表9] 佔空比50％ ×放電不穩定 如表9所表明，可知當直流電壓的頻率為400kHz以上時，電弧放電的產生次數顯著增加，或放電不穩定。另外確認，當向圓筒狀基體10供給的直流電壓(圓筒狀基體10和圓筒狀電極40之間的電位差)為50V以上3000V以下時，是實質上沒有電弧放電的穩定的放電狀態。與之相對，當電壓值(電位差)小於50V時，放電不穩定，另外，電壓值(電位差)在3500V以上，成為電弧放電的產生次數增加、或放電不穩定的結果。因而，當對圓筒狀基體10和圓筒狀電極40之間施加正的脈衝狀直流電壓形成沉積膜時，優選是設定脈衝狀直流電壓的電壓值(圓筒狀基體10和圓筒狀電極40之間的電位差)為50V以上3000V以下，設定直流電壓的頻率為300kHz以下。
還有，變化圓筒狀基體10和圓筒狀電極40間的距離D1，研究脈衝狀直流電壓的頻率及電壓值對電弧放電(異常放電)的產生次數帶來的影響時，發現圓筒狀基體10和圓筒狀電極40間的距離D1小於10mm時，不能充分確保作業性，另外，很難獲得穩定的放電。相反，圓筒狀基體10和圓筒狀電極40間的距離D1大於100mm時，裝置2增大，每單位設置面積的生產率惡化。因而，圓筒狀基體10和圓筒狀電極40間的距離D1優選是設定為10mm以上100mm以下。
[實施例7] 本實施例中，是在利用圖2～圖4所示等離子體CVD裝置2、對圓筒狀基體10(支承體3)和圓筒狀電極40之間施加正的脈衝狀直流電壓(參照圖6)進行成膜時，研究了脈衝狀直流電壓的佔空比對電弧放電(異常放電)的產生次數帶來的影響。
脈衝狀直流電壓的佔空比設定為10％～95％的範圍，同時，脈衝狀直流電壓的頻率及電壓值分別設定為30kHz及1000V。施加電壓以外的成膜條件與實施例1(實施例6)同樣。
關於成膜時電弧放電的產生次數如下述表10所示。還有，表10中，電弧放電的產生次數以每1小時的產生次數進行表示。
[表10] ×放電不穩定 如表10所表明，當佔空比為10％時放電不穩定，佔空比為95％以上時電弧放電的產生次數顯著增加。與之相對，佔空比在20％～95％的範圍中，實質上沒有電弧放電產生，獲得穩定的輝光放電。因而，施加正的脈衝狀直流電壓進行成膜時，優選是脈衝狀直流電壓的佔空比設定為20％以上90％以下的範圍。
[實施例8] 本實施例中，是在利用圖2～圖4所示等離子體CVD裝置2、對圓筒狀基體10(支承體3)和圓筒狀電極40之間施加正的脈衝狀直流電壓(參照圖6)進行成膜時，研究脈衝狀直流電壓的電壓值(圓筒狀基體10(支承體3)和圓筒狀電極40之間的電位差)對成膜速度帶來的影響。
脈衝狀直流電壓的電壓值設定在10V～4000V的範圍，同時脈衝狀直流電壓的頻率及佔空比分別設定為30kHz及50％。施加電壓以外的成膜條件與實施例1(實施例6)同樣。關於成膜速度的測定結果如圖12所示。
如圖12所表明，正的脈衝狀直流電壓的電壓值(電位差)越大，成膜速度越大。因而，施加正的脈衝狀直流電壓進行成膜時，從成膜速度的觀點而言，優選是設定脈衝狀直流電壓的電壓值(電位差)為500V以上。
[實施例9] 本實施例中，除了利用圖2～圖4所示等離子體CVD裝置2、對圓筒狀基體10(支承體3)和圓筒狀電極40之間施加正的脈衝狀直流電壓(參照圖6)進行成膜以外與實施例4同樣，研究脈衝狀直流電壓的頻率對成膜速度帶來的影響。
脈衝狀直流電壓的頻率設定為10kHz～500kHz的範圍，同時脈衝狀直流電壓的電壓值及佔空比分別設定為1000V及50％。施加電壓以外的成膜條件與實施例1(實施例6)同樣。關於成膜速度的測定結果如圖13所示。
如圖13所表明，正的脈衝狀直流電壓的頻率沒有對成膜速度造成大的影響。
[實施例10] 本實施例中，關於利用圖2～圖4所示等離子體形成裝置2形成的a-Si感光鼓(本案鼓3、4)，與實施例5同樣對膜厚分布、帶電特性及光靈敏度特性進行評價，同時對利用a-Si感光體進行圖像形成的圖像特性進行了評介。
本案鼓3、4是將Φ30×340mm的Al制圓筒狀基體10利用虛設基體38A～38C沿支承體3軸方向2段層疊來配置，使圓筒狀基體10的旋轉速度為10rpm而形成。另外，在等離子體CVD裝置2中，將圓筒狀基體10和圓筒狀電極40間的距離D1設定為25mm，同時使圓筒狀電極40成為接地狀態。成膜條件如下述表11所示。即，電荷注入阻止層11及光導電層12加載正的電位進行製作，表面層13加載負的電位進行製作。
[表11] 本案鼓3.4 關於膜厚分布的評價結果如圖14所示，關於帶電特性及光靈敏度特性的評價結果如下述表12所示，關於圖像特性的評價結果如下述表13所示。還有，圖14、下述表12、13中，同時表示實施例5中的比較鼓1、2的結果，圖像特性的評價的判定基準與實施例5中表示的上述表7同樣。
[表12] [表13] 如圖14所表明，本案鼓3、4與現有的通過施加交流電壓作成的比較鼓1、2相比，鼓的軸方向的膜厚不均變小。特別是鼓端部上的膜厚不均降低。
如表12所表明，本案鼓3、4帶電能與比較鼓1、2同樣大小，同時鼓的軸方向及周方向的帶電不均與比較鼓1、2相比變小，帶電特性優異。另外，本案鼓3、4靈敏度與比較鼓1、2同樣大小，同時殘留電位與比較鼓1、2相比變小，光靈敏度特性優異。
如表13所表明，本案鼓3、4在初期及印刷30萬張後，都不會像比較鼓1、2那樣在白色圖像上產生黑點，沒有產生灰度不均，圖像特性優異。
[實施例11] 本實施例中，是在利用圖7及圖8所示等離子體CVD裝置2′、對5個圓筒狀基體10(支承體3)和圓筒狀電極40及中央電極8之間施加負的脈衝狀直流電壓(參照圖5)進行成膜時，研究脈衝狀直流電壓的頻率及電壓值對電弧放電(異常放電)的產生次數帶來的影響。
等離子體CVD裝置2′中將圓筒狀基體10和圓筒狀電極40間的距離D1、鄰接的圓筒狀基體10間的距離D5及圓筒狀基體10和中央電極8間的距離D6分別設定為36mm、40mm及25mm，施加電壓以外的成膜條件如實施例1中的上述表1所示。
負的脈衝狀直流電壓的施加是由與圓筒狀基體10(支承體3)連接的直流電源34供給-4000V～-10V範圍的脈衝狀電壓，同時將圓筒狀電極40及中央電極8接地。負的脈衝狀直流電壓的頻率設定為10kHz～500kHz的範圍。還有，脈衝狀直流電壓的佔空比設定為50％。
關於成膜時電弧放電的產生次數如下述表14所示。還有，表14中，電弧放電的產生次數以每1小時的產生次數進行表示。
[表14] 佔空比50％ ×放電不穩定 如表14所表明，可知當直流電壓的頻率為400kHz以上時，電弧放電的產生次數顯著增加，或放電不穩定。另外確認，當向圓筒狀基體10供給的電壓值為-3000V以上-50V以下(圓筒狀基體10和圓筒狀電極40及中央電極8之間的電位差為50V以上3000V以下)時，是實質上沒有電弧放電產生的穩定的放電狀態。與之相對，當電壓值超過-50V時，放電不穩定，另外，電壓值在-3500V以下，成為電弧放電的產生次數顯著增加、或放電不穩定的結果。因而，當對圓筒狀基體10和圓筒狀電極40及中央電極8之間施加脈衝狀直流電壓形成沉積膜時，優選是設定脈衝狀直流電壓的電壓值為-3000V～-50V(圓筒狀基體10和圓筒狀電極40及中央電極8之間的電位差為50V以上3000V)的範圍，設定直流電壓的頻率為300kHz以下。
還有，分別變化圓筒狀基體10和圓筒狀電極40間的距離D1、鄰接的圓筒狀基體10間的距離D5及圓筒狀基體10和中央電極8間的距離D6，研究脈衝狀直流電壓的頻率及電壓值對電弧放電(異常放電)的產生次數帶來的影響時，發現當圓筒狀基體10和圓筒狀電極40間的距離D1為25mm～60mm的範圍、鄰接的圓筒狀基體10間的距離D5為20mm～40mm的範圍、圓筒狀基體10和中央電極8間的距離D6為30mm～100mm的範圍時均獲得良好的結果。
與之相對，圓筒狀基體10和圓筒狀電極40間的距離D1、鄰接的圓筒狀基體10間的距離D5、圓筒狀基體10和中央電極8間的距離D6分別小於25mm、40mm及100mm時，不能充分確保作業性，另外，很難獲得穩定的放電。另一方面，圓筒狀基體10和圓筒狀電極40間的距離D1、鄰接的圓筒狀基體10間的距離D5、圓筒狀基體10和中央電極8間的距離D6分別大於60mm、40mm及100mm時，裝置2′增大，每單位設置面積的生產率惡化，從而不作為優選。
另外，在圖7及圖8所示等離子體CVD裝置2′中省略中央電極8時，關於圓筒狀基體10和圓筒狀電極40間的距離D1、鄰接的圓筒狀基體10間的距離D5也獲得同樣的結果。
[實施例12] 本實施例中，是在利用圖7及圖8所示等離子體CVD裝置2′、對圓筒狀基體10(支承體3)和圓筒狀電極40及中央電極8之間施加負的脈衝狀直流電壓進行成膜時，研究脈衝狀直流電壓的佔空比對電弧放電(異常放電)的產生次數帶來的影響。
脈衝狀直流電壓的佔空比設定為10％～95％的範圍，同時，脈衝狀直流電壓的頻率及電壓值分別設定為30kHz及1000V。施加電壓以外的成膜條件與實施例11同樣。
關於成膜時電弧放電的產生次數如下述表15所示。還有，表15中，電弧放電的產生次數以每1小時的產生次數進行表示。
[表15] 30kHz，-1000V ×放電不穩定 如表15所表明，當佔空比為10％時放電不穩定，佔空比為95％以上時電弧放電的產生次數顯著增加。與之相對，佔空比在20％以上90％以下的範圍中，實質上沒有電弧放電產生，獲得穩定的輝光放電。因而，優選是脈衝狀直流電壓的佔空比設定為20％以上90％以下的範圍。
[實施例13] 本實施例中，是在利用圖7及圖8所示等離子體CVD裝置2′、對圓筒狀基體10(支承體3)和圓筒狀電極40及中央電極8之間施加負的脈衝狀直流電壓進行成膜時，研究脈衝狀直流電壓的電壓值(圓筒狀基體10(支承體3)和圓筒狀電極40及中央電極8之間的電位差)對成膜速度帶來的影響。
脈衝狀直流電壓的電壓值設定在-4000V～-10V的範圍，同時脈衝狀直流電壓的頻率及佔空比分別設定為30kHz及50％。施加電壓以外的成膜條件與實施例1同樣。關於成膜速度的測定結果如圖15所示。
如圖15所表明，負的脈衝狀直流電壓的電位差(-V)越大，成膜速度越大。從成膜速度的觀點而言，優選是設定脈衝狀直流電壓的電位差(-V)為500V以上。
[實施例14] 本實施例中，是在使用圖7及圖8所示等離子體CVD裝置2′、對圓筒狀基體10(支承體3)和圓筒狀電極40及中央電極8之間施加負的脈衝狀直流電壓進行成膜時，研究脈衝狀直流電壓的頻率對成膜速度帶來的影響。
脈衝狀直流電壓的頻率設定為10kHz～500kHz的範圍，同時脈衝狀直流電壓的電壓值及佔空比分別設定為-1000V及50％。施加電壓以外的成膜條件與實施例1同樣。關於成膜速度的測定結果如圖16所示。
如圖16所表明，負的脈衝狀直流電壓的頻率沒有對成膜速度造成大的影響。
[實施例15] 本實施例中，關於利用圖7及圖8所示等離子體形成裝置2′形成的a-Si感光鼓(本案鼓5、6)，與實施例5同樣對膜厚分布、帶電特性及光靈敏度特性進行評價，同時對利用a-Si感光體進行圖像形成的圖像特性進行評價。
本案鼓5、6是將Φ30×340mm的Al制圓筒狀基體10利用虛設基體38A～38C分別沿5個支承體3的軸方向2段層疊而配置，使圓筒狀基體10的旋轉速度為10rpm而形成。另外，成膜條件如下述表16所示。
[表16] 本案鼓5，6 關於膜厚分布的評價結果如圖17所示，關於帶電特性及光靈敏度特性的評價結果如下述表17所示，關於圖像特性的評價結果如下述表18所示。還有，圖17、下述表17、18中，同時表示實施例5中的比較鼓1、2的結果，圖像特性的評價的判定基準與實施例5中表示的上述表7同樣。
[表17] [表18] 如圖17所表明，本案鼓5、6與現有的通過施加交流電壓作成的比較鼓1、2相比，鼓的軸方向的膜厚不均變小。特別是鼓端部上的膜厚不均降低。
如表17所表明，本案鼓5、6帶電能與比較鼓1、2同樣大小，同時鼓的軸方向及周方向的帶電不均與比較鼓1、2相比變小，帶電特性優異。另外，本案鼓5、6靈敏度與比較鼓1、2同樣大小，同時殘留電位與比較鼓1、2相比變小，光靈敏度特性優異。
如表18所表明，本案鼓5、6在初期及印刷30萬張後，都不會像比較鼓1、2那樣在白色圖像上產生黑點，沒有產生灰度不均，光靈敏度特性優異。
[實施例16] 本實施例中，關於利用圖2～圖4所示等離子體形成裝置2形成的表面層13為a-C的a-Si感光鼓(本案鼓7、8)，與實施例5同樣對帶電特性及光靈敏度特性進行評價，同時對利用a-Si感光體進行圖像形成的圖像特性進行評價。
本案鼓7、8是將Φ30×340mm的Al制圓筒狀基體10利用虛設基體38A～38C沿支承體3軸方向2段層疊而配置，使圓筒狀基體10的旋轉速度為10rpm而形成。另外，在等離子體CVD裝置2中，將圓筒狀基體10和圓筒狀電極40間的距離D1設定為25mm，同時使圓筒狀電極40成為接地狀態。成膜條件如下述表19所示。即，電荷注入阻止層11、光導電層12及表面層13加載負的電位進行製作。
[表19] 本案鼓7，8 關於帶電特性及光靈敏度特性的評價結果如下述表20所示，關於圖像特性的評價結果如下述表21所示。還有，下述表20、21中，同時表示實施例5中的比較鼓1、2的結果，圖像特性的評價的判定基準與實施例5中表示的上述表7同樣。
[表20] [表21] 如表20所表明，表面層13由a-C形成的本案鼓7、8帶電能與比較鼓1、2同樣大小，同時鼓的軸方向及周方向的帶電不均與比較鼓1、2相比變小，帶電特性優異。另外，本案鼓7、8靈敏度與比較鼓1、2同樣大小，同時殘留電位與比較鼓1、2相比變小，光靈敏度特性優異。
如表21所表明，本案鼓7、8在初期及印刷30萬張後，都不會像比較鼓1、2那樣在白色圖像上產生黑點，沒有產生灰度不均，圖像特性優異。
權利要求
1.一種沉積膜形成方法，包括
將沉積膜形成對象物收容在反應室中的第一步驟；
將所述反應室設為反應氣體氣氛的第二步驟；
對在所述反應室中間隔開配置的一個或多個第一導體和第二導體之間施加脈衝狀直流電壓的第三步驟。
2.根據權利要求1所述的沉積膜形成方法，其中，
在所述第三步驟中，所述第一導體和第二導體之間的電位差設定在50V以上3000V以下的範圍。
3.根據權利要求2所述的沉積膜形成方法，其中，
在所述第三步驟中，所述第一導體和所述第二導體之間的電位差設定在500V以上3000V以下的範圍。
4.根據權利要求1～3中任意一項所述的沉積膜形成方法，其中，
在所述第三步驟中，對所述第一及第二導體施加的脈衝狀直流電壓的頻率設定為300kHz以下。
5.根據權利要求1～4中任意一項所述的沉積膜形成方法，其中，
在所述第三步驟中，對所述第一及第二導體施加的脈衝狀直流電壓的佔空比設定為20％以上90％以下。
6.根據權利要求1～5中任意一項所述的沉積膜形成方法，其中，
在所述第一步驟中，所述沉積膜形成對象物由所述第一導體支承，
在所述第三步驟中，對所述第一導體供給脈衝狀直流電壓，並且所述第二導體設為接地電位或基準電位。
7.根據權利要求6所述的沉積膜形成方法，其中，
在所述第三步驟中，對所述第一導體供給-3000V以上-50V以下或50V以上3000V以下的脈衝狀直流電壓，所述第二導體設為接地電位。
8.根據權利要求6或7所述的沉積膜形成方法，其中，
在所述第一步驟中，作為所述沉積膜形成對象物的圓筒形狀的一個或多個導電性基體被收容在所述反應室中。
9.根據權利要求8所述的沉積膜形成方法，其中，
所述圓筒狀導電性基體為電子照相感光體用基體。
10.根據權利要求8或9所述的沉積膜形成方法，其中，
在所述第一步驟中，將多個導電性基體沿該導電性基體的軸方向排列配置。
11.根據權利要求6～10中任意一項所述的沉積膜形成方法，其中，
在所述第三步驟中，對配置成同心圓狀的所述多個第一導體和包圍所述多個第一導體形成圓筒狀的所述第二導體之間施加脈衝狀直流電壓。
12.根據權利要求11所述的沉積膜形成方法，其中，
在所述第三步驟中，配置在所述多個第一電極的同心部分的中央電極設為接地電位或基準電位。
13.根據權利要求1～12中任意一項所述的沉積膜形成方法，其中，
在所述第二步驟中，所述反應室內設為可對所述沉積膜形成對象物形成含有矽的非單晶膜的反應性氣體氣氛。
14.根據權利要求1～12中任意一項所述的沉積膜形成方法，其中，
在所述第二步驟中，所述反應室內設為可對所述沉積膜形成對象物形成含有碳的非單晶膜的反應性氣體氣氛。
15.根據權利要求14所述的沉積膜形成方法，其中，
在所述第三步驟中，對所述第一及第二導體之間施加負的脈衝狀直流電壓。
16.根據權利要求1～12中任意一項所述的沉積膜形成方法，其中，
所述第二步驟包括所述反應室內設為可對所述沉積膜形成對象物形成含有矽的非單晶膜的反應性氣體氣氛的步驟、及所述反應室內設為可對所述沉積膜形成對象物形成含有矽及碳的非單晶膜的反應性氣體氣氛的步驟，
在所述第三步驟中，在所述反應室內為可形成含有矽的非單晶膜的反應性氣體氣氛時，對所述第一及第二導體之間施加正的脈衝狀直流電壓，另一方面，在所述反應室內為可形成含有矽及碳的非單晶膜的反應性氣體氣氛時，對所述第一及第二導體之間施加負的脈衝狀直流電壓。
17.一種沉積膜形成裝置，其包括
用於收容沉積膜形成對象物的反應室；
配置在所述反應室中的一個或多個第一及第二導體；
用於向所述反應室內供給反應性氣體的氣體供給裝置；
用於對所述第一導體和所述第二導體之間施加直流電壓的電壓施加裝置；
用於將由所述電壓施加裝置施加的直流電壓控制成脈衝狀的控制裝置。
18.根據權利要求17所述的沉積膜形成裝置，其中，
所述控制裝置將所述第一導體和所述第二導體之間的電位差設定在50V以上3000V以下的範圍內。
19.根據權利要求18所述的沉積膜形成裝置，其中，
所述控制裝置將所述第一導體和所述第二導體之間的電位差設定在500V以上3000V以下的範圍內。
20.根據權利要求17～19中任意一項所述的沉積膜形成裝置，其中，
所述控制裝置將所述脈衝狀直流電壓的脈衝頻率設定為300kHz以下。
21.根據權利要求17～20中任意一項所述的沉積膜形成裝置，其中，
所述控制裝置將所述脈衝狀直流電壓的佔空比設定為20％以上90％以下的範圍。
22.根據權利要求17～21中任意一項所述的沉積膜形成裝置，其中，
所述第一導體用於支承沉積膜形成對象物。
23.根據權利要求22所述的沉積膜形成裝置，其中，
所述第一導體具有支承作為所述沉積膜形成對象物的一個或多個圓筒狀基體的功能。
24.根據權利要求23所述的沉積膜形成裝置，其中，
所述第一導體能夠沿其軸方向排列配置所述多個圓筒狀基體。
25.根據權利要求22～24中任意一項所述的沉積膜形成裝置，其中，
所述控制裝置對所述第一導體供給-3000V以上-50V以下或50V以上3000V以下的脈衝狀直流電壓，
所述第二導體接地。
26.根據權利要求22～25中任意一項所述的沉積膜形成裝置，其中，
所述第二導體形成包圍所述多個第一導體的環狀。
27.根據權利要求26所述的沉積膜形成裝置，其中，
所述多個第一導體配置成同心圓狀，
所述第二導體形成圓筒狀。
28.根據權利要求26或27所述的沉積膜形成裝置，其中，
還具備配置在所述多個第一導體的同心部分的中央電極。
29.根據權利要求28所述的沉積膜形成裝置，其中，
所述控制裝置將由所述電壓施加裝置施加的直流電壓控制成脈衝狀，
所述第二導體及所述中央電極設為接地電位或基準電位。
30.根據權利要求17～29中任意一項所述的沉積膜形成裝置，其中，
所述沉積膜形成對象物為電子照相感光體用基體。
31.根據權利要求17～30中任意一項所述的沉積膜形成裝置，其中，
所述氣體供給裝置向反應室內供給用於對所述沉積膜形成對象物形成含有矽的非單晶膜的反應性氣體。
32.根據權利要求17～30中任意一項所述的沉積膜形成裝置，其中，
所述氣體供給裝置向反應室內供給用於對所述沉積膜形成對象物形成含有碳的非單晶膜的反應性氣體。
33.根據權利要求32所述的沉積膜形成裝置，其中，
所述控制裝置對所述第一及第二導體之間施加負的脈衝狀直流電壓。
34.根據權利要求17～30中任意一項所述的沉積膜形成裝置，其中，
所述氣體供給裝置向反應室內供給可對所述沉積膜形成對象物形成含有矽的非單晶膜的反應性氣體、及形成含有矽及碳的非單晶膜的反應性氣體，
所述控制裝置構成為在所述反應室內為可形成含有矽的非單晶膜的反應性氣體氣氛時，對所述第一及第二導體之間施加正的脈衝狀直流電壓，另一方面，在所述反應室內為可形成含有矽及碳的非單晶膜的反應性氣體氣氛時，對所述第一及第二導體之間施加負的脈衝狀直流電壓。
35.根據權利要求17～34中任意一項所述的沉積膜形成裝置，其中，
還具備用於調節所述反應室內的所述反應性氣體的氣體壓力的排氣裝置。
36.一種沉積膜，其中，
其通過權利要求1～16中任意一項所述的沉積膜形成方法獲得。
37.根據權利要求36所述的沉積膜，其中，
所述沉積膜含有非晶矽。
38.根據權利要求36所述的沉積膜，其中，
所述沉積膜含有非晶矽碳。
39.根據權利要求36所述的沉積膜，其中，
所述沉積膜含有非晶碳。
40.一種電子照相感光體，其中，
其具有所述權利要求36～39中任意一項所述的沉積膜。
全文摘要
本發明供一種沉積膜形成方法及能夠實現該方法的裝置，該沉積膜形成方法包括將沉積膜形成對象物(10)收容在反應室(4)的第一步驟、向反應室(4)供給反應性氣體的第二步驟、對在反應室(4)中間隔開配置的第一導體(3)和第二導體(40)之間施加脈衝狀直流電壓的第三步驟。優選是在第三步驟中，將第一導體(3)和第二導體(40)之間的電位差設定在50V以上3000V的範圍，對第一及第二導體(3、40)施加的脈衝狀直流電壓的脈衝頻率設定為300kHz以下。脈衝狀直流電壓的脈衝的佔空比例如設定為20％以上90％以下。
文檔編號C23C16/515GK101198719SQ200680021460
公開日2008年6月11日 申請日期2006年6月1日 優先權日2005年6月16日
發明者池田昭彥, 大久保大五郎, 川上哲哉, 中村隆, 笹原正光, 長浜大輔 申請人:京瓷株式會社