安裝基板的製作方法

2023-05-30 04:25:31

專利名稱：安裝基板的製作方法
技術領域：
本發明具有使大型通用計算機、工作站、高速信息處理機等所用的大規模集成電路元件(LSI)的微型組件基板高密度化同時可廉價製造的優點。本發明作為向其它電子設備的應用有用於使局部區域網絡(LAN)與個人計算機連接的LSI微型組件等等。例如，按照本發明，在個人計算機上作為能驅動LAN的微型組件基板(LAN卡)，可以裝入個人計算機內。而且，隨著個人計算機高功能化，必須有大容量的存儲器卡。在這種場合，也可以利用本發明的安裝基板的概念。
大型通用計算機、工作站、高速信息處理機用的LSI微型組件基板等安裝基板，為使LSI之間的信號傳輸高速化越來越存在著要能將多個LSI高密度安裝且在基板內的信號延遲要小等越來越重要的課題。但是，迄今還沒有這樣的技術既能滿足基板的這些要求又使成本降低，又能製作出適應便攜化的要求使尺寸減小的基板。
隨著大型電子計算機的高速化，要求它所用的印刷電路板的高多層化、高密度化。作為用以達到高密度化的安裝方式，有將LSI晶片直接搭載在多層印刷電路板上的方法(下面簡稱為裸片安裝)。作為直接搭載LSI的基板，陶瓷系列基板材料已實用化(作為一實例有″A New Set of Printed-Circuit Technogies for theIBM3081 processor Unit″IBM·J·RES·DEVELOPVol·26，No·1，Jan·1982)。但是，由於陶瓷系列材料自身的介電常數高、基板的成形溫度高，需要使用比銅電阻高的鎢、鉬作為布線導體，所以有對電信號傳播速度不利的缺點。作為新的安裝方法，特別希望用能使用銅作為布線導體而且用介電常數低的有機高分子材料作為絕緣層的多層電路板。但在現有技術中，形成絕緣層以及使其平坦化，需要很長的工藝時間，且成品率難以提高。
特別是隨著計算機高速化，信息處理機的工作頻率將變為更高的頻率。尤其是在有開放式總體結構的高速信息處理機中，其工作頻率性變為從500MHZ到10GHZ的高頻。與此相對應，要求使信號布線電路更短，使布線絕緣的絕緣膜材料有低的介電常數且為厚膜。最適合此特性要求的材料有聚醯亞胺。使用聚醯亞胺的安裝基板、多層布線板等等在特開昭63-239898等中已經介紹過。然而，與上述高速信息處理機相應的LSI的安裝基板，特別是擔當LSI間傳送的多層布線板的特性阻抗要求在50-250Ω的範圍。為實現此要求，作為絕緣層，聚醯亞胺的厚度要求在10-50μm。為使阻抗匹配，絕緣層的膜厚不均勻性要小，各層的平坦性要好。在這種情況下，在LSI的多層布線的工藝中所見到的那種逐次多層化的方法中，要使聚醯亞胺絕緣膜的膜厚保持均一性是困難的。此外，即使在安裝基板的製造技術中，在現有技術中要使安裝基板高性能化也還存在著許多問題。例如，作為安裝基板，現在薄膜、厚膜混合基板受到人們重視而正進行開發。這種薄膜、厚膜混合基板是在用厚膜工藝形成的厚膜上再用薄膜工藝形成多層薄膜。所謂厚膜是用厚膜工藝用W、Mo等形成布線層再疊層燒結的陶瓷基板。所謂薄膜，是用聚醯亞胺作為層間絕緣層、Cu、Al作為導電層，用薄膜工藝形成的。在此薄膜、厚膜混合基板中，薄膜布線部中的聚醯亞胺的介電常數比陶瓷小，由於能使用低阻的Cu、Al，而且使用半導體工藝，所以能使信號傳輸高速化和高密度化。但是，隨著計算機的高性能化，每單位面積安裝的門電路數增加，與此相應，薄膜布線層的疊層數也要增加。關於形成薄膜多層布線的技術，已有一些文獻報導。在其基本工藝中應用了在陶瓷基板、矽基板上通過對光刻膠膜的曝光、顯影形成過渡孔和聚醯亞胺層的圖案的薄膜工藝。這種薄膜工藝適用於布線的微細化。但此工藝由於是一層一層地形成導體和過渡孔的所謂逐次疊層方式，故在形成疊層數多的薄膜布線時，有需要很長時間的缺點。而且，在此工藝中，由於在最後工藝階段產生的次品使整個基板都成為次品，因而有成品率低，製造成本高這樣的缺點。在薄膜布線中，為將布線電阻抑制到低水平，倘使布線寬度微細化，就要使布線厚度增加以確保所需要的截面積。絕緣層的厚度大體與布線膜厚度相等，從布線的特性阻抗(Zo)的匹配方面來看正是所要求的。而且有必要使多布線層的絕緣膜完全均勻平坦，多層的絕緣層厚度不均勻性抑制到5％以下。然而，用現有的方法，要使布線層的厚度與線寬度相同或在其以上，即使使用流動性的聚醯亞胺漆，也難以確保其平坦性。因此，在聚醯亞胺漆熱硬化形成聚醯亞胺膜後，要用研磨、擦光或拋光等方法使聚醯亞膜平坦化，還要進行使下部導體布線露出等工藝。特別是在這一系列工藝中，工藝時間隨著對最終布線層表面平坦性精度要求而增加，成品率難以提高，還存在當疊層數增加時使布線精度變差、斷線，短路故障增多等問題。進而，由於有輸入輸出端子的陶瓷基板和下層的薄膜布線部要反覆加熱，浸漬到水、藥品中，因而存在界面變壞，受到雜質、離子汙染使可靠性降低等問題。
本發明的目的是克服現有技術的上述缺點，在大型通用計算機、工作站、高速信息處理機用的LSI的微型組件基板等安裝基板中，提供一種能高密度地安裝多個LSI、可使信號傳輸高速化、而且成本低，可按可攜式的要求縮小尺寸的基板。還提供一種即使在多層數的薄膜布線層的基板中也能使成品率提高，而且能用短時間形成薄膜布線層的結構。
為了解決上述問題，本發明提供了一種安裝基板，它具有至少一個存儲器大規模集成電路元件、至少一個邏輯大規模集成電路元件、用於安裝它們的基板，以及形成在上述基板上的多層布線電路層，其特徵在於上述存儲器大規模集成電路元件和上述邏輯大規模集成電路元件的信號電路形成於上述基板上的多層布線電路層中，通過上述存儲器大規模集成電路元件以及上述邏輯大規模集成電路元件的外部端子，與上述存儲器大規模集成電路元件和上述邏輯大規模集成電路元件電連接。
下面說明能使成品率提高，而且能傳送高速信號的低成本製造安裝基板的方法。
在製造安裝基板信號電路的多層布線層的工藝中，作為多層絕緣膜的製造方法，使用了予先烘聚醯亞胺，可保證膜厚均勻的絕緣膜片。為保持層內的平坦性，通過加熱、加壓，與有流動性和粘接性的絕緣膜片的組合形成二層片。設前者的聚醯亞胺片為(A)，後者的片為(B)，則片(A)的膜厚在加熱、加壓工藝中不變化。另一方面，假定將片(B)層內的布線膜的布線/布線間的空間完全充填後的膜厚並設定初期的膜厚。使這樣得到的最終的片(B)的膜厚和片(A)的膜厚兩者相加，即是多層的絕緣層的膜厚。通過用這樣方法提供具有所要求的一定膜厚的絕緣層，特性阻抗就可以設定在50-250Ω範圍內。由於與縮小尺寸相對應，為使信號布線電路的長度縮短，本發明還提供了使布線微細化的工藝。因此，本發明的製造上述多層布線基板的工藝的特徵是包括如下步驟(1)通過加熱、壓塗，使導體布線部平坦化，形成具有上述導體布線厚度的規定倍數的絕緣層，(2)用雷射器或蝕刻法在上述(1)的絕緣層上開終止孔；(3)在上述(2)的終止孔上用電鍍或者蒸發、濺射、CVD等方法埋設上述多層布線基板層間連接用的布線，以獲得與上述(1)的絕緣層組成的平坦化的布線層；
(4)用相減或加成法在上述(3)的布線層上形成一定厚度的導體布線後，重複上述(1)、(2)、(3)工序，使之多層化。
由此使得可以應用布線節距為1μm-50μm的布線規則。
對於MCM(多晶片組件)已提出了許多方法。這些方法按布線基板的種類、結構分類。由於矽技術的進步，晶片的工作速度迅速提高。然而因為安裝在電路基板上，工作速度受限制，成為決定組件和電路基板系統速度的主要原因。為此，使在迄今為止的表面安裝方式中，難以確保高速區域的傳輸特性。因此，為了儘可能地縮短在組件中發生的延遲時間，在一個組件中搭載儘可能多的裸片，作為縮短延遲時間的方法，有多晶片微型組件。作為其中的一個，特別是為發揮工作站這樣的高速處理用的微處理機(MPU)的高速性能，已發表了使薄膜多層布線形成在Si on Si(矽上矽)結構的MCM和陶瓷基板上的MCM等。但在現有的方法中，Si基板的布線成品率與此MCM的產品成品率直接有關。因此，作為提高此MCM成品率的方法，在此矽基板的布線膜上通過將分體製作預先選出的好的多層布線膜層疊粘結，以確保MCM的成品率。
特別重要的是，為了在LSI高度集成化，及尺寸擴大情況下維持LSI的成品率，LSI內部的布線只限於P、N元件等的功能元件電路，而擔當其餘的LSI內部、LSI間的信號傳送的電路另外布線，先單獨製作，隨後再粘結到矽、陶瓷等基板上，與LSI電連接。這種另外的布線由於是用電阻小的銅布線，能提供比LSI內部的布線電阻小的布線電阻。用這樣一連串的製造方法，能提供一種安裝基板，其特徵是在安裝有至少一個存儲器集成電路元件和至少一個邏輯集成電路元件的基板上形成的多層布線層中，上述多層布線層能和上述基板在上述集成電路元件間進行電連接，特性阻抗為50Ω-250Ω，其布線節距為1μm-50μm的布線規則，而且由於有比上述集成電路元件低的布線電阻，所以能在工作頻率為500MHZ-10GHZ範圍傳輸匹配信號。
本發明採用在半導體安裝基板的絕緣膜上用高平坦性、耐熱的粘接片的辦法，能製作安裝高速工作的ISI的布線基板。
作為構成LSI的基本要素，有電晶體、二極體等有源元件，電阻、電容等無源元件、使這些元件電絕緣的隔離層、使這些元件相連結的布線等。在這些構成要素中，由於技術的飛躍進步，在製作有源元件、無源元件、隔離層的過程中，其成品率和可靠性已大幅度地提高。另一方面，與這三者相比，布線形成技術提高的不夠。特別是現在，LSI有高速大型化的傾向，決定這樣的大型高集成晶片的產品成品率的大體上是布線形成中的多層化技術。這是因為絕緣層(SiO2)平坦化和布線精細加工的困難所致。現在一般是用鋁布線。但這種布線隨著高集成化要求布線精細化時，發生電子徙動頻度增加了。進而在高速工作的LSI中，將產生因布線電阻造成的延遲問題。
在解決這些問題時，有這樣的方法，即將布線部分引出到LSI外部，使用比鋁電阻低的能形成厚膜的金或銅作為布線金屬，在絕緣層上使用平坦性高的聚醯亞胺樹脂，形成布線。這樣一來，由於布線引到外部，與設在LSI內部的情況(～10Ω/cm)相比，布線電阻能大幅度降低(～0.5Ω/cm)。還因為使用金、銅，能防止電子徙動的發生。
在需要高速工作的LSI中，為減少層間電容量，絕緣層的厚度要厚些，在聚醯亞胺樹脂的熱硬化過程中，Si基板的撓曲度增大，產生了在安裝晶片時不能確保平整度的問題。作為解決這些問題的手段，預先準備好已形成布線的片(布線部分是另外製作的)，將此片在低溫下粘接到LSI上這樣方法。應用這種方法，可使多層布線部的絕緣層厚度在10μm以上，假定在在微帶傳輸線的情況，則可將布線阻抗設定為50-250Ω。
能使布線的特性阻抗匹配，其絕緣層使用片材的布線基板，有印刷電路基板。在前者中為維持尺寸的穩定性，由於將玻璃織品混入片材中，故通孔的微小化、布線的微細化都有一定的限度。
因縮小尺寸使工作站性能提高，特別是在使用RISC(ReducedInstruction Set Computer)系統的工作站中，VLSI晶片自身的性能直接代表系統的性能。為了獲得晶片的這一性能，需要滿足兩點安裝要求①減少從晶片到晶片的信號延遲。
②增大特性阻抗而且減小其變動。
特別是，在要求工作頻率超過500MHZ的高速工作的區域，晶片/晶片間關鍵路徑的長度將成為決定周期環時間的最重要因素。以往，解決這樣問題的手段有將多個晶片安裝到叫做SOS(Silicon On Silicon)的大型矽片上的安裝法。但用此方法，由於使用鋁做布線，布線電阻在10Ω/cm以上，由於電阻大，所以在高頻區域將產生噪音等問題。因此，要求有這樣一種安裝方法，即能用低電阻而且長度短的布線，要易於薄膜化，此外，從減小特性阻抗變化這一點上說，要求絕緣層厚且能保持厚度的均勻性。
高速計算機用的微處理機(MPU)以高時鐘頻率工作，在CUP和高速緩衝存儲器間用高速總線連結。在現有的系統中，在印刷電路基板上使MPU和存儲器連接，但用這種連接法有一定限度，對系統性能也產生一定的限制。為解決這些問題，將晶片以裸片狀態裝載在MUP與存儲器之間，使晶片間的安裝時所產生的延遲小，作為抑制組件寄生電感的方法有多晶片微型組件(MCM)。作為使這種方法更進一步高度化的方法，有將MPU和存儲器的各部晶片內的布線向外部引出，而且用比鋁電阻低的銅薄膜形成布線的方法。用此方法也能使晶片/晶片間的關鍵路徑的長度縮短。特別是像已有技術那樣，在晶片內形成布線的場合，晶片/晶片間的布線，由於只能利用晶片裝載部(有源區)以外的部分，受到布圖的限制。因此，晶片內只製作電晶體、二極等有源元件，電阻、電容等無源元件，以及使這些元件電絕緣的隔離層，在另外製作的布線部分，在後工序與晶片連接，則在晶片上也能形成布線，提高了電路布圖的通用性。由於能解決製造工藝中難度最高的布線工藝，晶片的成品率大幅度提高，從而能提供價格低廉的LSI。


圖1A-圖1D示出了本發明的高密度安裝基板的製作方法。
圖2E-圖2H示出了本發明的高密度安裝基板的製作方法。
圖3示出了本發明的高密度安裝基板。
圖4是將本發明的高密度安裝基板的布線部標準化成微帶線路的圖。
圖5示出了布線的特性阻抗和布線層的厚度t與絕緣層的厚度h之比t/h的關係圖。
圖6示出了本發明的高密度安裝基板的一個例子。
圖7示出了本發明的高密度安裝基板的製作方法。
圖8是本發明的高密度安裝基板的剖面圖。
圖9是本發明的用於LAN的LSI模塊基板的模式圖。
圖10示出了應用本發明的安裝基板的存儲器卡的一個例子。
圖11示出了現有的用逐次薄膜形成法製作安裝基板的方法。
實施例參照圖1和圖2說明本發明的薄型高密度安裝基板及其製造方法。本發明的薄型高密度安裝基板31如圖2H所示，由基板3、埋入設於基板3上的鍃孔部(spot facing portion)2中的邏輯LSI4和存儲器LSI 5、6，以及設置在它們上面的多層布線電路層23構成。在圖1和圖2所示的實例中，多層布線電路層23由下部布線部23a和上部布線部23b構成。關於它們的詳細結構，與製造方法一起說明。
如圖1所示，製備一厚0.8mm大小為5cm×5cm的陶瓷製的基板3。在此基板3上，內層電路1設置在其內部，而且設置有埋置LSI用的鍃孔部2。裝載其上的LSI有邏輯LSI 4和存儲器LSI 5、6。這些LSI4，5，6的內部結構未畫出，但任何一個都有有源元件、無源元件和隔離層。但是，在LSI4，5，6上未設置用以使內部元件間連接的布線。代替它的是，如圖1B所示，設置在LSI外部用以連接各元件的外部輸出端子8，使作為外部輸出端28的一部分的接觸部分露在外部。LSI4，5，6分別埋置在相應的鍃孔部2中，而且用金膏7固定在基板3上。有源元件有電晶體、二極體等。無源元件有電阻、電容等。隔離層是用以使元件間電隔離的絕緣層。
接著如圖1C所示，製備用以形成邏輯LSI 4如存儲器LSI 5，6的信號電路的布線片9。布線片9有絕緣層9C和設置在其上下的銅布線9a、9b。此布線片9放置在基板3上，其間夾有耐熱粘接片10。在此狀態下加熱到250℃用壓力粘接到基板3上。耐熱粘接片10可以用日立化成工業株式會社生產的N-4。這樣一來如圖1D所示，耐熱粘接片10變成耐熱粘接層11，填充在布線片9和基板3之間。這時，耐熱粘接層11也充填在外部輸出端子8之間和銅布線9a之間的空間。
下面參照圖2對以下工序進行說明。
如圖2E所示，在外部輸出端子8的正上方和基板表面的表面電路15的正上方分別設置用以形成連接導體的開口12、13。這些開口12、13例如是用受激準分子雷射器在絕緣層9C和耐熱粘接層11上設置通孔形成的。隨後在設置有開口12、13的，外部輸出端子8的正上方和基板表面的表面電路15的正上方，通過無電極化學鍍銅，使銅生長。由此，如圖2F所示，將銅填充到開口12、13而形成連接導體16、17。在布線片9上預先設置備用電路18和備用焊盤19時，在此工序同樣通過無電極化學鍍銅，形成連接導體20，進行必要的連接。由此形成下部布線部23a。
接著，為形成上部布線部23b，如圖2G所示，將布線片21放置在下部布線部23a上，其間夾有耐熱性片24，與下部布線部23a同樣，加熱到250℃，熱壓粘接。在此，布線片21是將傳輸信號用的銅布線21a、21b設置在絕緣層21c兩面形成的。這些銅布線21a、21b分別以布線寬度/間隙為20/20μm，厚度20μm構成。耐熱片24使用與圖1C中所用的耐熱片10相同的材料。加熱後成為耐熱粘接層22。
然後，像上述那樣用受激準分子雷射器在絕緣層21C和耐熱粘接層22上設置開口，通過無電極化學鍍銅形成連接導體27。這時，設置在下部布線部23a上面的銅布線的一部分起著連接焊盤25的功能。因而，通過連接導體27使銅布線21b和連接焊盤25電連接。
最後，在基板3的背面，用焊錫30將連接電源用的輸出腳29連接在作為內層電路的端部的露出的外部輸出端子28上。
通過上述一系列工序能獲得高速信息處理機用的厚度1mm以下的薄型高密度安裝基板31。
對像上述這樣製得的安裝基板31進行LSI驅動試驗的結果表明能在500MHZ-1GHZ的工作頻率驅動。由於應用本發明，可認為即使用工作頻率10GHZ的LSI也能驅動。
圖3示出了本發明的薄型高密度安裝基板32的不同的製造方法。作為將邏輯LSI33和存儲器LSI34、35粘接到陶瓷基板36的鍃孔部37上的方法，除了用上述金膏焊錫等金屬粘料粘接固定的方法外，還可用耐熱矽橡膠、合成橡膠等非金屬粘接方法。圖3示出了使用作為應力緩中劑的耐熱矽橡膠38將LSI33、34、35固定在陶瓷基板36鍃孔部37上的安裝基板。
在本發明的薄型安裝基板中，由於絕緣層使用一定厚度的耐熱粘接片，通常可將絕緣層的厚度設定為一定的值，並可將特性阻抗(Zo)抑制在設計值的5％以內。這樣一來，對反射損失小，工作頻率在500MHZ以上的電路也容易做到，能高速進行信號傳輸。
圖4是表示將本發明的安裝基板的多層布線電路標準化成微帶電路的圖。如果布線形狀為長寬比是1的矩形(圖中t＝w)則布線的特性阻抗(Zo)可用布線層39的厚度t與絕緣層40的厚度h之比t/h的函數表示。
圖5示出了t/h與Zo的關係。t/h＝0.01即布線層厚度為1，絕緣層厚度為100時，Zo約250Ω；t/h＝0.1即布線層厚度為1絕緣層厚度為10時，Zo約150Ω；t/h＝1即布線層與絕緣層厚度相同時，Zo約60Ω。
圖6表示用耐熱粘接片44將布線層41、厚度t為20μm絕緣層42、厚度h為40μm的布線片43熱壓粘接到陶瓷基板45上而得到的本發明的安裝基板46。
本基板的特性阻抗(Zo)如由圖5求出，則在t/h＝0.5時Zo約100Ω。在本基板中可任意改變耐熱粘接片和絕緣層片的厚度。按照現在的片材規格，可以得到h＝10μm-200μm布線層，如用薄膜光刻技術，選擇電鍍技術，剝離等幹法工藝，能形成t＝1μm-50μm。根據這些數值，t/h＝0.005-5是本基板設計的允許範圍。在這種情況下，本基板的特性阻抗(Zo)為250Ω-50Ω。而且在本基板中，假定使布線層厚度為20μm，片厚例如為40μm，多層布線的層數為4層，則在多層布線部的厚度為180μm，陶瓷基板的厚度為0.8mm時，安裝基板整體的厚度為0.98mm，從而能提供1mm以下的基板。
下面用圖7說明具有使用本發明的耐熱粘接片疊層而成的多層布線的安裝基板的製造方法。在有內層布線47的陶瓷板48上用濺射法形成二層膜49(Cr/Cu0.2μm/5μm)。再設置抗蝕膠50，並藉助腐蝕得到布線圖形51後，再通過將低熱膨脹性的聚醯亞胺膜和有粘接性的粘接膜這兩層膜熱壓粘接，使粘接膜填充到布線圖形中，同時使之平坦化，得到絕緣層52。隨後，用準分子雷射器(KrF248nm)，用掩模投影法形成25μm的終止孔53，再用化學鍍銅法，將導體布線54形成在開口部。通過重複以上工序，在圖8所示的陶瓷基板55上得到共6層的多層布線56。
最後，如圖8所示，用焊錫59，使存儲器大規模集成電路(以下稱為存儲器LSI)和邏輯大規模集成電路(以下稱為邏輯LSI)電連接，外部連接端子60設置在陶瓷基板上，得到與大型通用計算機和高速信息處理機相適應的安裝基板61。
圖9是將本發明的安裝基板的概念應用於在個人計算機中能使用的LAN用的LSI組件基板(LAN插板)上的一個例子。
存儲器LSI的組件71和邏輯LSI組件72用連接用外部端子73，通過片上的多層信號布線電路74、基板75，藉助外部接線端子76連接到個人計算機上。
圖10是將本發明的安裝基板的概念應用到個人計算機用的存儲器卡上的實例。存儲器LSI77與片上多層信號布線電路78電連接，通過基板79，藉助外部連接端子80連接到個人計算機上。為了保護將鍍膜81鍍覆在LSI上。
下面作為比較例用圖11說明用現有的逐次薄膜形成法製成的安裝基板的製作實例。
首先，用濺射法將銅布線用的基底薄膜(鉻/銅/鉻三層，厚0.5μm)62形成在矽基板63上。隨後形成光刻膠圖形62，通過電鍍銅形成信號電路66和層間連接用的連接導體柱64。接著，在除去光刻膠後，用剝蝕除去基底薄膜，再進行圖形分離，就得到第一層布線67。其後在塗敷絕緣膜用聚醯亞胺的漆膠後，通過硬化，得到聚醯亞胺膜(厚20μm)。再通過研磨使聚醯亞胺膜平坦化，使連接導體部64的銅布線露出頭，這就可露出連接部69。重複上述一系列工序得到了安裝基板70。在此工藝中由於矽基片的撓曲超過200μm，不能與供電用的基板連接。
權利要求
1.一種安裝基板，它有至少一個存儲器大規模集成電路元件、至少一個邏輯大規模集成電路元件、用以安裝上述元件的基板，以及形成在上述基板上的多層布線電路層，其特徵在於上述存儲器大規模集成電路元件和上述邏輯大規模集成電路元件的信號電路形成在上述基板上的多層布電路層中，通過上述存儲器大規模集成電路元件和上述邏輯大規模集成電路元件的外部端子，與上述存儲器大規模集成電路元件和上述邏輯大規模集成電路電連接。
2.如權利要求1所述的安裝基板，其特徵在於所述多層布線電路層上配備有上述存儲器大規模集成電路元件和上述邏輯大規模集成電路元件的備用電路。
3.如權利要求1所述的安裝基板，其特徵在於所述多層布線電路層的所述信號布線的電阻比上述存儲器大規模集成電路元件和所述邏輯大規模集成電路元件的布線電阻小。
4.如權利要求1所述的安裝基板，其特徵在於所述多層布線電路層的特性阻抗為50Ω～250Ω，布線節距為1μm～5μm。
5.如權利要求1所述的安裝基板，其特徵在於所述多層布線電路層能進行工作頻率在500MHz～10GHz範圍的匹配信號傳輸。
6.如權利要求1所述的安裝基板，其特徵在於所述基板的厚度在1mm以下。
全文摘要
提供了一種用於通用的大型計算機和高速信息處理機的薄型高密度安裝基板。所述薄型安裝基板在安裝著僅形成有元件的存儲器LSI和邏輯LSI的陶瓷基板上、設有進行兩個LSI的信號傳送的多層布線層。所述LSI內部沒有多層布線層。
文檔編號H01L23/13GK1193886SQ97125918
公開日1998年9月23日 申請日期1997年12月22日 優先權日1994年3月18日
發明者三浦修, 高橋昭雄, 三輪崇夫, 鈴木正博, 渡辺隆二, 片桐純一, 大幸洋一, 今井勉, 赤星晴夫 申請人:株式會社日立製作所