基於單一高精度晶振的跨板時鐘源頻偏檢測裝置及方法與流程

2023-05-30 08:50:36 2

本發明涉及通信領域，具體涉及一種基於單一高精度晶振的跨板時鐘源頻偏檢測裝置及方法。

背景技術：

在通信系統中，需要對網元進行時鐘同步，時鐘同步意味著跟蹤及被跟蹤的兩個網元的時鐘步調一致。在環形或星形網絡中，網元有不止一個輸入時鐘源，需要在眾多時鐘源中進行選擇，選擇的條件有多種，如時鐘質量等級、時鐘頻偏是否過大等等。時鐘頻偏檢測的方法通常為：使用一個高精度晶振，以該高精度晶振為基準，測量輸入時鐘的頻偏。

在一個網元中，存在同步的多個板卡，每個板卡上都可能存在時鐘源，傳統的頻偏檢測方法有兩種：其一為，在每個單板上都放置一個高精度晶振；其二為，在主時鐘單板上放置一個高精度時鐘源，再通過專門的管腳走線送到各個支路板卡上，在各個單板上進行檢測。對於現有的兩種跨板時鐘頻偏檢測方法，要麼需要多個高精度晶振，要麼需要專門的走線分發時鐘，對於系統來說都會增加硬體成本。

技術實現要素：

本發明要解決的技術問題是：提供一種基於單一高精度晶振的跨板時鐘源頻偏檢測裝置及方法，解決跨板檢測多個時鐘頻偏的問題，同時能夠節省成本。

本發明為解決上述技術問題所採取的技術方案為：一種基於單一高精度晶振的跨板時鐘源頻偏檢測裝置，其特徵在於：它包括主時鐘板檢測電路、支路板卡檢測電路和板間通信，其中：

主時鐘板檢測電路包括第一系統時鐘自累加計時器、高精度晶振時鐘自累加計時器、第一比較器、第一信號鎖存寄存器、第二信號鎖存寄存器、第一減法器和第三信號鎖存寄存器；第一系統時鐘自累加計時器用於由系統時鐘驅動以上限為1秒計時，每當計到1秒時清零，重新計時；高精度晶振時鐘自累加計時器用於由高精度晶振時鐘驅動以上限為2秒計時，每當計到2秒時清零，重新計時；第一比較器用於每當第一系統時鐘自累加計時器計到1秒時產生脈衝信號，將高精度晶振時鐘自累加計時器的值鎖存到第一信號鎖存寄存器；第二信號鎖存寄存器用於每當第一系統時鐘自累加計時器計到1秒時，鎖存第一信號鎖存寄存器的值；第一減法器用於計算第一信號鎖存寄存器和第二信號鎖存寄存器的差值，即為系統時鐘和高精度晶振時鐘之間的第一頻偏值，記做第一頻偏值；第三信號鎖存寄存器用於鎖存第一頻偏值；

支路板卡檢測電路包括外部輸入時鐘自累加計時器、第二系統時鐘自累加計時器、第二比較器、第四信號鎖存寄存器、第五信號鎖存寄存器、第二減法器和第六信號鎖存寄存器；外部輸入時鐘自累加計時器用於由外部輸入時鐘驅動以上限為1秒計時，每當計到1秒時清零，重新計時；第二系統時鐘自累加計時器用於由系統時鐘驅動以上限為2秒計時，每當計到2秒時清零，重新計時；第二比較器用於每當外部輸入時鐘自累加計時器計到1秒時產生脈衝信號，將第二系統時鐘自累加計時器的值鎖存到第四信號鎖存寄存器；第五信號鎖存寄存器用於每當外部輸入時鐘自累加計時器計到1秒時，鎖存第四信號鎖存寄存器的值；第二減法器用於計算第四信號鎖存寄存器和第五信號鎖存寄存器的差值，即為外部輸入時鐘和系統時鐘之間的頻偏值，記做第二頻偏值；第六信號鎖存寄存器用於鎖存第二頻偏值；

支路板卡檢測電路還包括加法器，用於將通過板間通信獲得的主時鐘板檢測電路得到的第一頻偏值，和本支路板卡檢測電路得到的第二頻偏值，相累加，得到本支路板卡的外部輸入時鐘和高精度晶振時鐘之間的頻偏值。

按上述方案，每個支路板卡上設置一個所述的支路板卡檢測電路，每個支路板卡檢測電路相同。

一種基於單一高精度晶振的跨板時鐘源頻偏檢測方法，其特徵在於：它包括以下步驟：

主時鐘板檢測方法：第一系統時鐘自累加計時器由系統時鐘驅動以上限為1秒計時，每當計到1秒時清零，重新計時；高精度晶振時鐘自累加計時器由高精度晶振時鐘驅動以上限為2秒計時，每當計到2秒時清零，重新計時；每當第一系統時鐘自累加計時器計到1秒時產生脈衝信號，將高精度晶振時鐘自累加計時器的值鎖存到第一信號鎖存寄存器；每當第一系統時鐘自累加計時器計到1秒時，將第一信號鎖存寄存器的值鎖存到第二信號鎖存寄存器；計算第一信號鎖存寄存器和第二信號鎖存寄存器的差值，即為系統時鐘和高精度晶振時鐘之間的第一頻偏值，記做第一頻偏值；

支路板卡檢測方法：外部輸入時鐘自累加計時器由外部輸入時鐘驅動以上限為1秒計時，每當計到1秒時清零，重新計時；第二系統時鐘自累加計時器由系統時鐘驅動以上限為2秒計時，每當計到2秒時清零，重新計時；每當外部輸入時鐘自累加計時器計到1秒時產生脈衝信號，將第二系統時鐘自累加計時器的值鎖存到第四信號鎖存寄存器；每當外部輸入時鐘自累加計時器計到1秒時，將第四信號鎖存寄存器的值鎖存在第五信號鎖存寄存器中；計算第四信號鎖存寄存器和第五信號鎖存寄存器的差值，即為外部輸入時鐘和系統時鐘之間的頻偏值，記做第二頻偏值；通過板間通信獲得主時鐘板檢測電路得到第一頻偏值，將第一頻偏值和本支路板卡檢測方法得到的第二頻偏值相累加，得到本支路板卡的外部輸入時鐘和高精度晶振時鐘之間的頻偏值。

本發明的有益效果為：本發明裝置和方法只需要使用一個高精度晶振時鐘，在同步的多個支路板卡上實現時鐘頻偏檢測，且不需要專門的管腳用於分發時鐘，只需要常規的板間通信即可，因此更加節省成本；並且本發明在應用時既可由軟體實現，又可由可編程器件實現，沒有實現方式上的限制。

附圖說明

圖1為本發明一實施例的結構示意圖。

具體實施方式

下面結合具體實例和附圖對本發明做進一步說明。

本發明提供一種基於單一高精度晶振的跨板時鐘源頻偏檢測裝置，如圖1所示，它包括主時鐘板檢測電路、支路板卡檢測電路和板間通信，其中：主時鐘板檢測電路包括第一系統時鐘自累加計時器、高精度晶振時鐘自累加計時器、第一比較器、第一信號鎖存寄存器、第二信號鎖存寄存器、第一減法器和第三信號鎖存寄存器；第一系統時鐘自累加計時器用於由系統時鐘驅動以上限為1秒計時，每當計到1秒時清零，重新計時；高精度晶振時鐘自累加計時器用於由高精度晶振時鐘驅動以上限為2秒計時，每當計到2秒時清零，重新計時；第一比較器用於每當第一系統時鐘自累加計時器計到1秒時產生脈衝信號，將高精度晶振時鐘自累加計時器的值鎖存到第一信號鎖存寄存器；第二信號鎖存寄存器用於每當第一系統時鐘自累加計時器計到1秒時，鎖存第一信號鎖存寄存器的值；第一減法器用於計算第一信號鎖存寄存器和第二信號鎖存寄存器的差值，即為系統時鐘和高精度晶振時鐘之間的第一頻偏值，記做第一頻偏值；第三信號鎖存寄存器用於鎖存第一頻偏值；支路板卡檢測電路包括外部輸入時鐘自累加計時器、第二系統時鐘自累加計時器、第二比較器、第四信號鎖存寄存器、第五信號鎖存寄存器、第二減法器和第六信號鎖存寄存器；外部輸入時鐘自累加計時器用於由外部輸入時鐘驅動以上限為1秒計時，每當計到1秒時清零，重新計時；第二系統時鐘自累加計時器用於由系統時鐘驅動以上限為2秒計時，每當計到2秒時清零，重新計時；第二比較器用於每當外部輸入時鐘自累加計時器計到1秒時產生脈衝信號，將第二系統時鐘自累加計時器的值鎖存到第四信號鎖存寄存器；第五信號鎖存寄存器用於每當外部輸入時鐘自累加計時器計到1秒時，鎖存第四信號鎖存寄存器的值；第二減法器用於計算第四信號鎖存寄存器和第五信號鎖存寄存器的差值，即為外部輸入時鐘和系統時鐘之間的頻偏值，記做第二頻偏值；第六信號鎖存寄存器用於鎖存第二頻偏值；支路板卡檢測電路還包括加法器，用於將通過板間通信獲得的主時鐘板檢測電路得到的第一頻偏值，和本支路板卡檢測電路得到的第二頻偏值，相累加，得到本支路板卡的外部輸入時鐘和高精度晶振時鐘之間的頻偏值。

進一步細化的，每個支路板卡上設置一個所述的支路板卡檢測電路，每個支路板卡檢測電路相同。

一種基於單一高精度晶振的跨板時鐘源頻偏檢測方法，包括以下步驟：

主時鐘板檢測方法：第一系統時鐘自累加計時器由系統時鐘驅動以上限為1秒計時，每當計到1秒時清零，重新計時；高精度晶振時鐘自累加計時器由高精度晶振時鐘驅動以上限為2秒計時，每當計到2秒時清零，重新計時；每當第一系統時鐘自累加計時器計到1秒時產生脈衝信號，將高精度晶振時鐘自累加計時器的值鎖存到第一信號鎖存寄存器；每當第一系統時鐘自累加計時器計到1秒時，將第一信號鎖存寄存器的值鎖存到第二信號鎖存寄存器；計算第一信號鎖存寄存器和第二信號鎖存寄存器的差值，即為系統時鐘和高精度晶振時鐘之間的第一頻偏值，記做第一頻偏值；

支路板卡檢測方法：外部輸入時鐘自累加計時器由外部輸入時鐘驅動以上限為1秒計時，每當計到1秒時清零，重新計時；第二系統時鐘自累加計時器由系統時鐘驅動以上限為2秒計時，每當計到2秒時清零，重新計時；每當外部輸入時鐘自累加計時器計到1秒時產生脈衝信號，將第二系統時鐘自累加計時器的值鎖存到第四信號鎖存寄存器；每當外部輸入時鐘自累加計時器計到1秒時，將第四信號鎖存寄存器的值鎖存在第五信號鎖存寄存器中；計算第四信號鎖存寄存器和第五信號鎖存寄存器的差值，即為外部輸入時鐘和系統時鐘之間的頻偏值，記做第二頻偏值；通過板間通信獲得主時鐘板檢測電路得到第一頻偏值，將第一頻偏值和本支路板卡檢測方法得到的第二頻偏值相累加，得到本支路板卡的外部輸入時鐘和高精度晶振時鐘之間的頻偏值。

板間通信是單板之間傳遞信息的固有通道，如乙太網，串行總線等，一般網元都會存在，對通信的形式也沒有特殊要求。

頻偏是指：待檢測時鐘源在一定時間內和基準時鐘源之間的相位差值。基準時鐘源一般是高精度晶振時鐘，在準確性和穩定性方面都有很高的要求。高精度晶振時鐘是指恆溫晶振（OCXO），有國際標準規定其精度要求，凡聲稱為OCXO的晶振，其精度都必須滿足這一標準，所以設計採用OCXO就行了。

以上實施例僅用於說明本發明的設計思想和特點，其目的在於使本領域內的技術人員能夠了解本發明的內容並據以實施，本發明的保護範圍不限於上述實施例。所以，凡依據本發明所揭示的原理、設計思路所作的等同變化或修飾，均在本發明的保護範圍之內。