靜電保護電路的製作方法
2023-05-29 17:22:26 2
靜電保護電路的製作方法
【專利摘要】本發明防止電晶體動作方的靜電保護電路中的電源接通時的誤動作。根據一個實施方式，提供一種靜電保護電路，具備：內部電路；第1輸入端子及第2輸入端子，向上述內部電路（10）供給電源電壓；第1電晶體，在上述輸入端子間連接第1電極及第2電極，第3電極經由電阻與上述第2電極連接；低通濾波器，與該第1電晶體並聯連接；以及第2電晶體，具有被輸入該低通濾波器的輸出信號的第3電極、在上述第1電晶體的第3電極及第2電極間連接的第1電極及第2電極。
【專利說明】靜電保護電路
【技術領域】
[0001]一個實施方式涉及靜電保護電路。
【背景技術】
[0002]車載用的電子控制單元所搭載的半導體裝置向單晶片化發展。綜合了例如數字1C、模擬1C、微處理器、存儲器、電源IC及功率裝置等的電路集成於LSI晶片。對半導體集成電路的輸入接口電路要求嚴格的浪湧耐量。浪湧是指電壓或電流的急劇變化，例如，有從帶電的人體、組裝用機械施加的靜電放電(以下，稱為ESD[electro-static discharge])。
[0003]為了在LSI晶片這樣的集成電路中確保浪湧耐量，連接了保護電路。該保護電路吸收從輸入端子向LSI晶片這樣的內部電路施加的浪湧，進行保護。以往的保護電路中，已知有使柵電極和源電極短路，通過二極體連接而利用MOS電晶體的擊穿的ESD保護電路(例如參照專利文獻I)。在該ESD保護電路中，由於擊穿電流小，因此需要使MOS電晶體的尺寸大型化，由於在IC的周圍設置MOS電晶體，因此使晶片尺寸整體大型化。
[0004]與之相對，還已知有使MOS電晶體的柵電極經由電阻與源電極電位連接，並對ESD使MOS電晶體進行電晶體動作，從而實現晶片尺寸的小型化的保護電路(例如參照專利文獻2)。
【發明內容】
[0005]但是，基於電晶體動作的保護電路即使針對電源接通時的電壓急劇上升而作為保護電路進行動作，衝擊電流也流向保護用的MOS電晶體，成為作為保護對象的內部電路的誤動作、電晶體被破壞的原因。
[0006]一實施方式的靜電保護電路，其特徵在於，具備:內部電路；第I輸入端子及第2輸入端子，向上述內部電路供給電源電壓；第I電晶體，在上述第I輸入端子及第2輸入端子間連接第I電極及第2電極，第3電極經由第I電阻與上述第2電極連接；低通濾波器，在上述第I輸入端子及第2輸入端子間與上述第I電晶體並聯連接；以及第2電晶體，與上述第I電阻並聯連接，第3電極與上述低通濾波器的輸出端子連接。
[0007]另一實施方式的靜電保護電路，其特徵在於，具備:內部電路；第I輸入端子及第2輸入端子，向上述內部電路供給電源電壓；第I電晶體，在上述第I輸入端子及第2輸入端子間連接第I電極及第2電極，第3電極經由第I電阻與上述第2電極連接；低通濾波器，在上述第I輸入端子及第2輸入端子間與上述第I電晶體並聯連接；以及第2電晶體，與上述第I電阻並聯連接，第3電極與上述低通濾波器的輸出端子連接，上述低通濾波器構成為過濾由靜電放電引起的電源電壓中的變化，且不過濾由電源接通時的電壓上升引起的電源電壓中的變化，然後輸出與過濾後的電源電壓對應的信號。
[0008]而且，另一實施方式的靜電保護電路，其特徵在於，具備:內部電路；第I輸入端子，向上述內部電路供給電源電壓；第2輸入端子，被供給接地電位；第I電晶體，在上述第I輸入端子連接第I電極，在上述第2輸入端子連接上述第2電極，且第3電極經由第I電阻連接到上述第2電極；開關元件，與上述電阻並聯連接；以及低通濾波器，輸出與過濾了高頻的變化的電源電壓對應的信號，上述開關元件構成為按照來自上述低通濾波器的上述信號而進行開閉。
[0009]這裡，「電晶體」包含MOS電晶體及雙極性電晶體，第I電極包含MOS電晶體的漏電極或雙極性電晶體的集電極，第2電極包含MOS電晶體的源電極或雙極性電晶體的發射電極，而且，第3電極包含MOS電晶體的柵電極或雙極性電晶體的基電極。
[0010]效果
[0011]根據上述結構的靜電保護電路，可以嚴格區別ESD脈衝和不同於該ESD脈衝的電源電壓的上升。從而，不會對電源電壓的急劇上升進行誤動作，能夠保護內部電路。
【專利附圖】
【附圖說明】
[0012]圖1是第I實施方式的靜電保護電路的電路圖。
[0013]圖2 (a)、(b)是用於說明第I實施方式的靜電保護電路的動作的等效電路圖。
[0014]圖3 (a)是表示向第I實施方式的靜電保護電路施加ESD時的端子電壓的時間波形的圖，(b)是表示浪湧電流的時間波形的圖。
[0015]圖4 (a)是表示在第I實施方式的靜電保護電路的輸入端子間接通電源電壓時的端子電壓的急劇上升波形的圖，(b)是表示此時流向靜電保護電路的衝擊電流的時間波形的圖。
[0016]圖5是第2實施方式的靜電保護電路的電路圖。
[0017]圖6是第3實施方式的靜電保護電路的電路圖。
[0018]圖7是第4實施方式的靜電保護電路的電路圖。
【具體實施方式】
[0019]以下，參照圖1至圖7說明實施方式的靜電保護電路。另外，各圖中同一處附加同一符號，省略重複的說明。
[0020](第I實施方式)
[0021]圖1是第I實施方式的靜電保護電路的電路圖。本實施方式的靜電保護電路是採用MOS電晶體開關的保護電路，具備:保護對象的內部電路10 ;向該內部電路10供給電源電壓的輸入端子11、12 ;第I及第2M0S電晶體13、14 ;低通濾波器15。
[0022]第IMOS電晶體的漏電極及源電極分別連接於輸入端子11、12間，柵電極經由電阻17與源電極連接。第2M0S電晶體的柵電極被輸入來自低通濾波器15的輸出信號，漏電極與第IMOS電晶體13的柵電極連接，源電極與第IMOS電晶體13的源電極連接。低通濾波器15與第IMOS電晶體13並聯連接於輸入端子11、12間。
[0023]內部電路10例如是嵌入了各種功能電路的LSI晶片，是通過在輸入端子11、12間連接的電源而進行動作的電路。
[0024]第I輸入端子11及第2輸入端子12例如從車載電池分別連接到正的電源電位及接地電位。另外，通過帶電的人體或車輛組裝用設備的接觸向輸入端子11、12施加脈衝狀的ESD浪湧。
[0025]第IMOS電晶體13通過電晶體動作，保護內部電路10免受ESD浪湧的施加。第IMOS電晶體13是NMOS電晶體，在漏電極、柵電極間具有寄生電容。
[0026]在第IMOS電晶體13的柵電極和接地電位間，並聯連接了過電壓保護用的齊納二極體16及電阻17。電阻17是用於向第IMOS電晶體13的柵電極提供電壓偏置的電阻元件，具有電阻值Rl。
[0027]低通濾波器15是電阻23及電容器24串聯連接形成的低通濾波器，通過由電阻值R2及電容Cl的積所確定的濾波器時間常數將輸入端子11、12間的端子電壓進行平滑輸出。
[0028]第2M0S電晶體14是NMOS電晶體。第2M0S電晶體14的柵電極與低通濾波器15的電阻器及電容器的連接點連接。在第2M0S電晶體14的柵電極和接地電位間連接有過電壓保護用的齊納二極體18。
[0029]接著，用圖2至圖4說明圖1的靜電保護電路的動作。
[0030]在電源電壓未施加到靜電保護電路的狀態下，第2M0S電晶體14如圖2 Ca)所示為截止狀態。在該狀態下，在輸入端子11、12間施加如圖3 (a)所示的波形的ESD電壓時，電流流向包含第IMOS電晶體13的柵電極寄生電容及電阻17的CR時間常數電路，柵極電壓上升。其結果，第IMOS電晶體13成為導通狀態，如圖2 (a)所示浪湧電流流向第IMOS電晶體13。因此，衝擊電流不流向內部電路，可以有效保護不受ESD電壓的影響。
[0031]ESD電壓也施加到低通濾波器15，但是ESD電壓由高頻分量構成，低通濾波器15並不將其輸出(通過)。因而，第2M0S電晶體14保持截止狀態。
[0032]接著，說明在輸入端子11、12間施加電源電壓的情況。通常時，在輸入端子11、12間施加比ESD的上升速度慢的波形的電壓。在該情況下，電源電壓從接地電位以急劇的傾斜角度上升(圖4 (a))。該電源電壓上升時的變化比例急劇，但是比ESD電壓的變化小，與ESD電壓的頻率分量相比由較低頻分量構成。電源電壓通過低通濾波器15供給第2M0S電晶體14的柵電極。其結果，第2M0S電晶體14成為導通狀態。第2M0S電晶體14為導通狀態時，第IMOS電晶體13的柵電極成為接地電位，第IMOS電晶體13成為截止狀態。
[0033]在電源電壓上升時，第IMOS電晶體13對於電源電壓上升時的變化也與ESD電壓同樣，瞬間地響應而成為導通狀態。但是，通過使第2M0S電晶體14成為導通狀態，強制地使第IMOS電晶體13成為截止狀態。因而，在第IMOS電晶體13的漏電極、源電極間，如圖4所示，僅僅流過微小的衝擊電流，作為針對內部電路10的保護電路不進行動作。
[0034]這樣，根據本實施方式的靜電保護電路，可以嚴格區別ESD脈衝和不同於該ESD脈衝的電源電壓的上升。因此，不會對電源電壓的急劇上升進行誤動作，能夠保護內部電路。
[0035]ESD破壞主要在LSI的製造工序時發生。與靜電保護電路沒有任何連接時，通過如圖2 (a)那樣進行動作，可以確保ESD耐量。另一方面，對於LSI被裝配到單元後的ESD施力口，該ESD的電荷被分散。與LSI單體相比，裝配後的ESD耐量提高，因此在施加電壓時，通過從圖2 Ca)切換到圖2 (b)，能夠確保ESD耐量並防止誤動作。
[0036](第2實施方式)
[0037]第I實施方式的MOS電晶體由NMOS電晶體構成，但是也可以由PMOS電晶體構成。
[0038]圖5是第2實施方式的靜電保護電路的電路圖。在該靜電保護電路中，第IMOS電晶體19及第2M0S電晶體20是PMOS電晶體。供給輸入端子11為正側的電源電壓，輸入端子12成為負側。在輸入端子11、12間連接了第IMOS電晶體19的漏電極及源電極。另外，在輸入端子11和第IMOS電晶體19的柵電極之間，並聯連接了第2M0S電晶體20的漏電極及源電極以及電阻17。電阻17向第IMOS電晶體19的柵電極提供電壓偏置。
[0039]另外，在輸入端子11、12間，連接了包含電阻23和電容器24的串聯連接電路的低通濾波器15。該低通濾波器15的電阻23和電容器24之間的連接點與第2M0S電晶體20的柵電極連接。電阻23和電容器24的連接點成為低通濾波器15的輸出端子。
[0040]在第IMOS電晶體19的柵電極和輸入端子11間，連接了過電壓保護用的齊納二極體16。另外，在第2M0S電晶體20的柵電極和輸入端子11間，連接了過電壓保護用的齊納二極體18。
[0041]這樣構成的第2實施方式的靜電保護電路的動作與第I實施方式的靜電保護電路的動作相同，因此省略其說明。
[0042](變形例)
[0043]第IMOS電晶體13、19也可以採用雙重擴散型的DM0SFET(double diffused metaloxide semiconductor field effect transistor)構造。第 1M0S 電晶體 13 例如在 N 型娃基板上形成P型阱，在該P型阱內形成N型的源電極區域及漏電極區域，並在P型阱上隔著絕緣膜形成柵電極而製造而成。DMOS電晶體的動作也與上述例同樣。
[0044](第3實施方式)
[0045]在第3實施方式的靜電保護電路中採用雙極性電晶體。
[0046]圖6是第3實施方式的靜電保護電路的電路圖。第I及第2雙極性電晶體21、22是NPN雙極性電晶體。供給輸入端子11為正側的電源電壓，輸入端子12成為負側。在輸入端子11、12間，連接了第I雙極性電晶體21的發射電極及集電極。第I雙極性電晶體21的基電極經由電阻17與發射電極電位連接，對ESD，使該第I雙極性電晶體21進行電晶體動作。
[0047]另外，在輸入端子12和第I雙極性電晶體21的基電極之間，連接了第2雙極性電晶體22的發射電極及集電極。在輸入端子11、12間，連接了包含電阻23和電容器24的串聯連接電路的低通濾波器15。電阻23和電容器24的連接點與第2雙極性電晶體22的基電極連接。電阻23和電容器24的連接點成為低通濾波器15的輸出端子。
[0048]這樣構成的第3實施方式的靜電保護電路的動作與第I實施方式的靜電保護電路的動作相同，因此省略其說明。另外，作為雙極性電晶體，也可以取代NPN電晶體而採用PNP電晶體。另外，在基於雙極性電晶體21的靜電保護電路中，電阻17不是必須的。
[0049](第4實施方式)
[0050]說明第I實施方式的變形例。圖7是第4實施方式的靜電保護電路的電路圖。已經提到的符號表示與其相同的要素。
[0051]本實施方式的靜電保護電路的低通濾波器15連接在第2輸入端子12及第3輸入端子(電源端子)25間。除此以外的重複說明省略。向第3輸入端子供給未圖示的電源。
[0052]如果向第3輸入端子25施加了電壓，則第2M0S電晶體14始終成為Vdss模式(與圖2 (a)的截止狀態相當)，因此無論輸入端子11、12間的電壓如何急劇變化，第1M0S電晶體13都不進行電晶體動作，不引起誤動作。另外，在ESD施加時，在Vdsr模式下，浪湧電流流向第1M0S電晶體13，因此保護了內部電路10。
[0053]或者，也可以將電壓源連接到圖7的第3輸入端子25。通過將具有緩和的電壓變化的波形的電壓源與輸入端子25連接，同樣不會引起誤動作。
[0054]根據本實施方式的靜電保護電路，可以進行與第I實施方式同樣的保護。
[0055]ESD破壞主要在LSI的製造工序中發生。在與靜電保護電路沒有任何連接時，通過Vdsr動作，可以確保ESD耐量。另一方面，對於LSI裝配到單元後的ESD施加，該ESD的電荷被分散。與LSI單體相比，裝配後的ESD耐量提高，因此，如果接通電源，以防止誤動作為主要目標，進行Vdss動作。
[0056]以上，說明了本發明的各種實施方式，但是本發明不限於這些實施方式，可以在不脫離其要旨的範圍將構成要素變形而具體化。
[0057]低通濾波器15的結構在最簡單的例子中是電阻17和電容器的串聯連接，但是也可以是基於運算放大器或者電晶體電路的有源型的低通濾波器。低通濾波器15的無源元件的組合或者串並聯的連接方法等可以進行各種變更。
[0058]與第I電晶體、第2電晶體的柵電極連接的齊納二極體16、18用於柵電極保護，但是這些齊納二極體16、18不是必需的。
[0059]以上的各個實施方式是作為例子而提出的，並不意圖限定發明的範圍。這些實施方式能夠通過其它各種方式實施，在不脫離發明的要旨的範圍內，可以進行各種省略、置換、變更。這些實施方式及其變形與包含於發明的範圍、要旨同樣地，也包含於權利要求的範圍記載的發明及其等同的範圍。
【權利要求】
1.一種靜電保護電路，其特徵在於，具備: 內部電路； 第I輸入端子及第2輸入端子，向上述內部電路供給電源電壓； 第I電晶體，在上述第I輸入端子及第2輸入端子間連接第I電極及第2電極，第3電極經由第I電阻與上述第2電極連接； 低通濾波器，在上述第I輸入端子及第2輸入端子間與上述第I電晶體並聯連接；以及 第2電晶體，與上述第I電阻並聯連接，第3電極與上述低通濾波器的輸出端子連接。
2.如權利要求1所述的靜電保護電路，其特徵在於， 還具備與上述第I電阻並聯連接的第I齊納二極體。
3.如權利要求1所述的靜電保護電路，其特徵在於， 上述低通濾波器具備在上述第I輸入端子及上述第2輸入端子間串聯連接的第2電阻及第I電容器，上述低通濾波器的輸出端子是上述第2電阻及上述第I電容器間的連接點。
4.如權利要求3所述的靜電保護電路，其特徵在於， 上述第2電阻設置在上述第I輸入端子和上述第2電容器間。
5.如權利要求3所述的靜電保護電路，其特徵在於， 上述第2電阻設置在上述第2輸入端子和上述第2電容器間。
6.如權利要求1所述的靜電保護電路，其特徵在於， 還具備在上述第I電晶體的上述第2電極和上述第3電極間連接的第I齊納二極體和在上述第2電晶體的第2電極和第3電極間連接的上述第2齊納二極體。
7.如權利要求1所述的靜電保護電路，其特徵在於， 上述第I電晶體及上述第2電晶體是N溝道MOS電晶體。
8.如權利要求1所述的靜電保護電路，其特徵在於， 上述第I電晶體及上述第2電晶體是P溝道MOS電晶體。
9.如權利要求1所述的靜電保護電路，其特徵在於， 上述第I電晶體及上述第2電晶體是雙極性電晶體。
10.如權利要求1所述的靜電保護電路，其特徵在於， 上述低通濾波器是無源型濾波器。
11.如權利要求10所述的靜電保護電路，其特徵在於， 上述低通濾波器包含運算放大器。
12.一種靜電保護電路，其特徵在於，具備: 內部電路； 第I輸入端子及第2輸入端子，向上述內部電路供給電源電壓； 第I電晶體，在上述第I輸入端子及第2輸入端子間連接第I電極及第2電極，第3電極經由第I電阻與上述第2電極連接； 低通濾波器，在上述第I輸入端子及第2輸入端子間與上述第I電晶體並聯連接；以及第2電晶體，與上述第I電阻並聯連接，第3電極與上述低通濾波器的輸出端子連接，上述低通濾波器構成為過濾由靜電放電引起的電源電壓中的變化，且不過濾由電源接通時的電壓上升引起的電源電壓中的變化，然後輸出與過濾後的電源電壓對應的信號。
13.如權利要求12所述的靜電保護電路，其特徵在於，還具備在上述第I電晶體的上述第2電極和上述第3電極間連接的第I齊納二極體和在上述第2電晶體的第2電極和第3電極間連接的上述第2齊納二極體。
14.如權利要求12所述的靜電保護電路，其特徵在於， 上述低通濾波器包含串聯連接的第2電阻和濾波器電容器。
15.如權利要求12所述的靜電保護電路，其特徵在於， 上述第2電晶體是雙極性電晶體。
16.—種靜電保護電路,其特徵在於,具備: 內部電路； 第I輸入端子，向上述內部電路供給電源電壓； 第2輸入端子，被供給接地電位； 第I電晶體，在上述第I輸入端子連接第I電極，在上述第2輸入端子連接上述第2電極，且第3電極經由第I電阻與上述第2電極連接； 開關元件，與上述電阻並聯連接；以及 低通濾波器，輸出與過濾了高頻的變化的電源電壓對應的信號， 上述開關元件構成為按照來自上述低通濾波器的上述信號而進行開閉。
17.如權利要求16所述的靜電保護電路，其特徵在於， 上述低通濾波器在上述第I輸入端子和上述第2輸入端子間與上述第I電晶體並聯連接。
18.如權利要求16所述的靜電保護電路，其特徵在於， 還具備被供給第2電源電壓的第3輸入端子，上述低通濾波器連接在上述第3輸入端子和上述第2輸入端子間，且上述第2電位是接地電位。
19.如權利要求16所述的靜電保護電路，其特徵在於， 來自上述低通濾波器的上述信號在電源接通期間上述電源電壓急劇上升的情況下，閉合上述開關元件。
20.如權利要求16所述的靜電保護電路，其特徵在於， 上述低通濾波器包含串聯連接的第2電阻及第I電容器，且上述開關元件是電晶體。
【文檔編號】H03K17/08GK104079271SQ201310537519
【公開日】2014年10月1日 申請日期:2013年11月4日 優先權日:2013年3月25日
【發明者】宮本伸也, 中川原智賢 申請人:株式會社東芝