形成無氫含矽介電薄膜的方法
2023-06-23 20:56:36
專利名稱：形成無氫含矽介電薄膜的方法
形成無氫含矽介電薄膜的方法發明背景發明領域本發明的實施例一般關於形成不含氫元素的介電薄膜的方法。更特別的是，此發明是關於利用等離子體增強化學氣相沉積(PECVD)エ藝來形成無氫含矽介電層的方法。相關技術的描述顯示器件已經使用於廣泛的電子應用上，例如:電視、監視器、手機、MP3播放器、電子書閱讀器和個人數字助理(personal digital assistants, PDAs)等等。顯示器件一般被設計為藉由對液晶施加電場而產生所需的影像，所述液晶填補兩基板之間的間隙並具有可控制介電場強度的各向異性介電常數。藉由調節傳輸通過基板的光量，可有效控制亮度和影像的強度、品質和功率消耗。各式各樣的顯示器件，例如:主動式矩陣液晶顯示器(active matrix liquidcrystal display, AMLCD)或主動式矩陣有機發光二極體(active matrix organic lightemitting diodes,AMOLED),可應用為採用觸控面板的顯示裝置的光源。透明非晶氧化物半導體(transparent amorphous oxide semiconductor ；TA0S)或金屬氧化物材料廣泛用為顯示器件中的半導體材料，以改進器件的電性能。被用於透明非晶氧化物半導體(TAOS)或金屬氧化物材料的例子包括非晶銦鎵鋅氧化物(amorphous gallium indium zinc oxide ；a-1GZ0)、氧化鋅等等。然而，在エ藝期間，等離子體可能使透明非晶氧化物半導體(TAOS)或金屬氧化物材料受損。此外，相鄰的介電層中所含有的氫元素，可能會有害地滲入透明非晶氧化物半導體(TAOS)或金屬氧化物材料，且可能攻擊透明非晶氧化物半導體(TAOS)或金屬氧化物材料，因而導致漏電或其他類型的器件失效。此外，其中ー種可能發現的傷害為，由於氫原子施主效應的影響，可能失去半導體特性並轉變成導體。因此，需要一種能製造具有改善的電性能及穩定度的薄膜電晶體器件的方法。
發明內容
本公開的實施例一般提供利用等離子體增強化學氣相沉積(PECVD)エ藝，形成供顯示器件所用的無氫含矽層的方法。在薄膜電晶體(TFT)器件或其他適合的顯示器應用中，無氫含矽層可作為鈍化層、柵極介電層、蝕刻終止層或其他適合的層。在一個實施例中，一種用以在薄膜電晶體中形成無氫含娃層的方法包括:供應包括無氫含娃氣體和反應氣體的氣體混合物進入等離子體增強化學氣相沉積腔室，其中無氫含矽氣體選自由SiF4、SiCl4及Si2Cl6所組成的群組，並且在該氣體混合物的存在下，在基板上形成無氫含矽層。在另ー個實施例中，一種用以在薄膜電晶體中形成無氫含矽層的方法包括:供應包括無氫含矽氣體和反應氣體的氣體混合物進入等離子體增強化學氣相沉積腔室，其中無氫含矽氣體選自由SiF4、SiCl4及Si2Cl6所組成的群組，其中以約大於10的氣流比例(以容積計)供應無氫含矽氣體與反應氣體，接著在該氣體混合物的存在下，在基板上形成無氫含娃層。
在另ー個實施例中，一種用以在薄膜電晶體中形成無氫含矽層的方法包括:提供基板到處理腔室，所述基板上形成有活性層，其中活性層選自由a-1GZO (非晶銦鎵鋅氧化物)、InGaZnON,ZnO、ZnON、ZnSnO、CdSnO、GaSnO,TiSnO、CuAlO、SrCuO,LaCuOS, GaN、InGaN,AlGaN及InGaAlN所組成的群組；供應包括無氫含矽氣體和反應氣體的氣體混合物進入等離子體增強化學氣相沉積腔室，其中無氫含矽氣體選自由SiF4、SiCl4及Si2Cl6所組成的群組，並於該氣體混合物存在下，在設置於基板上的活性層上形成無氫含矽層。附圖的簡要描述藉由參照說明於附圖中的本發明的實施例，可獲得並了解上文所簡述並詳細描述於下文中的本發明的特徵。
圖1為薄膜電晶體器件結構的截面圖；圖2描繪可根據本發明的一個實施例，可被用於沉積無氫含矽層的處理腔室的截面圖；圖3描繪根據本發明的實施例,在器件結構中形成無氫含娃層的方法的一個實施例的流程圖；以及圖4為根據本發明的另ー實施例的薄膜電晶體器件結構的截面圖。為有助於理解，在可能的情況下使用相同的參考標號以指明對於諸附圖公用的相同元件。可想到的是，一個實施例的元件和特徵可有利地加入另ー實施例中而無需進ー步複述。然而，應注意的是，附圖僅說明本發明的示例性實施例，因此不應視為限制本發明的範圍，因為本發明也允許其它等效實施例。詳細描沭本公開的數個實施例一般提供形成供顯示器件所用的無氫含矽層的方法。在TFT器件、OLED器件、LED器件、或其他合適的顯示器應用中，無氫含矽層可用作鈍化層、柵極介電層、蝕刻終止層、或其他合適的層。圖1描繪薄膜電晶體器件150，該薄膜電晶體器件150設置在基板100上。在基板100上形成且圖案化柵極電極層102，接著是第一柵極絕緣層104。第二柵極絕緣層或鈍化層106可視情況形成於第一柵極絕緣層104之上。在一個實施例中，該柵極電極層102可由任何合適的金屬材料製造，例如鋁(Al)、鎢(W)、鉻(Cr)、鉭(Ta)、鑰(Mo)或上述金屬的組合。用於第一及第ニ柵極絕緣層104、106的適用材料可為氧化矽(SiO2)、氮氧化矽(SiON)、氮化矽(SiN)或其相似物。活性層108形成於第二柵極絕緣層106之上。在沒有第二絕緣層106的實施例中，活性層108可直接形成於第一柵極絕緣層104之上。活性層108可選自透明的金屬氧化物材料，該材料具有高電子遷移率也具有低溫製造處理需求，因此允許撓性基板材料(例如塑膠材料)在低溫下進行處理，而不會有基板損傷。合適的活性層108實例包括a-1GZ0 (非晶銦鎵鋅氧化物)、I nGaZnON、ZnO、ZnON、ZnSnO、CdSnO、GaSnO、T i SnO、CuA 10、Sr CuO、LaCuOS、GaN、InGaN, AlGaN 或 InGaAlN 等。活性層108形成後，可形成蝕刻終止層114於活性層108之上。蝕刻終止層114可類似於第一和第二柵極絕緣層104、106，由無氫含矽層形成。蝕刻終止層114可被圖案化以在活性層108上形成期望圖案，以在後續的蝕刻エ藝中，方便將特徵結構轉印至設置在基板100上的薄膜層上。雖然圖1所描述的蝕刻終止層114被圖案化成期望的圖案，值得注意的是蝕刻終止層114可以是任何形式，包括在器件150中的整個連續無變化的薄膜或所需的任意不同的特徵結構。在一個實施例中，如圖1所示，蝕刻終止層114可為單層的介電層，由氧化矽層、氮化矽層、氮氧化矽層、金屬介電層(如Ta2O5或TiO2)或其他所需的適合的介電層所製造。在一個實施例中，蝕刻終止層114可為複合薄膜形式，包括相鄰於活性層108而設置的第一介電層和第一介電層上的第二介電層。當第一介電層直接接觸活性層108,第一介電層可配置為無氫介電層,第一介電層的製造方法參考圖3進ー步於下文中討論。第二介電層可以是任何適合的介電層，包括含氫介電層或無氫介電層。蝕刻終止層114形成後，接著將源扱-漏極金屬電極層110設置於蝕刻終止層114上。隨後，進行蝕刻エ藝以在源扱-漏極金屬電極層110中形成通道120，該蝕刻エ藝利用下方的蝕刻終止層114作為阻擋層，以避免過度蝕刻至下面的活性層108。蝕刻處理後，接著將鈍化層112形成於覆蓋蝕刻終止層114的源扱-漏極金屬電極層110上，以完成形成薄膜電晶體器件150的エ藝。值得注意的是，第一和第二絕緣層104、106、蝕刻終止層114和鈍化層112可依不同的器件需求和設計所需為單層或多層的形式。在一個實施例中，源扱-漏極金屬電極層110的範例包括銅(Cu)、金、銀(Ag)、鋁(Al)、鎢(W)、鑰(Mo)、鉻(Cr)、鉭(Ta)、上述金屬的合金和組合。蝕刻終止層114和鈍化層112的適合示例包括氧化矽(SiO2)、氮氧化矽(SiON)、或氮化矽(SiN)等。由於常規エ藝通常使用矽烷(SiH4)氣體當作形成器件結構中的含矽層的前驅物，源自於矽烷(SiH4)氣體的氫元素通常會在沉積エ藝期間被併入所得的含矽層中。如上所述，氫元素可能會被包含在相鄰於活性層108和源扱-漏極金屬電極層110的某些層中，例如柵極絕緣層104、106、蝕刻終止層114或鈍化層112，而可能不利於活性層108的電性。因此，無氫含矽層被用來形成薄膜電晶體器件150中的介電材料，包括柵極絕緣層104、106，蝕刻終止層114或鈍化層112，以減少薄膜電晶體器件150中含有的氫元素。可通過利用無氫含矽氣體當作前驅物以獲得無氫含矽層。示例性エ藝的詳細描述將會參考圖3在下文作進ー步討論。圖2是等離子體增強化學氣相沉積(PECVD)腔室(處理腔室)200的一個實施例的橫截面示意圖，無氫含矽層(例如柵極絕緣層104、106、蝕刻終止層114或鈍化層112)可在此處理腔室200中沉積。一款適當的等離子體增強化學氣相沉積腔室可由位於加州聖大克蘿拉市的應用材料股份有限公司供應。也可以考慮使用其他沉積腔室，包括那些來自其他製造商的沉積腔室，來實施本發明。此處理腔室200 —般包括壁202、底部204、蓋子205和基板支撐件230，前述部件定義出エ藝容積206。可透過閥208進入此エ藝容積206，從而基板可被移進和移出處理腔室200。基板支撐件230包括用來支撐基板100的基板接收面232和耦接升降系統236以升降基板支撐件230的支杆234。遮蔽環233可選擇性地放置在基板100的周緣上。舉升銷238可移動地配置穿過基板支撐件230，以將基板100移至或移離基板接收面232。基板支撐件230也可包括加熱及/或冷卻元件239，以維持基板支撐件230處在期望的溫度下。基板支撐件230也可包括接地帶231，以在基板支撐件230周圍提供射頻(RF)返迴路徑。噴頭210藉由懸吊裝置214於噴頭210的周圍處耦接至背墊板212。噴頭210也可藉由ー個或多個中心支撐件216來耦接至背墊板212，以避免電壓驟降及/或控制噴頭210的平直度/曲率。氣體源220耦接背墊板212，以經由背墊板212並經由噴頭210提供氣體到基板接收面232。真空泵209耦接到處理腔室200，以控制エ藝容積206處在期望壓力下。RF功率源222耦接至背墊板212及/或噴頭210，以提供RF功率到噴頭210，在噴頭和基板支撐件230間產生電場，從而可自存在於噴頭210和基板支撐件230之間的氣體產生等離子體。可使用多種RF頻率，如介於約0.3MHz與約200MHz之間的頻率。在一實施例中，以13.56MHz的頻率來提供RF功率源。遠端等離子體源224 (例如感應耦合的遠端等離子體源)也可耦合在氣體源220和背墊板212之間。在處理基板100之間，可提供清潔氣體至遠端等離子體源224，以產生並提供遠端等離子體來清潔處理腔室的組件。清潔氣體可被提供至噴頭210的RF功率源222進ー步激發。合適的清潔氣體包括但不限定為NF3、F2和SF6。提供大面積基板至處理腔室200中，無氫含矽層形成於該大面積基板上，該大面積基板可具有10，OOOcm2或以上的表面積，例如40，OOOcm2或以上,且例如55，OOOcm2或以上。可了解到,在處理之後,基板可被切割以形成較小的顯示器件。在一實施例中，可設定加熱及/或冷卻元件239，以於沉積期間提供約400°C或更低的基板支撐件溫度，例如介於約100°C與約400°C之間，或介於約150°C與約300°C之間，例如約2000C o沉積期間，置於基板接收面232上的基板的頂表面和噴頭210之間的間距可介於約400mil與約I, 200mil之間，例如介於約400mil與約800mil之間。控制器248耦接至處理腔室200。控制器248包括中央處理單元(CPU) 260、存儲器258和輔助電路262。控制器248用來控制エ藝順序，調節從氣體源220進入處理腔室200的氣流並控制來自RF功率源222和遠端等離子體源224的功率。CPU260可為任何形式的可以エ業設定使用的通用計算機處理器。軟體程序可被儲存於存儲器258，例如隨機存取存儲器、只讀存儲器、軟盤或硬碟驅動器，或者其他形式的數字儲存器。傳統上，輔助電路262耦接至CPU260，而且可包括高速緩衝存儲器、時鐘電路、輸入/輸出子系統和電源等等。當軟體程序被CPU260所執行吋，軟體程序會將CPU轉化成為專用目的計算機(控制器)248，該專用目的計算機(控制器)248控制處理腔室200，以使得エ藝(例如下述的エ藝300)依照本發明來進行。軟體程序也可由第二控制器(未繪示於圖中)儲存及/或執行，第二控制器位在處理腔室200的遠端。圖3描繪エ藝300的一個實施例的流程圖，該エ藝300用以形成無氫含矽層，該無氫含矽層適於作為設置在薄膜電晶體器件(例如圖1描繪的薄膜電晶體器件150)中的柵極絕緣層、蝕刻終止層、鈍化層或其他適合的介面層。此エ藝可在如圖2所描述的處理腔室200或其他適合的處理腔室中執行。エ藝300說明ー種形成適用在薄膜電晶體器件或ニ極體器件中的無氫含矽層的方法。エ藝300由步驟302開始，在處理腔室(如圖2所描繪的處理腔室200)中提供基板100 (如圖1所描繪的基板100)，用以於基板100上形成薄膜電晶體器件150。エ藝300可用來形成無氫含矽層，該無氫含矽層可用來形成柵極絕緣層(例如第一和第二絕緣層104、106)、蝕刻終止層114或鈍化層112，如參照圖1所述。值得注意的是，基板100可具有先前形成於該基本100上的薄膜、結構或層等的不同組合，以便形成不同的器件結構或基板100上的不同的薄膜堆迭。在一個實施例中，基板100可以是任ー種玻璃基板、塑料基板、聚合物基板、金屬基板、単一的基板、卷繞式基板或其他適合形成薄膜電晶體於該基板上的透明基板。於步驟304，供應氣體混合物到處理腔室200內。氣體混合物至少包括無氫含矽氣體。無氫含矽氣體可作為矽源前驅物以提供矽原子，用以在基板上形成無氫含矽層。無氫含矽氣體的適當示例包括SiF4、SiCl4、Si2Cl6或其他類似物。此外，在氣體混合物中也供應反應氣體，以跟無氫含矽氣體反應，以在基板上形成期望的無氫含矽層。在期望有無氫氧化矽(SiO2)層的ー個實施例中，反應氣體為提供氧源的含氧氣體，以與無氫含矽前驅物反應以形成無氫的氧化矽層。適合的含氧氣體的示例包括o2、n2o、no2、o3、co、co2及類似物。反應氣體也可以是無氫氣體。在期望有無氫氮化矽(SiN)層的ー個實施例中，反應氣體是含氮氣體，以提供氮源以形成無氫的氮化矽層。適合的含氮氣體的示例包括NH3、N2及其類似物。在期望有無氫(SiON)層ー個實施例中，反應氣體可為含氮和氧的氣體以提供氮及氧源以形成無氫的氮氧化矽層。形成氮氧化矽的含氮及氧的氣體的示例包括02、N2O, NO2, NH3、N2> O3> CO、CO2、其組合物或類似物。在一個實施例中，用以形成氮氧化矽的含氧及氮的氣體包括N20、NO2、或O2和NH3氣體的組合、或O2和N2氣體的組合。在沉積期間，以預定的氣流比例供應無氫含矽氣體和反應氣體。在一個實施例中，氣體混合物中無氫含矽氣體對反應氣體的氣流比例(如，氣流容積比)控制在大於10，如介於約5與約100之間，或介於約20與約60之間，如約40。或者，可以介於約IOsccm與約200sccm之間的流速供應無氫含矽氣體進入處理腔室，且可以介於約IOOOsccm和約5000sccm之間的流速供應反應氣體進入處理腔室。也可以在氣體混合物中供應惰性氣體。可以介於約IOOOsccm和約5000sccm之間的流速供應氣體混合物中的惰性氣體。於步驟306，施加RF功率到處理腔室200，以自氣體混合物形成等離子體。在沉積期間也施加RF功率以維持等離子體。在一個實施例中，可供應介於約100mWatt/cm2與約1000mffatt/cm2之間的RF功率密度。提供介於約IOOkHz與約IOOMHz之間的RF功率，例如約 350kHz 或約 13.56MHz o此外，在沉積期間也可控制若干項エ藝參數。可依據基板的尺寸控制基板到氣體分配板組件的間距。在一個實施例中，頂表面積大於I平方公尺的基板的處理間距被控制在介於約400mils與約1200mils之間，例如介於約400mils與約850mils之間，如580mils。可將基板溫度控制在約100°C與約500°C之間，例如約250°C。可將エ藝的壓カ維持在約
0.5Torr 與約 3Torr 之間。圖4描繪設置於基板100上的薄膜電晶體器件160的另ー個實施例。相似於圖1描繪的形成於基板上的薄膜電晶體器件結構，薄膜電晶體器件160包括設置在基板100上的柵極電極層102，以及隨後形成於柵極電極層102上的第一柵極絕緣層104和可任選的第ニ柵極絕緣層106。活性層108接著形成在第二柵極絕緣層106上。不同於圖1描繪的結構，在圖4所描繪的薄膜電晶體器件160中，移除了蝕刻終止層，且源扱-漏極金屬電極層110形成於第二柵極絕緣層106上。隨後，執行背通道蝕刻(back-channel-etching ;BCE)エ藝以蝕刻或圖案化源扱-漏極金屬電極層110，以便依需求在源扱-漏極金屬電極層110中及/或可能部分地在活性層108中形成通道116。值得注意的是，可使用適合的掩模(例如光刻膠層或硬掩模層)，以便依需求將期望的特徵結構、溝槽或通道轉移至源扱-漏極金屬電極層110中。背通道蝕刻(BCE)エ藝可以是任何適合的蝕刻エ藝，包括:乾式蝕刻、溼式蝕刻、離子等離子體蝕刻等等，以在源扱-漏極金屬電極層110中及/或部分地在活性層108中形成通道116。進行背通道蝕刻(BCE)エ藝以蝕刻源扱-漏極金屬電極層110，直到下方的活性層108的一部分經由通道116被暴露出來為止，以完成背通道蝕刻(BCE)エ藝。背通道蝕刻(BCE)エ藝結束後，鈍化層112接著形成在基板100上，用以填充形成在薄膜電晶體器件160中的通道116的一部分。值得注意的是，可依需求在任何步驟中執行附加的エ藝步驟，以便於基板上形成器件結構。例如，可依需要進行附加的エ藝步驟(例如光刻膠的塗布或剝除エ藝)，以協助轉移特徵結構到器件上。在其他的例子中，也可執行附加的退火、蝕刻、沉積和清潔エ藝，以便在基板上形成薄膜電晶體器件。根據上面的討論，所期望的是相鄰於活性層108和源扱-漏極金屬電極層110所形成的介電層具有儘可能最低的氫含量。因此，與形成在薄膜電晶體器件160中的活性層108和源扱-漏極金屬電極層110相鄰設置的第一和第二柵極絕緣層104、106、蝕刻終止層114和鈍化層112或任何適合的介面層可被選擇而通過上述的エ藝300製造，利用無氫含矽氣體當作矽源前驅物，以按任何適當的形式(包括單層或帶有ー或多個薄膜層堆迭的複合層)形成與活性層108和源極-漏極金屬電極層110相鄰設置的第一和第二柵極絕緣層104、106、蝕刻終止層114、鈍化層112或任何其他適合的介面層的其中任一者作為無氫含娃層，。在一個實施例中，可利用無氫含娃氣體，如SiF4、SiCl4、Si2Cl6或其他相似的無氫含矽氣體，和反應氣體當作前驅物來獲得無氫含矽層，如參考圖3的エ藝300所述。因此，藉由在薄膜電晶體器件中形成相鄰於活性層和源扱-漏極電極層的無氫含矽層，本文所描述的方法有利於改善薄膜電晶體器件的電子性能和穩定度。雖然上述是針對本發明的實施例，可以在不偏離基本範圍被設計出其他或更進ー步的發明實施例，而本發明的保護範圍由隨附的權利要求決定。
權利要求
1.一種在薄膜電晶體中形成無氫含娃層的方法，包括: 供應氣體混合物至等離子體增強化學氣相沉積腔室內，所述氣體混合物包括無氫含矽氣體和反應氣體，其中所述無氫含矽氣體選自由SiF4、SiCl4及Si2Cl6所組成的群組；以及 在有所述氣體混合物存在的情況下，在所述基板上形成無氫含矽層。
2.按權利要求1所述的方法，其中所述反應氣體選自由02、N2O,NO2, O3 > CO和CO2所組成的群組。
3.按權利要求2所述的方法，其中所述無氫含矽層為氧化矽層。
4.按權利要求1所述的方法，其中所述反應氣體選自由NH3和N2所組成的群組。
5.按權利要求4所述的方法，其中所述無氫含矽層為氮化矽層。
6.按權利要求1所述的方法，其中所述反應氣體選自由N20、N02、02和NH3氣體的組合，以及O2和N2氣體的組合所組成的群組。
7.按權利要求6所述的方法，其中所述無氫含矽層為氮氧化矽層。
8.按權利要求1所述的方法，其中所述無氫含矽層為薄膜電晶體器件中的鈍化層、柵極絕緣層、蝕刻終止層。
9.按權利要求1所述的方法，其中所述無氫含矽層是介面層，所述介面層設置為鄰近形成於薄膜電晶體器件中的活性層或源極-漏極金屬電極層。
10.按權利要求9所述的方法，其中所述介面層為複合薄膜，所述複合薄膜具有設置於所述活性層上的所述無氫含矽層以及設置於所述無氫含矽層上的含矽介電層。
11.按權利要求10所述的方法，其中所述活性層選自由a-1GZO(非晶氧化銦鎵鋅)、InGaZnON,ZnO,ZnON,ZnSnO,CdSnO,GaSnO,TiSnO,CuAlO,SrCuO,LaCuOS,GaN,InGaN,AlGaN或InGaAlN所組成的群組。
12.按權利要求1所述的方法，其中形成所述無氫含矽層進一歩包括: 在所述氣體混合物中施加RF功率，以在所述氣體混合物中形成等離子體，其中以介於約100mWatt/cm2與約1000mWatt/cm2之間的功率密度提供所述RF功率。
13.按權利要求1所述的方法，其中以約大於10的以容積計的氣流比例供應所述無氫含矽氣體與所述反應氣體。
14.一種在薄膜電晶體中形成無氫含娃層的方法,包括: 供應氣體混合物至等離子體增強化學氣相沉積腔室內，所述氣體混合物包括無氫含矽氣體和反應氣體，其中所述無氫含矽氣體選自由SiF4、SiCl4及Si2Cl6所組成的群組，其中以約大於10的以容積計的氣流比例供應所述無氫含矽氣體與所述反應氣體；以及 在有所述氣體混合物存在的情況下，在所述基板上形成無氫含矽層。
15.按權利要求14所述的方法，其中所述反應氣體選自由02、N20、N02、NH3、N2、03、C0和CO2所組成的群組。
16.按權利要求14所述的方法，其中所述無氫含矽層為薄膜電晶體器件中的鈍化層、柵極絕緣層、蝕刻終止層。
17.按權利要求14所述的方法，其中所述無氫含矽層是介面層，所述介面層設置成鄰近形成於薄膜電晶體器件中的活性層或源極-漏極金屬電極層。
18.一種在薄膜電晶體中形成無氫含娃層的方法,包括: 提供基板到處理腔室，所述基板上形成有活性層，其中所述活性層選自由a-1GZO (非晶氧化銦鎵鋅)、InGaZnON, ZnO、ZnON、ZnSnO、CdSnO、GaSnO, TiSnO、CuAlO、SrCuO, LaCuOS,GaN、InGaN, AlGaN 或 InGaAlN 所組成的群組； 供應氣體混合物至等離子體增強化學氣相沉積腔室內，所述氣體混合物包括無氫含矽氣體和反應氣體，其中所述無氫含矽氣體選自由SiF4、SiCl4及Si2Cl6所組成的群組；以及在有所述氣體混合物存在的情況下，在設置於所述基板上的所述活性層上形成無氫含娃層。
19.按權利要求18所述的方法，其中以約大於10的以容積計的氣流比例供應所述無氫含娃氣體與所述反應氣體。
20.按權利要求18所述的方法，其中所述反應氣體選自由02、N20、N02、NH3、N2、03、C0和CO2所組成的 群組。
全文摘要
本公開的實施例一般提供在薄膜電晶體(TFT)器件中形成無氫含矽層的方法。在TFT器件、光電二極體、半導體二極體、發光二極體(LED)、有機發光二極體(OLED)或其他適合的顯示器應用中，無氫含矽層可以作為鈍化層、柵極介電層、蝕刻終止層或其他適合的層。在一個實施例中，在薄膜電晶體中形成無氫含矽層的方法包括供應包括無氫含矽氣體和反應氣體的氣體混合物進入等離子體增強化學氣相沉積腔室內，其中無氫含矽氣體選自由SiF4、SiCl4及Si2Cl6所組成的群組；以及在有該氣體混合物存在的情況下，在基板上形成無氫含矽層。
文檔編號H01L21/205GK103098185SQ201180044023
公開日2013年5月8日 申請日期2011年8月9日 優先權日2010年8月20日
發明者崔壽永 申請人:應用材料公司