蓋革模式apd被動淬火與恢復集成電路的設計方法
2023-05-26 14:29:11
專利名稱：蓋革模式apd被動淬火與恢復集成電路的設計方法
技術領域：
本發明涉及集成電路設計技術，具體指一種"蓋革"模式雪崩光電二極體(Avalanche Photon Diode-APD)被動淬火與恢復集成電路的設計方法，它用作對"蓋革"模式APD器件集成電路級被動淬火與恢復電路的設計。
背景技術：
雪崩光電二極體(APD)是一種能夠實現極微弱光探測的主要探測器。在"蓋革"工作模式下，由於器件的雪崩增益很高，單個光子入射即可能引起雪崩脈衝輸出，因而"蓋革"模式工作的雪崩光電二極體可以實現單光子探測。所謂"蓋革"模式，即APD被偏置在高於其雪崩電壓的工作點，一旦有光子或熱激發產生的載流子到達觸發雪崩，就在電路中產生電流。電流脈衝的上升沿標誌著光子的到達時間。 單元"蓋革"模式APD探測器通常採用外圍淬滅電路實現器件"盲時"和"恢復時間"的控制。與單元器件不同的，多元列陣探測器則需要用集成式淬滅電路進行控制，從而使探測器能夠實現更大的規模和更高的集成度，因此，高性能的淬滅與恢復集成電路成為APD列陣探測器研製的重要組成部分。然而，"蓋革"模式APD探測器的工作方式與普通光電二極體有很大不同，對其外圍淬火與恢復集成電路的設計需要採用新的方法。"蓋革"模式APD探測器的工作機理是，探測器p-n結兩端施加高於其雪崩電壓Vbreak的偏壓，在該偏壓下，單個電荷載體注入耗盡層即可引發一個自持的雪崩，電流迅速上升到毫安量級的穩定值。如果最初的電荷載體是光產生的，那麼雪崩電流的上升沿表示探測到的光信號的到達時間，精確度可達到皮秒量級。當探測器兩瑞偏壓降低到低於Vb，k時或雪崩電流降低到足夠小(通常為lOOuA)時，通過雪崩區域的載流子非常少，由於電流是隨時間變化的不均勻分布，總會有某一時刻發生沒有載流子通過強電場區碰撞電離的情況，此時雪崩淬滅。雪崩淬滅後為了探測下一個入射光子，探測器偏壓必須恢復到高於Vbreak的狀態。因此，對"蓋革"模式APD外圍淬火與快速恢復集成電路精確的設計需要合適的設計方法。
文獻中已報導的"蓋革"模式APD被動淬火與恢復集成電路設計方法較為粗略、並不完善，其設計過程如下 首先在EDA (Electronic Design Automation電子設計自動化)設計平臺中利用一個簡單的電路模擬工作在"蓋革"模式的APD器件(如圖1所示其中直流電壓源Vtoeak表示APD器件的雪崩電壓，電阻Rd表示APD器件的導通電阻，電壓控制開關T模擬光子探測及雪崩淬滅過程，電容Cp、Cd表示電路的分布電容和APD的結電容)；其次，在以上電路外圍搭建被動淬火與恢復集成電路(如圖2所示，其中P。為PM0S管，做大電阻使用，原理與圖3相同)，與第一步中的電路模型相連，關閉開關T再迅速打開以模擬光子入射激發雪崩和雪崩淬滅，根據仿真波形調整電路中各個M0S管參數；最終利用標準CMOS工藝設計版圖並在半導體代工廠流片製作。
以上設計方法有以下不足 1)未考慮"蓋革"工作模式APD器件的非線性區域I-V特性，這將會使電路中APD
3偏壓高於飽和電壓時仿真電流大於實際電流，對M0S管的設計參數造成影響，最終使流片製造出的電路功能不佳，甚至無法使用。如圖4(a)為該設計方法下電路的I-V特性曲線，對比圖4(b)中實測"蓋革"模式APD器件的I-V特性，發現實測"蓋革"模式APD器件是有飽和電流和飽和電壓的，當器件兩端電壓達到飽和電壓後，電壓繼續增加雪崩電流值不再增大，顯然這種設計方法忽略了這點。 2)不同於實際APD器件導通電阻是隨器件兩端電壓變化的動態值，該設計方法設置APD導通電阻為一固定值(圖1中Rd)造成在投片生產之前無法準確調整集成電路中各參數使電路性能達到最優化。 3)未進行雪崩淬滅條件判斷，即打開開關T完成雪崩的淬滅，這將使電路設計中需要被精確調整的M0S管參數失去微調的意義。如前所述，"蓋革"模式APD器件雪崩淬火的條件是APD器件兩端電壓低於其雪崩電壓或雪崩電流降到足夠小(約lOOuA)使某一時刻APD器件中高電場區域內沒有載流子通過，才能發生雪崩淬滅。如圖l所示，該設計方法中沒有反饋迴路控制電壓控制開關，開關T的關閉時間表示"光子入射"時間，T的打開時間表示雪崩電流的淬滅時間，但T的打開為人為設置，並不能準確反映雪崩的淬滅時間，因此無法根據其仿真結果對集成電路中各個MOS管參數做精確調整，這將很可能導致最終生產的電路沒有功能，且必將導致電路性能達不到最優化。
發明內容
本發明的目的是提供一種"蓋革"模式APD被動淬火與恢復集成電路的設計方法，
解決現有設計方法中存在的技術不足。
本發明的設計方法步驟如下 1)針對某具體型號"蓋革"工作模式APD器件，在實驗室搭建最基本的大電阻被動淬火電路，電路結構如圖3所示。測試該器件的雪崩電壓、飽和電壓、雪崩飽和電流、電壓恢復時間4項基本參數。 2)根據測試結果畫出該器件的I-V特性圖，根據圖形抽象出電壓電流關係數學表達式。 3)根據第2步中提煉出的數學表達式在EDA設計平臺中建立表徵器件I_V特性的
非線性模塊，這就避免了現有設計方法不能全面考慮器件整體的非線性i-v特性的缺點。同時，非線性的i-v特性又正確反映了器件的動態導通電阻，克服了現有設計方法中導通
電阻是固定值的缺點。在此基礎上添加器件的結電容、電路分布電容、壓控開關。 4)建立一個電流控制開關，監測電路中的電流，當電流足夠小(達到淬滅條件)
時，斷開電路完成淬火，這就避免了現有設計方法無法準確判斷雪崩淬滅時間並及時斷開
電路的缺點。 5)在以上4步建立好的模擬APD器件特性的電路外圍搭建第1步中用到的測試電路，關閉壓控開關，得到電路電流-電壓特性以及電路中電流淬火和電壓恢復的波形，對比第1步測試結果中的淬火時間和恢復時間調整第3步中建立的結電容和分布電容的值。最終使第5步中得到的電流淬火時間、APD兩端電壓恢復時間與第1步中的測試結果吻合。
6)用"蓋革"工作模式APD被動淬火與恢復集成電路取代第5步建立的外圍測試電路。如圖2，其中PM0S管P。做大電阻使用，它的電阻必須足夠大才能淬滅雪崩電流。因PM0S在閾值電壓附近的導通電阻和寬長比成反比，設置做大電阻使用的PMOS管P。的寬長 比為工藝允許的最小寬長比，使P。可達到最大導通電阻，保證其足夠淬滅雪崩電流。但P。 導通電阻越大，APD器件淬火後兩端電壓恢復時間越長(即器件"盲時"越長)，器件同一時 間內可探測光子數目越少。需要在第7步調節P。管的寬長比，使電路在能達到淬火功能的 情況下APD兩端電壓恢復時間儘可能的短。其它MOS管做開關管使用，只需設置最小寬長 比使其開關速度最快即可。 7)利用脈衝電壓源輸出窄脈衝電壓，關閉電壓控制開關T，以控制雪崩發生時間。 控制P。的柵極電壓在閾值電壓附近，觀察電路中的電流值變化，雪崩觸發後電路中的電流 值會在幾個皮秒之內從O上升到lOmA，並開始指數降低，當電流指數降低到100uA時，第4 步中建立的電流控制開關會自動打開，電流淬滅，表明電路功能正常；逐漸增加P。管的寬 度，繼續觀察電流變化，如電流最終可以淬滅(即電路關斷，雪崩淬滅)則繼續增大P。管 的寬度，直到P。管的寬度達到某一值時，電流指數降低到110uA並維持不變(因只有降到 lOOuA以下才能淬滅雪崩)，表明此時電路已不能對本APD器件淬火。設置P。管的寬度為 倒數第2次嘗試的值。此時的P。管既能淬滅該APD器件的雪崩電流，又能使該APD器件兩 端電壓雪崩後恢復時間最短。 8)取第7步中得到的最優化電路，採用標準CM0S工藝繪製版圖並送代工廠流片制
作。即得到該型號"蓋革"工作模式APD器件在所用標準CMOS工藝下性能最優化的被動淬
火與恢復集成電路。 本發明的優點在於 1.本設計方法能夠精確考慮實際工作在"蓋革"模式下的APD器件的非線性I-V 特性，避免了現有設計方法中電路內APD偏壓高於飽和電壓時仿真電流大於實際電流，對 MOS管的設計參數調整造成影響，最終導致生產出的被動淬火與恢復集成電路性能不佳，甚 至無法使用。大大提高了設計的成功概率。 2.本設計方法能夠完全表徵"蓋革"模式APD器件在導通情況下的動態電阻，使設 計過程更精確，最終使被動淬火與恢復集成電路的性能得到提高。 3.本設計方法能夠精確判斷集成電路達到淬火條件的時間，並關斷電路，避免了 現有設計方法不能精確判斷電路淬火時間的缺點，從而大大提高了"蓋革"模式APD被動淬 火與恢復集成電路的設計精度。
圖1為現有設計方法中用於表徵"蓋革"工作模式APD器件特性的電路原理圖，其 中直流電壓源Vbreak表示APD器件的雪崩電壓，電阻Rd表示APD器件的導通電阻，電壓控制 開關T模擬光子探測及雪崩淬滅過程，電容Cp、 Cd表示電路的寄生電容和APD的結電容。
圖2為"蓋革"模式APD被動淬火與恢復集成電路原理圖，其中PMOS管P。做大電 阻，其柵壓V1可調(調節柵壓可調節其導通電阻)，VSS為負電壓，VDD為5V偏壓，等待狀 態下APD兩端總偏壓為VDD-VSS，最終輸出信號在沒有雪崩發生時維持5V高電平；發生雪 崩後輸出信號迅速降低到OV低電平；雪崩淬滅APD器件兩端電壓恢復工作電壓後輸出信號 恢復5V高電平。 圖3為蓋革模式APD被動淬火工作原理圖，其中VA為電路總電壓，其值大於APD器件雪崩電壓Vbreak 是用於淬火的大電阻，其值為220K歐，Rs為讀出信號小電阻，為50歐； h為小電阻RS上電壓恢復時間，也即為APD淬火後的兩端電壓再恢復到工作電壓的時間。
圖4(a)為現有設計模式下等效電路所反應的APD的I_V特性曲線(b)為實測工 作在"蓋革"模式下APD的I-V特性曲線。 圖5為本設計方法中表徵"蓋革"模式APD特性的電路結構圖。 圖6為本例中"蓋革"模式APD器件雪崩後兩端電壓變化曲線，從曲線圖中可看出
lus時器件發生雪崩，3us時APD兩端電壓完全恢復，即電壓恢復時間為2us。
具體實施例方式
以採用0. 5um標準CMOS工藝，為一個雪崩電壓為20V，飽和電壓為24. 5V，飽和雪 崩電流為10mA、結電容為lpf的"蓋革"模式APD器件設計被動淬火與恢復集成電路為例， 具體設計方案如下 1)首先在實驗室中搭建如圖3所示的大電阻被動淬火電路(其中VA為電路總電 壓，其值大於APD器件雪崩電壓Vb，k ;I^是用於淬火的大電阻，其值為220K歐，Rs為讀出信 號小電阻，為50歐)，逐漸調高電源VA的值，觀察採集Rs上電壓變化的示波器的輸出，當示 波器的輸出從無到有時刻的VA值即為APD器件的雪崩電壓值(這時為20V)，繼續升高VA，記 錄不同的VA時對應的電路中的雪崩電流值。當VA由20V開始繼續升高時，雪崩電流持續增 大，直到當VA達到24. 5V時雪崩電流達到10mA，繼續增大VA，雪崩電流最大值保持10mA。觀 察示波器中APD兩端電壓變化曲線(如圖6)可以看出器件雪崩後電壓的恢復時間為2us。 最終測得該型號APD的雪崩電壓為20V，飽和電壓為24. 5V，飽和雪崩電流為10mA，使用該淬 火電路電壓恢復時間為2us。 2)跟據測試結果畫出該器件的I-V特性圖(如圖5)，根據圖形抽象出電壓電流關
係數學表達式。
min[Fl(Vd)， Isat]
(Vspad>Vbreak)
Ispad (Vd )=
射 Fl (Vd)
0
(Vspad<=Vbreak)
Isat承(Vspad-Vbreak)/(Vsat-Vbreak)
(2)
Ispad為任意時刻APD雪崩電》
,右
Vspad為任意時刻APD兩端電壓； Isat為APD飽和雪崩電流(針對本例器件為10mA); Vsat為APD飽和電壓(針對本例器件為24. 5V); Vbreak為APD雪崩電壓(針對本例器件為20V)。
3)用Verilog-A語言描述(1)、 (2)兩式，建立起表徵器件I_V特性的非線性模 ±央，在此基礎上添加器件的結電容、電路分布電容、壓控開關(如圖5所示)。設置結電容為 lpf，分布電容為2pf。
4)建立電流控制開關，控制電路中的電流，當電流足夠小(達到淬滅條件)時，斷 開電路完成淬火。因為APD器件的雪崩電流為毫安量級，而通常達到淬滅條件的足夠小的 電流為100uA。所以這裡設置開關導通閾值電流I。n = lmA，斷開閾值電流I。ff = 100uA。
5)在外圍搭建第l步中用到的測試電路(即圖3)，關閉壓控開關，得到電路電 流_電壓特性以及APD兩端電壓變化波形，與第1步測試結果中APD兩端電壓變化波形對 比，如果第5步中得到的電壓恢復時間大於第1步中測試結果的2us，則減小第3步中設定 的電路分布電容的值，反之則增大第3步中設定的電路分布電容的值，直到第5步中得到的 APD兩端電壓變化波形中的電壓恢復時間與第1步測試得到的結果相同，都為2us。最終調 整分布電容為lpf時，第5步和第1步得到的電壓恢復時間吻合。 6)用"蓋革"工作模式APD被動淬火與恢復集成電路取代第5步建立的外圍測試 電路，如圖2所示，其淬火原理與第1步中測試用被動淬火電路相同，圖2中PMOS管P。做 大電阻，其柵壓V1可調(調節柵壓可調節其導通電阻)，VSS為負電壓，VDD為5V偏壓，等 待狀態下APD兩端總偏壓為VDD-VSS，最終輸出信號在沒有雪崩發生時維持5V高電平；發 生雪崩後輸出信號迅速降低到OV低電平；雪崩淬滅APD器件兩端電壓恢復工作電壓後輸出 信號恢復5V高電平。設置P。及其它各MOS管的寬和長均為工藝允許的最小值，其中寬為 0. 5um長為0. 55um。 7)利用脈衝電壓源輸出窄脈衝(脈衝寬度10ns)電壓，關閉電壓控制開關10ns長 的時間，以模擬光子入射觸發雪崩。控制P。的柵極壓在閾值電壓附近(本例中為2. 5V)，觀 察電路中的電流值變化，雪崩觸發後電路中的電流值會在幾個皮秒之內從0上升到10mA， 並開始指數降低，當電流指數降低到100uA，第4步中建立的電流控制開關會自動打開，電 流淬滅，表明電路功能正常；逐漸增加P。管的寬度，繼續觀察電流變化，如電流最終可以淬 滅(即電路關斷，雪崩淬滅)則繼續增大P。管的寬度，直到P。管的寬度達到1.2um時，電流 指數降低到110uA並維持不變(因只有降到100uA以下才能淬滅雪崩)，表明此時電路已不 能對本APD器件淬火。重新設置P。管的寬度為1. lum。 8)採用標準0. 5um標準CMOS工藝繪製版圖，並送代工廠流片製作，即得到該型號 "蓋革"工作模式APD器件在0. 5um標準CMOS工藝下性能最優化的被動淬火與恢復集成電 路。
權利要求
一種蓋革模式APD器件被動淬火與恢復集成電路的設計方法，其特徵在於包括以下步驟1)對於某具體型號「蓋革」工作模式APD器件，在實驗室搭建大電阻被動淬火電路，測試其基本特性；2)跟據測試結果畫出該器件在該淬火電路下的I-V特性圖，根據圖形抽象出電壓電流關係數學表達式；3)根據數學表達式建立表徵器件I-V特性的非線性電路模塊，在此基礎上添加器件其它部分結電容、電路分布電容、壓控開關、流控開關；4)在EDA平臺中搭建第一步中所用被動淬火電路，根據仿真結果和步驟1中實測結果調整步驟3中設置的分布電容參數，使仿真結果與測試結果吻合；5)用APD被動淬火與恢復集成電路替換步驟4中搭建的大電阻被動淬火電路，調整集成電路各部分參數使電路仿真性能最優，最終流片製作。
全文摘要
本發明公開了一種「蓋革」模式APD器件被動淬火與恢復集成電路的設計方法。本發明方法基於目標APD器件的實測特性，抽象出I-V關係式，從而建立非線性模塊表徵目標APD器件的實測特性，同時在設計過程加入流控開關準確判斷雪崩淬滅時間和控制雪崩淬滅過程，解決了現有設計方法中不能全面考慮器件整體的非線性I-V特性和動態的導通電阻，無法準確判斷雪崩淬滅時間的缺點，從而提高了「蓋革」模式APD被動淬火與恢復集成電路的設計精度和設計效率，提高了被動淬火與恢復集成電路流片的成功率，降低了設計成本和製作成本。
文檔編號G01R31/26GK101789040SQ20101010185
公開日2010年7月28日 申請日期2010年1月27日 優先權日2010年1月27日
發明者嚴奕, 劉強, 周揚, 白宗傑, 鄧若漢, 陳世軍, 陳永平 申請人:中國科學院上海技術物理研究所