導電插塞及形成方法
2023-05-26 10:48:51 1
專利名稱：導電插塞及形成方法
技術領域：
本發明涉及半導體製造技術，特別涉及一種與納米線有源區相連接的導電插塞及形成方法。
背景技術：
隨著半導體工藝技術的不斷發展，後柵(gate-last)工藝得到了廣泛應用，來獲得理想的閾值電壓，改善器件性能。但是當器件的特徵尺寸(⑶，Critical Dimension)進一步下降時，即使採用後柵工藝，常規的MOS場效應管的結構也已經無法滿足對器件性能的需求，多柵極器件作為常規器件的替代得到了廣泛的關注。多柵極場效應電晶體(Mult1-GateField Effect Transistor,MuGFET)是一種常見的多柵極器件，圖1示出了現有技術的一種多柵極場效應電晶體的立體結構示意圖。如圖1所示，包括:半導體襯底(未圖示)，位於所述半導體襯底上的多個平行的柵極10，若干根與半導體襯底平面平行的納米線有源區12穿過所述柵極10，位於柵極10內的納米線有源區12包裹有柵介質層(未圖示)，覆蓋在所述半導體襯底、柵極10表面的介質層20。對於所述多柵極場效應電晶體，每一根納米線有源區12、柵極10和柵介質層構成一個MOS電晶體，即一個多柵極場效應電晶體具有與納米線有源區數量相等的若干個溝道區。由於納米線有源區的溝道厚度和寬度很小，使得多柵極場效應電晶體的柵極更接近溝道的各個部分，有助於電晶體柵極調製能力的增強，且採用圍柵結構，柵極從各個方向對溝道進行調製，改善亞閾值特性，因此可以很好的抑制短溝道效應。且對於納米線的溝道，由於量子限制效應，溝道內的載流子遠離表面分布，載流子輸送受表面散射和溝道橫向電場影響小，可以獲得較高的遷移率，有利於增大驅動電流，改善器件性能。關於多柵極器件的更多詳細內容，請參見公開號為US2006/0216897A1和US2010/0068862A1的美國專利文獻。但是由於所述多柵極場效應電晶體的納米線有源區與半導體襯底平面平行，將所述納米線有源區與現有工藝的金屬互連層進行電學互連需要垂直於納米線有源區的導電插塞，但直接形成導電插塞會使得不同高度的納米線有源區電學連接在一起，不能獨立的對每一根納米線有源區對應的MOS電晶體進行控制。
發明內容
本發明解決的問題是提供一種與納米線有源區相連接的導電插塞及形成方法，使得每一根納米線有源區的兩端都與現有工藝的金屬互連層電學連接。為解決上述問題，本發明實施例提供了一種導電插塞，包括:半導體襯底，位於所述半導體襯底表面的柵極結構，貫穿所述柵極結構且與半導體襯底平行的若干納米線有源區，位於所述半導體襯底表面且覆蓋柵極結構和納米線有源區的介質層，所述介質層填充滿納米線有源區之間的間隔空間；位於所述柵極結構兩側的凹槽，所述凹槽的側壁具有傾斜角度，且所述凹槽使所述納米線有源區具有刻蝕斷面；填充滿所述凹槽的介質材料；位於所述介質材料內的導電插塞，各導電插塞與對應的納米線有源區相連。可選的，位於凹槽側壁的不同高度的納米線有源區的刻蝕斷面呈階梯狀排列。可選的，不同高度的所述納米線有源區的長度從半導體襯底往上不斷遞減，使得與所述不同高度的納米線有源區相連接的導電插塞不互相重疊。可選的，所述納米線有源區內摻雜有雜質離子。可選的，所述凹槽截面為類半圓形或倒梯形。可選的，所述凹槽的最底部至介質層表面的距離比最低的納米線有源區至介質層表面的距離大100A-1000A。可選的，還包括，位於所述凹槽表面的刻蝕阻擋層。可選的，所述刻蝕阻擋層的材料為氮化矽或氮氧化矽。可選的，所述刻蝕阻擋層具有壓應力或拉應力。可選的，相鄰高度的所述納米線有源區之間的高度差與所述納米線有源區直徑之比的範圍為1:1 5:1。可選的，所述納米線有源區位於介質層總厚度的0% 50%的位置。可選的，所述納米線有源區的剖面圖形為圓形、三角形、正方形、長方形。本發明實施例還提供了一種導電插塞的形成方法，包括:提供半導體襯底，所述半導體襯底上形成有柵極結構和貫穿所述柵極結構且與半導體襯底平行的若干納米線有源區，在所述半導體襯底表面形成有覆蓋所述柵極結構和納米線有源區的介質層，所述介質層填充滿納米線有源區之間的間隔空間；對所述柵極結構兩側的介質層和納米線有源區進行刻蝕，形成凹槽，所述凹槽的側壁具有傾斜角度，且所述凹槽使所述納米線有源區具有刻蝕斷面；在所述凹槽內填充滿介質材料；在所述凹槽內的介質材料中形成通孔，所述通孔暴露出對應的納米線有源區的刻蝕斷面；在所述通孔內形成導電插塞。可選的，所述凹槽的截面為類半圓形或倒梯形。可選的，形成所述凹槽的工藝包括:在所述介質層表面形成掩膜層，在所述掩膜層內形成開口，以具有所述開口的掩膜層為掩膜，對所述介質層和納米線有源區進行刻蝕。可選的，所述開口的長度等於或大於所述貫穿同一柵極結構的所有納米線有源區的最大寬度。可選的，當所述凹槽的截面為類半圓形時，所述開口到柵極結構的距離大於所述凹槽的半徑。可選的，所述截面為類半圓形的凹槽的刻蝕工藝為各向同性的刻蝕。可選的，所述各向同性的刻蝕工藝為溼法刻蝕工藝。可選的，所述各向同性的刻蝕工藝為等離子體刻蝕。可選的，所述溼法刻蝕工藝具體包括:對所述介質層進行第一溼法刻蝕，形成截面為類半圓形的凹槽；對所述凹槽內暴露出的所述納米線有源區進行第二溼法刻蝕；對所述凹槽內的介質層進行第三溼法刻蝕，直到暴露出所述納米線有源區的刻蝕斷面。可選的，所述溼法刻蝕工藝具體包括:利用對所述介質層和納米線有源區的刻蝕選擇比為1:1的刻蝕溶液同時對所述介質層和納米線有源區進行溼法刻蝕，形成截面為類半圓形的凹槽。可選的，所述對介質層和納米線有源區的刻蝕選擇比為1:1的刻蝕溶液為氫氟酸、氨水、氟化銨、硝酸其中至少兩種的混合溶液。可選的，所述對介質層和納米線有源區的刻蝕選擇比為1:1的刻蝕溶液為氫氟酸和硝酸的混合溶液，所述氫氟酸和硝酸的體積比的範圍為1: 3 1: 9。可選的，還包括:在所述凹槽表面形成刻蝕阻擋層。可選的，形成所述通孔的方法包括:對所述納米線有源區的刻蝕斷面相對應的介質層表面的位置進行第一次幹法刻蝕，直到暴露出所述刻蝕阻擋層；對所述刻蝕阻擋層進行第二次幹法刻蝕，直到暴露出所述納米線有源區的刻蝕斷面。可選的，所述形成的刻蝕阻擋層具有拉應力或壓應力。可選的，形成所述開口的方法包括光刻工藝、納米壓印工藝、自組裝工藝其中一種。可選的，所述掩膜層為光刻膠層、硬掩膜層、共聚物、聚合物其中一種。可選的，所述納米線有源區內摻雜有雜質離子。與現有技術相比，本發明實施例具有以下優點:在本發明實施例中，利用刻蝕工藝在所述柵極結構兩側的介質層中形成側壁具有傾斜角度的凹槽，所述凹槽使所述納米線有源區具有刻蝕斷面，然後在所述凹槽內填充滿介質材料，並在介質材料中形成導電插塞，各導電插塞與對應的納米線有源區相連。由於凹槽的側壁具有傾斜角度，不同高度的所述納米線有源區的刻蝕斷面呈階梯狀排列，每根納米線有源區兩端與金屬互連層之間都有導電插塞電學連接，可以對每根納米線有源區兩端的電壓、電流進行控制，有利於提高器件性能。進一步的，所述凹槽表面形成有刻蝕阻擋層，在對介質層進行刻蝕形成通孔時，由於刻蝕阻擋層的阻擋作用，對應於不同深度的第一幹法刻蝕都會停止在所述刻蝕阻擋層表面，再利用第二幹法刻蝕對所述刻蝕阻擋層表面進行刻蝕，形成通孔，只需要進行一次光刻工藝、兩次幹法刻蝕，減少了工藝步驟，且刻蝕時間容易控制。
圖1是現有技術的一種多柵極場效應電晶體的立體結構示意圖；圖2至圖8為現有技術的多柵極場效應電晶體的形成過程的結構示意圖；圖9是本發明實施例的導電插塞形成方法的流程示意圖；圖10至圖18為本發明實施例的導電插塞形成過程的剖面結構示意圖。
具體實施例方式現有技術形成所述多柵極場效應電晶體的方法具體包括:請參考圖2，提供半導體襯底30，在所述半導體襯底30上交替形成鍺矽層31、矽層32，在所述娃層32中慘雜有雜質尚子；
請參考圖3和4，所述圖4為圖3的立體結構示意圖，對部分區域的鍺矽層31、矽層32進行刻蝕，形成鰭狀的鍺矽層31、矽層32的疊層結構；請參考圖5，對所述鍺矽層31進行溼法刻蝕，除去鰭狀的鍺矽層31、矽層32的疊層結構中的鍺矽層31，所述鍺矽層31之間的矽層形成納米線有源區33，在所述納米線有源區33表面形成柵介質層(未圖示)；請參考圖6，在具有納米線有源區33的區域形成多晶矽材料34，所述多晶矽材料34覆蓋納米線有源區33且填充滿納米線有源區33之間的間隔空間；請參考圖7，利用光刻刻蝕工藝對部分多晶矽材料34進行刻蝕，並利用溼法刻蝕除去未被柵極結構覆蓋的納米線有源區33表面的多晶矽材料34和柵介質層，暴露出納米線有源區33，形成柵極結構35;請參考圖8，在所述柵極結構35、納米線有源區33表面形成層間介質層36，所述層間介質層36填充滿所述納米線有源區33之間的間隔區域。由於利用上述方法形成的多柵極場效應電晶體的納米線有源區與半導體襯底平面平行，所述納米線有源區不容易與現有工藝的金屬互連層電學連接，即使利用導電插塞相連，每一根貫穿柵極結構的納米線有源區兩端也不能獨立的與金屬互連線相連，需要幾根納米線有源區共用同一根導電插塞，為此，發明人經過研究，提供了一種導電插塞及形成方法，所述導電插塞包括:提供半導體襯底，所述半導體襯底上形成有柵極結構和貫穿所述柵極結構且與半導體襯底平行的若干納米線有源區，在所述半導體襯底表面形成有覆蓋所述柵極結構和納米線有源區的介質層，所述介質層填充滿納米線有源區之間的間隔空間；對所述柵極結構兩側的介質層和納米線有源區進行刻蝕，形成凹槽，所述凹槽的側壁具有傾斜角度，且所述凹槽使所述納米線有源區具有刻蝕斷面；在所述凹槽內填充滿介質材料；在所述凹槽內的介質材料中形成通孔，所述通孔暴露出對應的納米線有源區的刻蝕斷面；在所述通孔內形成導電插塞。由於所述凹槽的側壁具有傾斜角度，且刻蝕所述凹槽使得所述納米線有源區具有刻蝕斷面，當所述納米線有源區的高度不同時，所述納米線有源區的刻蝕斷面呈階梯狀排列，使得所述刻蝕斷面在介質層表面對應的位置不重疊，在所述介質層表面對應的位置進行刻蝕形成導電插塞，所述導電插塞可以電學連接所述納米線有源區和位於所述介質層表面的金屬互連層。利用本發明實施例的導電插塞形成方法及對應的導電插塞可以非常容易地使所述納米線有源區與現有工藝的金屬互連層電學連接，且由於每根納米線有源區兩端都與金屬互連層電學連接，可以對每根納米線有源區兩端的電壓、電流進行控制，有利於提高器件性能。為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。在以下描述中闡述了具體細節以便於充分理解本發明。但是本發明能夠以多種不同於在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣。因此本發明不受下面公開的具體實施的限制。在本發明實施例中，所述高度為在垂直於所述半導體襯底表面的方向上，物體與所述半導體襯底表面之間的距離。其中，較高位置為相對遠離所述半導體襯底表面的位置，較低位置為相對靠近所述半導體襯底表面的位置。本發明實施例首先提供了 一種導電插塞形成方法，請參考圖2，為本發明實施例的導電插塞形成方法的流程示意圖，包括:步驟S101，提供半導體襯底，所述半導體襯底上形成有柵極結構和貫穿所述柵極結構且與半導體襯底平行的若干納米線有源區，在所述半導體襯底表面形成有覆蓋所述柵極結構和納米線有源區的介質層，所述介質層填充滿納米線有源區之間的間隔空間；步驟S102，對所述柵極結構兩側的介質層和納米線有源區進行刻蝕，形成凹槽，所述凹槽的側壁具有傾斜角度，且所述凹槽使所述納米線有源區具有刻蝕斷面；步驟S103，在所述凹槽內填充滿介質材料；步驟S104，在所述凹槽內的介質材料中形成通孔，所述通孔暴露出對應的納米線有源區的刻蝕斷面；步驟S105，在所述通孔內形成導電插塞。圖10至圖18為本發明實施例的導電插塞形成過程的剖面結構示意圖。請參考圖10，提供半導體襯底100，所述半導體襯底100上形成有柵極結構110和貫穿所述柵極結構110且與半導體襯底100平行的若干納米線有源區120，在所述半導體襯底100表面形成有覆蓋所述柵極結構110和納米線有源區120的介質層130，所述介質層130填充滿納米線有源區120之間的間隔空間。所述半導體襯底100為矽襯底、矽鍺襯底、鍺襯底其中的一種，所述半導體襯底100表面還可以形成若干外延層或應變矽層以提高半導體器件的電學性能。所述半導體襯底100表面形成有若干個柵極結構110，所述柵極結構110的底部與所述半導體襯底100表面接觸，若干與半導體襯底100平行的納米線有源區120貫穿所述柵極結構110。在本實施例中，所述相鄰的柵極結構110平行，使得所述納米線有源區120與柵極結構110垂直，有利於控制溝道區的長度。所述納米線有源區120貫穿所述柵極結構110的部分與所述柵極結構110之間形成有柵介質層(未圖示)，一根所述納米線有源區120、所述納米線有源區120表面的柵介質層、柵極結構110構成一個MOS電晶體，位於所述柵極結構110兩側的納米線有源區120形成MOS電晶體的源/漏極，所述納米線有源區120貫穿所述柵極結構110的部分為MOS電晶體的溝道區。所述納米線有源區120貫穿所述柵極結構110的部分和所述納米線有源區120貫穿介質層130的部分都摻雜有雜質離子，以降低溝道區的電阻，提高MOS電晶體的閾值電壓，提高載流子的遷移率。在其他實施例中，所述納米線有源區120貫穿所述柵極結構110的部分可以不摻雜，以減少溝道內雜質離散分布和庫倫散射。且通過改變所述納米線有源區120的摻雜離子的類型，控制最終形成的多柵極場效應電晶體為NMOS電晶體或PMOS電晶體。其中，所述納米線有源區120的剖面圖形為圓形、三角形、正方形、長方形等。所述介質層130位於所述半導體襯底100表面且覆蓋所述柵極結構110和納米線有源區120，所述介質層130填充滿納米線有源區120之間的間隔空間。後續工藝中，在所述介質層130表面形成金屬互連層。所述納米線有源區120利用所述導電插塞、金屬互連層與外電路電學連接。所述柵極結構110的材料為多晶矽、金屬或多晶矽和金屬的化合物，所述柵介質層的材料為氧化矽或高K介質材料，所述納米線有源區120的材料為矽、鍺矽或鍺等，所述介質層130的材料為氧化娃、正娃酸乙酯、氮化娃、低K材料其中的一種或幾種,所述低K材料包括無定型碳、多孔材料等。
在其他實施例中，所述柵極結構位於所述介質層內，使得所述柵極結構的底部與半導體襯底不接觸，若干與半導體襯底平行的納米線有源區貫穿所述柵極結構和位於所述柵極結構兩側的介質層。在其他實施例中，所述柵極結構側壁還形成有側牆，所述側牆可以避免在形成雜質摻雜的納米線有源區時所述柵極結構側壁被離子注入或造成損傷，影響器件性能。請參考圖11，在所述介質層130表面形成掩膜層140，在所述掩膜層140內形成開n 145。所述具有開口 145的掩膜層140用於為後續的刻蝕形成截面為類半圓形的凹槽提供掩膜，所述截面為類半圓形包括半圓形、半橢圓形等，在本發明實施例中，所述凹槽是截面為半圓形的凹槽。在其他實施例中，後續形成的凹槽為截面為倒梯形的凹槽，相對應的，在所述介質層表面形成具有開口的掩膜層為刻蝕形成截面為倒梯形的凹槽提供掩膜。在本實施例中，所述開口 145的長度與柵極結構110的長度相等，使得利用所述開口 145為掩膜進行溼法刻蝕形成的截面為類半圓形的凹槽的長度等於或大於所述柵極結構110的長度，位於所述柵極結構110兩側的納米線有源區120能全部被刻蝕斷開，使所述納米線有源區120具有刻蝕斷面。其中，本發明實施例中提到的柵極結構的長度和開口的長度指的是與溝道區方向垂直的方向上的距離，即柵極結構較長邊方向上的長度。在其他實施例中，所述開口 145的長度等於或大於貫穿同一柵極結構110的所有納米線有源區120的最大寬度，所述寬度為柵極結構110長度方向上的距離，使得利用所述開口 145為掩膜進行溼法刻蝕形成的截面為類半圓形的凹槽的長度等於或大於所述貫穿同一柵極結構110的所有納米線有源區120的最大寬度，位於所述柵極結構110兩側的納米線有源區120能全部被刻蝕斷開。為了附圖的簡便，在圖11中示出的所述開口 145僅位於相鄰的柵極結構110之間的位置，但具體實施例中，所述開口 145位於一個柵極結構110的兩側，使得後續形成的導電插塞與貫穿所述柵極結構110的所述納米線有源區120的兩端相連，實現對每根納米線有源區兩端的電壓、電流進行控制。由於具有所述開口 145的掩膜層140是用來形成截面為類半圓形的凹槽，所述開口 145到任意一側的柵極結構110的距離大於所述凹槽的半徑，使得在形成所述截面為類半圓形的凹槽後，所述凹槽邊緣與柵極結構的邊緣還有一定的距離，避免刻蝕工藝對所述柵極結構110造成損傷。所述掩膜層140可以為光刻膠層、硬掩膜層、共聚物、聚合物其中一種。當所述掩膜層140為光刻膠層時，所述掩膜層140的形成工藝為光刻工藝，包括:在所述介質層表面形成光刻膠薄膜(未圖示)，對所述光刻膠薄膜進行曝光顯影，形成具有開口 145的掩膜層140。當所述掩膜層140為硬掩膜層時，所述掩膜層140的形成工藝為光刻和刻蝕工藝，包括:在所述介質層130表面形成硬掩膜薄膜，所述硬掩膜薄膜為氮化矽、氮氧化矽、金屬等；在所述硬掩膜薄膜表面形成光刻膠薄膜，對所述光刻膠薄膜進行曝光顯影，形成具有開口 145的圖形的光刻膠層；以所述具有開口 145的圖形的光刻膠層為掩膜，對所述硬掩膜薄膜進行幹法刻蝕，直到暴露出所述介質層130，形成具有開口 145的掩膜層140。
當所述掩膜層140為聚合物時，所述掩膜層140的形成工藝為納米壓印工藝，具體為:在所述介質層130表面形成聚合物薄膜，所述聚合物薄膜為聚甲基丙烯酸甲酯(PMMS)，利用形成有開口 145的圖形的模具對所述聚甲基丙烯酸甲酯薄膜進行熱壓印，進行圖形轉移，然後用幹法刻蝕形成具有開口 145的聚合物層；或者在所述介質層130表面形成聚合物，所述聚合物為聚二甲基矽氧烷(PDMS)的單體溶液，利用形成有開口 145的圖形的透光模具壓印到所述聚合物表面，對所述聚合物進行紫外線曝光，透過所述模具的紫外線使得壓印區域的聚合物發生聚合和固化成型，進行圖形轉移，然後用幹法刻蝕形成具有開口 145的聚合物層；或者將所述聚合物倒入具有一定圖形的模具中，所述聚合物為聚二甲基矽氧烷(PDMS)的單體溶液，通過固化形成具有開口 145圖形的聚合物薄膜，在所述介質層130表面鍍金，將所述具有開口 145圖形的聚合物薄膜放置在所述鍍金的介質層130表面，所述具有開口 145圖形的聚合物薄膜和所述鍍金的介質層130表面之間沾有硫醇溶液，由於所述硫醇溶液與金髮生反應，使得所述具有開口 145的聚合物薄膜自組裝地形成所述介質層130表面，並利用溼法刻蝕除去暴露出的金薄膜。當所述掩膜層140為共聚物時，所述掩膜層140的形成工藝為自組裝(DSA)工藝，包括:在所述介質層130表面形成嵌段共聚物，所述共聚物包括兩種材料，一種材料的形狀和尺寸對應於所述開口 145的圖形，另一種材料的形狀和尺寸對應於所述掩膜層140的其餘區域，通過一定的反應條件實現自組裝，形成具有開口 145的共聚物薄膜。在本實施例中，所述共聚物為聚苯乙烯與4-乙烯基吡啶嵌段共聚物(PS-b-P4VP)，所述聚苯乙烯與4-乙烯基吡啶嵌段共聚物層包括聚4-乙烯基吡啶和聚苯乙烯，所述聚苯乙烯的形狀和尺寸對應於所述開口 145，所述聚4-乙烯基吡啶的形狀和尺寸對應於所述掩膜層140的其餘區域，將所述聚苯乙烯與4-乙烯基吡啶嵌段共聚物層暴露在正矽酸乙酯(TEOS)和水蒸氣的氣氛中，由於聚4-乙烯基卩比唳的卩比唳很容易被質子化(protonated),而質子化的聚4-乙烯基吡啶可以作為TEOS水解的催化劑，因此在所述聚4-乙烯基吡啶表面形成氧化矽層，以所述氧化矽層為掩膜，對所述聚苯乙烯進行刻蝕，形成具有開口 145的掩膜層140。請參考圖12，對所述柵極結構110兩側的介質層130和納米線有源區120進行刻蝕，形成截面為類半圓形的凹槽135，所述凹槽135使所述納米線有源區120具有刻蝕斷面。為了使得所述納米線有源區120能與金屬互連層電學連接，需要將所述納米線有源區120與導電插塞相連接，通過所述導電插塞使得所述納米線有源區120與金屬互連層電學連接。且為了使得每一根納米線有源區120都能與金屬互連層獨立的電學連接，需要將每一根貫穿所述柵極結構110的納米線有源區120的兩端連接有導電插塞，但由於現有技術中的多柵極場效應電晶體形成有多根納米線有源區120，所述納米線有源區120通常呈矩陣排列，使得存在若干根納米線有源區120位於同一縱向方向上。請參考圖12，在本實施例中，納米線有源區121、122、123位於同一垂直於半導體襯底表面的方向上，如果通過垂直於介質層平面的導電插塞與納米線有源區121相連時，所述導電插塞也會與納米線有源區122、123相連，使得一個導電插塞與3根納米線有源區121、122、123電學連接，不能獨立地控制每一根納米線有源區對應的MOS電晶體。因此需要將所述納米線有源區120形成不同位置的刻蝕斷面，所述刻蝕斷面在後續工藝中用於與導電插塞電學連接。當所述納米線有源區120位於不同高度時，所述不同高度的納米線有源區120的刻蝕斷面呈階梯狀排列。位於較高位置的納米線有源區比位於較低位置的納米線有源區在所述柵極結構兩側的介質層130內的長度較短，當所述導電插塞與對應的納米線有源區相連接時，與所述不同高度的納米線有源區相連接的導電插塞不互相重疊。為了能獲得所述階梯狀的刻蝕斷面，需要對所述柵極結構兩側的介質層和納米線有源區進行刻蝕，形成側壁具有傾斜角度的凹槽。所述凹槽135為截面為類半圓形的凹槽或截面為倒梯形的凹槽。在本發明實施例中，所述凹槽135為截面為半圓形的凹槽。在本發明實施例中，採用各向同性的刻蝕工藝對所述介質層130和納米線有源區120進行刻蝕，形成截面為類半圓形的凹槽135，所述截面為類半圓形的凹槽135的側壁與半導體襯底平面具有傾斜角度，使得所述納米線有源區120的刻蝕斷面呈階梯狀排列。在其他實施例中，採用溼法刻蝕、幹法刻蝕或兩者的混合作用對所述介質層和納米線有源區進行刻蝕，形成截面為倒梯形的凹槽，所述截面為倒梯形的凹槽的側壁與半導體襯底平面具有傾斜角度，使得所述納米線有源區的刻蝕斷面呈階梯狀排列。在本實施例中，所述各向同性的刻蝕工藝為溼法刻蝕，在其他實施例中，所述各向同性的刻蝕工藝為等離子體刻蝕。由於溼法刻蝕溶液或等離子體的刻蝕基團只能通過所述開口 145與介質層130接觸，以所述開口 145的位置為圓心進行橫向和縱向的刻蝕，形成一個截面為半圓形的凹槽135，所述凹槽135包括一半圓柱形部分和位於所述半圓柱形兩底面的四分之一球形部分，其中圖12中的剖面圖形的位置對應於所述半圓柱形部分。為了使得所述納米線有源區120都被刻蝕斷開形成刻蝕斷面，所述凹槽135的刻蝕半徑大於最低的納米線有源區至介質層表面的距離，在本實施例中，所述截面為類半圓形的凹槽135的半徑比最低的納米線有源區121至介質層130表面的距離大100A 1000A。在其他實施例中，所述凹槽135的最底部至介質層130表面的距離比最低的納米線有源區120至介質層130表面的距離大100A 1000A。為了避免後續形成的導電插塞之間的距離太小，特別是當位於同一縱向方向的納米線有源區120的高度差不夠大時，更容易使得後續形成的導電插塞之間的距離太小，使得導電插塞的位置重疊，因此，位於同一縱向方向的納米線有源區120的高度差大於所述納米線有源區120的直徑，相鄰高度的所述納米線有源區之間的高度差與所述納米線有源區直徑之比的範圍為1:1 5:1。當所述納米線有源區120位於介質層130總厚度的50% 100%的位置時，即使所述相鄰高度的所述納米線有源區之間的高度差足夠大，後續形成的導電插塞之間的距離仍太小，使得導電插塞的位置重疊，因此，所述納米線有源區120位於介質層130總厚度的0% 50%的位置。所述介質層130總厚度的0%的位置為所述半導體襯底100表面，所述介質層130總厚度的100%的位置為所述介質層130表面。利用溼法刻蝕形成所述截面為類半圓形的凹槽135的具體工藝包括:利用對所述介質層130和納米線有源區120的刻蝕選擇比為1:1的刻蝕溶液同時對所述介質層130和納米線有源區120進行溼法刻蝕，形成截面為半圓形的凹槽135。由於所述刻蝕溶液對所述介質層130和納米線有源區120的刻蝕選擇比為1: 1，使得所述介質層130和納米線有源區120可以同時被刻蝕掉，形成的所述凹槽135使所述納米線有源區120具有刻蝕斷面，使得最終所述不同納米線有源區120與導電插塞的連接位置位於所述半圓柱形的圓弧表面。所述對介質層130和納米線有源區120的刻蝕選擇比為1:1的刻蝕溶液為氫氟酸、氨水、氟化銨(NH4F)、硝酸其中至少兩種的混合溶液。在本實施例中，所述對介質層130和納米線有源區120的刻蝕選擇比為1:1的刻蝕溶液為氫氟酸和硝酸的混合溶液，所述氫氟酸和硝酸的體積比的範圍為1: 3 1: 9。在另一實施例中，利用溼法刻蝕形成所述截面為類半圓形的凹槽135的具體工藝包括:請參考圖13，對所述介質層130進行第一溼法刻蝕，形成截面為類半圓形的凹槽135，部分所述納米線有源區120暴露在所述凹槽135內；請參考圖14，對所述凹槽135內暴露出的所述納米線有源區120進行第二溼法刻蝕；請參考圖12，對所述凹槽135的內表面進行第三溼法刻蝕，直到暴露出所述納米線有源區120的刻蝕斷面。利用第一溼法刻蝕形成所述截面為類半圓形的凹槽135後，部分所述納米線有源區120被暴露出來且橫跨在所述凹槽135內表面，當進行第二溼法刻蝕時，由於所述第二溼法刻蝕為各向同性，除了刻蝕暴露出來的所述納米線有源區120，還會對與凹槽135內表面接觸的納米線有源區120進行刻蝕，當所述暴露出來的納米線有源區120被刻蝕掉後，所述位於凹槽135內表面的納米線有源區120被過刻蝕，所述納米線有源區120的刻蝕斷面在介質層130內。當利用導電插塞與所述納米線有源區120相連接時，可能會使得所述納米線有源區120和導電插塞沒有接觸，影響電學連接。為此，在進行第二溼法刻蝕後，對所述凹槽135的內表面進行第三溼法刻蝕，暴露出所述納米線有源區120的刻蝕斷面，有利於後續工藝中導電插塞與納米線有源區電學連接。所述第一溼法刻蝕和第三溼法刻蝕的刻蝕溶液相同，為對所述介質層130和納米線有源區120具有高刻蝕選擇比的刻蝕溶液，例如氫氟酸。所述第二溼法刻蝕的刻蝕溶液為對所述納米線有源區120和介質層130具有高刻蝕選擇比的刻蝕溶液，例如硝酸、氫氧化鉀等。在本實施例中，使用體積比為1: 6的HF/HN03的溶液在23°C的溫度下對所述納米線有源區進行蝕刻。請一併參考圖12和圖15，除去所述掩膜層140，在所述凹槽135內表面形成刻蝕阻擋層150。除去所述掩膜層140的工藝包括灰化、刻蝕工藝等，除去所述掩膜層140後，暴露出所述凹槽135和介質層130。所述刻蝕阻擋層150的作用為:後續在形成不同深度的通孔時，在先刻蝕介質層形成通孔時都會停止在所述刻蝕阻擋層150表面，不需要考慮不同深度對應的刻蝕時間，只需保證最深的通孔對應的刻蝕阻擋層150表面已經暴露，然後對同一厚度的刻蝕阻擋層150進行刻蝕，暴露出相對應的所述納米線有源區120的刻蝕斷面，只需要進行一次光刻工藝、兩次幹法刻蝕，較少了工藝步驟，且刻蝕時間容易控制。由於所述具有傾斜側壁的凹槽為截面為類半圓形的凹槽或截面為倒梯形的凹槽，形成於所述凹槽表面的刻蝕阻擋層的截面形狀也為類半圓形或倒梯形。利用沉積工藝在所述凹槽的表面形成刻蝕阻擋層，使得所述納米線有源區的刻蝕斷面位於所述刻蝕阻擋層的下表面，使得最終形成的所述不同納米線有源區與導電插塞的連接位置位於所述截面為半圓形的刻蝕阻擋層的下表面或位於截面為倒梯形的刻蝕阻擋層的下表面。所述沉積工藝包括低壓化學氣相沉積(APCVD)、等離子體增強化學氣相沉積(PECVD)等，所述刻蝕阻擋層150的材料為氮化矽、氮氧化矽其中一種或兩種。在其他實施例中，還可以形成具有壓應力或拉應力的刻蝕阻擋層150，通過改變所述納米線有源區120的晶格常數改變所述納米線有源區120內的載流子遷移率，可以提升半導體器件的性能。請一併參考圖15和圖16，在所述凹槽135內填充滿介質材料132。
所述介質材料132與介質層130的材料可以相同，也可以不同。在本實施例中，所述介質材料132與介質層130的材料相同，為氧化娃、正娃酸乙酯、低K材料其中的一種。所述介質材料132的形成工藝包括:採用沉積工藝在所述凹槽135和介質層130表面內形成介質材料132，所述介質材料132填充滿所述凹槽135 ;對所述介質材料132進行化學機械拋光，使得所述介質層130表面平坦，所述介質層130包括位於所述凹槽135內的介質材料132。在另一實施例中，除去所述掩膜層後，直接在所述凹槽內填充滿介質材料，不需要在所述凹槽內形成刻蝕阻擋層。請參考圖17，在所述凹槽內的介質材料132中形成通孔160，所述通孔160暴露出對應的納米線有源區120的刻蝕斷面。由於所述不同高度的納米線有源區120的刻蝕斷面呈階梯狀排列，不同的納米線有源區120的刻蝕斷面在介質層130表面相對應的位置各不相同，通過對所述介質層130表面相對應的位置進行幹法刻蝕，形成通孔160，所述通孔160的底部暴露出所述納米線有源區120的刻蝕斷面。由於所述通孔160與納米線有源區120垂直，後續形成的導電插塞可以連接平行的金屬互連層和納米線有源區120，實現金屬互連層和納米線有源區120電學連接。在本實施例中，形成所述通孔160的工藝包括:在所述介質層130表面形成圖形化的光刻膠層(未圖示)，所述光刻膠圖形對應於通孔160在介質層130內的位置；以所述圖形化的光刻膠層為掩膜，對所述介質層130進行第一幹法刻蝕，所述第一幹法刻蝕終止於所述刻蝕阻擋層150 ;對所述刻蝕阻擋層150進行第二幹法刻蝕，形成通孔160，所述通孔160暴露出所述納米線有源區120的刻蝕斷面。所述光刻膠圖形中通孔的位置與凹槽的形狀、深度、納米線有源區與介質層表面之間的距離、納米線有源區之間的距離相關，通過控制所述凹槽的深度、納米線有源區與介質層表面之間的距離、納米線有源區之間的距離，確定所述光刻膠圖形中通孔的位置。雖然不同納米線有源區120對應的通孔160的深度不同，但由於本實施例中介質層130內形成有刻蝕阻擋層130，所述第一幹法刻蝕都會停止在刻蝕阻擋層150的表面，然後再對所述刻蝕阻擋層150進行第二幹法刻蝕，暴露出所述納米線有源區120的刻蝕斷面，只需要進行一次光刻工藝、兩次幹法刻蝕，減少了工藝步驟，且刻蝕時間容易控制。在其他實施例中，當所述介質層內未形成有刻蝕阻擋層時，由於不同高度的納米線有源區對應的通孔的深度不同，不同深度的通孔需要分別進行幹法刻蝕，每個通孔暴露出對應的納米線有源區的刻蝕斷面。請一併參考圖17和圖18，在所述通孔160內形成導電插塞165。形成所述導電插塞165的工藝包括:採用化學氣相沉積工藝或物理氣相沉積工藝在所述通孔160內和介質層130表面形成導電材料層，並對所述導電材料層進行化學機械拋光直到暴露出所述介質層130，形成導電插塞165。所述導電材料層的材料為銅、鎢、鋁、鈦、鉭、氮化鈦、氮化鉭等導電材料。由於所述形成導電插塞的工藝為本領域技術人員的公知技術，在此不作詳述。後續的，在所述介質層130和導電插塞165表面形成金屬互連層，使得所述每一根納米線有源區的兩端都能與金屬互連層電學連接。由於每根納米線有源區兩端都與金屬互連層電學連接，可以對每根納米線有源區兩端的電壓、電流進行控制，有利於提高器件性倉泛。在其他實施例中，所述金屬互連層可以與導電插塞一起利用雙大馬士革工藝同時形成，由於雙大馬士革工藝為本領域技術人員的公知技術，在此不作詳述。據此，本發明實施例還提供了一種導電插塞，請參考圖18，包括:半導體襯底100，位於所述半導體襯底100表面的柵極結構110，貫穿所述柵極結構110且與半導體襯底100平行的若干納米線有源區120，位於所述半導體襯底100表面且覆蓋柵極結構110和納米線有源區120的介質層130，所述介質層130填充滿納米線有源區120之間的間隔空間；位於所述柵極結構110兩側的凹槽135(請參考圖12)，所述凹槽135的側壁具有傾斜角度，且所述凹槽135使所述納米線有源區120具有刻蝕斷面；填充滿所述凹槽135的介質材料132 ；位於所述介質材料132內的導電插塞165,各導電插塞165與對應的納米線有源區120相連。具體的，所述半導體襯底100為矽襯底、矽鍺襯底、鍺襯底其中的一種，所述半導體襯底100表面還可以形成若干外延層或應變矽層以提高半導體器件的電學性能。所述半導體襯底100表面形成有若干個柵極結構110。所述柵極結構110的材料為多晶矽、金屬或多晶矽和金屬的化合物。所述柵極結構110的底部與所述半導體襯底100表面接觸，若干與半導體襯底100平行的納米線有源區120貫穿所述柵極結構110，所述納米線有源區120的材料為矽、鍺矽或鍺。所述納米線有源區120的剖面圖形為圓形、三角形、正方形、長方形等。在其他實施例中，所述柵極結構位於所述介質層內，使得所述柵極結構的底部與半導體襯底不接觸，若干與半導體襯底平行的納米線有源區貫穿所述柵極結構和位於所述柵極結構兩側的介質層。在其他實施例中，所述柵極結構側壁還形成有側牆，所述側牆可以避免在形成雜質摻雜的納米線有源區時所述柵極結構側壁被離子注入或造成損傷，影響器件性能。若干納米線有源區120貫穿所述柵極結構110且每一根所述納米線有源區120的兩端連接有導電插塞165。相鄰高度的納米線有源區120的高度差大於所述納米線有源區120的直徑，相鄰高度的所述納米線有源區之間的高度差與所述納米線有源區直徑之比的範圍為1:1 5:1。且所述納米線有源區120位於介質層130總厚度的0% 50%的位置，其中，所述介質層130總厚度的0%的位置為所述半導體襯底100表面。所述納米線有源區120貫穿所述柵極結構110的部分與所述柵極結構110之間形成有柵介質層(未圖示)，所述柵介質層的材料為氧化矽或高K介質材料。一根所述納米線有源區120、所述納米線有源區120表面的柵介質層、柵極結構110構成一個MOS電晶體，位於所述柵極結構110兩側的納米線有源區120形成MOS電晶體的源/漏極，所述納米線有源區120貫穿所述柵極結構110的部分為MOS電晶體的溝道區。所述納米線有源區120貫穿所述柵極結構110的部分和所述納米線有源區120貫穿介質層130的部分都摻雜有雜質離子，以降低溝道區的電阻，提高MOS電晶體的閾值電壓，提高載流子的遷移率。在其他實施例中，所述納米線有源區120貫穿所述柵極結構110的部分可以不摻雜，以減少溝道內雜質離散分布和庫倫散射。且通過改變所述納米線有源區120的摻雜離子的類型，控制最終形成的多柵極場效應電晶體為NMOS電晶體或PMOS電晶體。所述介質層130位於所述半導體襯底100表面且覆蓋所述柵極結構110和納米線有源區120。所述介質層130的材料為氧化矽、正矽酸乙酯、氮化矽、低K材料其中的一種或幾種，所述低K材料包括無定型碳、多孔材料等。所述柵極結構110兩側的介質層130內還形成凹槽135 (請參考圖12)，所述凹槽135內填充滿介質材料132，所述介質材料132與介質層130的材料可以相同也可以不同。在本實施例中，所述介質材料132與介質層130的材料相同。為了避免一個導電插塞與位於不同高度的納米線有源區120連接時，所述導電插塞同時與位於不同高度的納米線有源區120連接，所述不同高度的納米線有源區120與導電插塞的連接位置呈階梯狀排列。因此，所述柵極結構110兩側的凹槽135的側壁具有傾斜角度，使得當所述納米線有源區位於不同高度時，所述不同高度的納米線有源區的刻蝕斷面呈階梯狀排列。不同高度的所述納米線有源區120的長度從半導體襯底100往上不斷遞減，使得與所述不同高度的納米線有源區120相連接的導電插塞165不互相重疊。所述凹槽135為截面為倒梯形的凹槽或截面為類半圓形的凹槽。在本發明實施例中，所述柵極結構110兩側的介質層130內形成有截面為類半圓形的凹槽135 (請參考圖12)，所述凹槽135內填充滿介質材料132。所述凹槽135的刻蝕半徑大於最低的納米線有源區至介質層表面的距離，在本實施例中，所述半圓柱形的凹槽135的半徑比最低的納米線有源區至介質層130表面的距離大100A 1000A。在其他實施例中，所述凹槽的最底部至介質層表面的距離比最低的納米線有源區至介質層表面的距離大 100A 1000A。在本實施例中，請參考圖18，所述凹槽表面還形成有刻蝕阻擋層150。由於所述具有傾斜側壁的凹槽為截面為倒梯形的凹槽或截面為類半圓形的凹槽，形成於所述凹槽表面的刻蝕阻擋層截面形狀也為類半圓形或倒梯形，使得所述納米線有源區的刻蝕斷面位於所述刻蝕阻擋層的下表面。所述刻蝕阻擋層150的材料為氮化矽、氮氧化矽其中一種或兩種。在其他實施例中，所述刻蝕阻擋層150具有壓應力或拉應力，通過應力作用改變所述納米線有源區120的晶格常數改變所述納米線有源區120內的載流子遷移率，可以提升半導體器件的性能。在其他實施例中，所述介質層內未形成有刻蝕阻擋層，所述凹槽內直接填充滿介質材料。所述不同納米線有源區120與導電插塞165的連接位置位於所述類半圓柱形的凹槽135的表面，呈階梯狀排列。綜上，在本發明實施例中，利用刻蝕工藝在所述柵極結構兩側的介質層中形成側壁具有傾斜角度的凹槽，所述凹槽使所述納米線有源區具有刻蝕斷面，然後在所述凹槽內填充滿介質材料，並在介質材料中形成導電插塞，各導電插塞與對應的納米線有源區相連。由於凹槽的側壁具有傾斜角度，不同高度的所述納米線有源區的刻蝕斷面呈階梯狀排列，每根納米線有源區兩端與金屬互連層之間都有導電插塞電學連接，可以對每根納米線有源區兩端的電壓、電流進行控制，有利於提高器件性能。進一步的，所述凹槽表面形成有刻蝕阻擋層，在對介質層進行刻蝕形成通孔時，由於刻蝕阻擋層的阻擋作用，對應於不同深度的第一幹法刻蝕都會停止在所述刻蝕阻擋層表面，再利用第二幹法刻蝕對所述刻蝕阻擋層表面進行刻蝕，形成通孔，只需要進行一次光刻工藝、兩次幹法刻蝕，減少了工藝步驟，且刻蝕時間容易控制。本發明雖然已以較佳實施例公開如上，但其並不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬於本發明技術方案的保護範圍。
權利要求
1.一種導電插塞，其特徵在於，包括: 半導體襯底，位於所述半導體襯底表面的柵極結構，貫穿所述柵極結構且與半導體襯底平行的若干納米線有源區，位於所述半導體襯底表面且覆蓋柵極結構和納米線有源區的介質層，所述介質層填充滿納米線有源區之間的間隔空間； 位於所述柵極結構兩側的凹槽，所述凹槽的側壁具有傾斜角度，且所述凹槽使所述納米線有源區具有刻蝕斷面； 填充滿所述凹槽的介質材料； 位於所述介質材料內的導電插塞，各導電插塞與對應的納米線有源區相連。
2.如權利要求1所述的導電插塞，其特徵在於，位於凹槽側壁的不同高度的納米線有源區的刻蝕斷面呈階梯狀排列。
3.如權利要求2所述的導電插塞，其特徵在於，不同高度的所述納米線有源區的長度從半導體襯底往上不斷遞減，使得與所述不同高度的納米線有源區相連接的導電插塞不互相重疊。
4.如權利要求1至3任一項所述的導電插塞，其特徵在於，所述納米線有源區內摻雜有雜質尚子。
5.如權利要求1所述的導電插塞，其特徵在於，所述凹槽截面為類半圓形或倒梯形。
6.如權利要求1所述的導電插塞，其特徵在於，所述凹槽的最底部至介質層表面的距離比最低的納米線有源區至介質層表面的距離大IOOA 1000A。
7.如權利要求1所述的導電插塞，其特徵在於，還包括，位於所述凹槽表面的刻蝕阻擋層。
8.如權利要求7所述的導電插塞，其特徵在於，所述刻蝕阻擋層的材料為氮化矽或氮氧化矽。
9.如權利要求7所述的導電插塞，其特徵在於，所述刻蝕阻擋層具有壓應力或拉應力。
10.如權利要求1所述的導電插塞，其特徵在於，相鄰高度的所述納米線有源區之間的高度差與所述納米線有源區直徑之比的範圍為1:1 5:1。
11.如權利要求1所述的導電插塞，其特徵在於，所述納米線有源區位於介質層總厚度的0% 50%的位置。
12.如權利要求1所述的導電插塞，其特徵在於，所述納米線有源區的剖面圖形為圓形、三角形、正方形、長方形。
13.—種導電插塞的形成方法,其特徵在於,包括: 提供半導體襯底，所述半導體襯底上形成有柵極結構和貫穿所述柵極結構且與半導體襯底平行的若干納米線有源區，在所述半導體襯底表面形成有覆蓋所述柵極結構和納米線有源區的介質層，所述介質層填充滿納米線有源區之間的間隔空間； 對所述柵極結構兩側的介質層和納米線有源區進行刻蝕，形成凹槽，所述凹槽的側壁具有傾斜角度，且所述凹槽使所述納米線有源區具有刻蝕斷面； 在所述凹槽內填充滿介質材料； 在所述凹槽內的介質材料中形成通孔，所述通孔暴露出對應的納米線有源區的刻蝕斷面； 在所述通孔內形成導電插塞。
14.如權利要求13所述的導電插塞的形成方法，其特徵在於，所述凹槽的截面為類半圓形或倒梯形。
15.如權利要求14所述的導電插塞的形成方法，其特徵在於，形成所述凹槽的工藝包括:在所述介質層表面形成掩膜層，在所述掩膜層內形成開口，以具有所述開口的掩膜層為掩膜，對所述介質層和納米線有源區進行刻蝕。
16.如權利要求15所述的導電插塞的形成方法，其特徵在於，所述開口的長度等於或大於所述貫穿同一柵極結構的所有納米線有源區的最大寬度。
17.如權利要求15所述的導電插塞的形成方法，其特徵在於，當所述凹槽的截面為類半圓形時，所述開口到柵極結構的距離大於所述凹槽的半徑。
18.如權利要求15所述的導電插塞的形成方法，其特徵在於，所述截面為類半圓形的凹槽的刻蝕工藝為各向同性的刻蝕。
19.如權利要求18所述的導電插塞的形成方法，其特徵在於，所述各向同性的刻蝕工藝為溼法刻蝕工藝。
20.如權利要求18所述的導電插塞的形成方法，其特徵在於，所述各向同性的刻蝕工藝為等離子體刻蝕。
21.如權利要求19所述的導電插塞的形成方法，其特徵在於，所述溼法刻蝕工藝具體包括:對所述介質層進行第一溼法刻蝕，形成截面為類半圓形的凹槽；對所述凹槽內暴露出的所述納米線有源區進行第二溼法刻蝕；對所述凹槽內的介質層進行第三溼法刻蝕，直到暴露出所述納米線有源區的刻蝕斷面。
22.如權利要求19所述的導電插塞的形成方法，其特徵在於，所述溼法刻蝕工藝具體包括:利用對所述介質層和納米線有源區的刻蝕選擇比為1:1的刻蝕溶液同時對所述介質層和納米線有源區進行溼法刻蝕`，形成截面為類半圓形的凹槽。
23.如權利要求22所述的導電插塞的形成方法，其特徵在於，所述對介質層和納米線有源區的刻蝕選擇比為1:1的刻蝕溶液為氫氟酸、氨水、氟化銨、硝酸其中至少兩種的混合溶液。
24.如權利要求23所述的導電插塞的形成方法，其特徵在於，所述對介質層和納米線有源區的刻蝕選擇比為1:1的刻蝕溶液為氫氟酸和硝酸的混合溶液，所述氫氟酸和硝酸的體積比的範圍為1: 3 1: 9。
25.如權利要求13所述的導電插塞的形成方法，其特徵在於，還包括:在所述凹槽表面形成刻蝕阻擋層。
26.如權利要求25所述的導電插塞的形成方法，其特徵在於，形成所述通孔的方法包括:對所述納米線有源區的刻蝕斷面相對應的介質層表面的位置進行第一次幹法刻蝕，直到暴露出所述刻蝕阻擋層；對所述刻蝕阻擋層進行第二次幹法刻蝕，直到暴露出所述納米線有源區的刻蝕斷面。
27.如權利要求25所述的導電插塞的形成方法，其特徵在於，所述形成的刻蝕阻擋層具有拉應力或壓應力。
28.如權利要求15所述的導電插塞的形成方法，其特徵在於，形成所述開口的方法包括光刻工藝、納米壓印工藝、自組裝工藝其中一種。
29.如權利要求15所述的導電插塞的形成方法，其特徵在於，所述掩膜層為光刻膠層、硬掩膜層、共聚物、聚合物其中一種。
30.如權利要求13所述的導電插塞的形成方法，其特徵在於，所述納米線有源區內摻雜有雜質尚子 。
全文摘要
一種導電插塞，包括半導體襯底，位於所述半導體襯底表面的柵極結構，貫穿所述柵極結構且與半導體襯底平行的若干納米線有源區，位於所述半導體襯底表面且覆蓋柵極結構和納米線有源區的介質層，所述介質層填充滿納米線有源區之間的間隔空間；位於所述柵極結構兩側的凹槽，所述凹槽的側壁具有傾斜角度，且所述凹槽使所述納米線有源區具有刻蝕斷面；填充滿所述凹槽的介質材料；位於所述介質材料內的導電插塞，各導電插塞與對應的納米線有源區相連。由於不同高度的所述納米線有源區的刻蝕斷面呈階梯狀排列，每根納米線有源區兩端與金屬互連層之間都有導電插塞電學連接，可以對每根納米線有源區兩端的電壓、電流進行控制，有利於提高器件性能。
文檔編號H01L23/522GK103117266SQ20111036607
公開日2013年5月22日 申請日期2011年11月17日 優先權日2011年11月17日
發明者何其暘 申請人:中芯國際集成電路製造(上海)有限公司