超級結結構的半導體器件的製作方法及器件結構的製作方法

2023-05-31 02:24:01 1

專利名稱：超級結結構的半導體器件的製作方法及器件結構的製作方法
技術領域：
本發明涉及半導體集成電路領域，特別是涉及一種超級結結構的半導體器件的製作方法。本發明還涉及一種超級結結構的半導體器件。
背景技術：
超級結MOSFET (金屬氧化物半導體場效應電晶體)因其具有超級結結構，即在半導體襯底上具有交替排列的P型和N型矽外延柱層(或稱半導體薄層)，使得該器件在截止狀態下P型區和N型區的PN結產生耗盡層，從而提高器件的耐壓。超級結結構的製造方法通常有兩種，一種方法為多次外延和多次注入和退火，其中多次外延一般形成N柱層，多次注入和退火形成P柱層。另一種製造方法為，先生長N型矽外延層，然後在其上形成深溝槽，再將P型外延層填充在溝槽內。根據超級結的理論，相鄰的P型和N型的矽外延柱層的載流子總量相等時，可以獲得最高的擊穿電壓。但是P柱層的載流子濃度難以控制，實際的製造過程中很容易產生工藝飄移，這樣就造成了相鄰的 P型和N型的矽外延柱層內的載流子總量的整體和局部的不平衡，導致擊穿電壓的急劇下降，工藝的窗口很小。基於此問題，美國專利US6630698提出一種想法，即P型外延柱層的載流子濃度呈梯度變化(如圖1所示)，且底部濃度較低，頂部濃度較高，這樣P柱層摻雜濃度在一定程度的偏移不會造成擊穿電壓的急劇下降，從而提高工藝的窗口(如圖2所示)。 圖1中S為源極，G為柵極，D為漏極，1為金屬電極，3為基極，4為N型外延層，5為P型注入區域，13襯底矽片。對溝槽加填充的工藝方法，控制及準確變化溝槽內P型外延層的濃度比較困難， 中國發明專利ZL 200810185653. 6 (授權公告號CN101465370B，授權公告日2010年08月 18日)中提出通過改變溝槽的寬度來改變P柱層的摻雜總量(參見圖幻，但其工藝步驟增加了很多，增加了製造成本。所以新的能實現增大工藝窗口的製造方法仍值得去探索。

發明內容
本發明要解決的技術問題是提供一種超級結結構的半導體器件的製作方法，在形成超級結器件後可以提高器件的穩定性和器件擊穿電壓的均勻性；為此本發明還要提供一種超級結結構的半導體器件。為解決上述技術問題，本發明的超級結結構的半導體器件的製作方法包括如下步驟步驟一、在襯底矽片上生長第一矽外延層；步驟二、在所述第一矽外延層中刻蝕溝槽；步驟三、在所述溝槽內形成第二矽外延層；步驟四、用化學機械研磨進行溝槽表面平坦化；其中所述第一矽外延層內的載流子濃度在縱向上從下到上呈梯度分布，依次為C1， C2, C3......Cn ；
所述第二矽外延層內的載流子濃度，在水平方向上與第一矽外延層相對應，從下到上依次為刃1，^2，乂3，……Cn，；其中，C1，，C2，，C3，……Cn，可以相同，也可以不同， 也可以個別相同；設所述溝槽寬度為L2，相鄰兩溝槽間第一矽外延層寬度為Li，第一矽外延層和第二矽外延層縱向上的載流子總量為Q1 = C1*L1，Ql，= Cl，禮2，Q2 = C2*L1，Q2，=
C2，*L2......Qn = Cn*Ll，Qn，= Cn，*L2，則關係式 0 ( Ql-Ql，( 0. 3Q1，-0. 3Qn ( Qn-Qn，( 0，
Ql-Ql'彡 Q2-Q2，彡 Q3-Q3，彡......Qn_Qn』 或-0. 3Q1 彡 Ql-Ql'彡 0,0 彡 Qn-Qn'彡 0. 3Qn,
Ql-Ql'彡 Q2-Q2，彡 Q3-Q3，彡......彡 Qn-Qn'成立。本發明的超級結結構的半導體器件包括在襯底矽片上生長的第一矽外延層；在所述第一矽外延層中等間距形成的多個溝槽；在所述溝槽內形成的第二矽外延層；其中所述第一矽外延層內的載流子濃度在縱向上從下到上呈梯度分布，依次為C1， C2, C3......Cn ；所述第二矽外延層內的載流子濃度，在水平方向上與第一矽外延層相對應，從下到上依次為刃1，^2，乂3，……Cn，；其中，C1，，C2，，C3，……Cn，可以相同，也可以不同， 也可以個別相同；設所述溝槽寬度為L2，相鄰兩溝槽間第一矽外延層寬度為Li，第一矽外延層和第二矽外延層縱向上的載流子總量為Ql = C1*L1，Ql，= Cl，禮2，
Q2 = C2*L1，Q2， = C2，*L2......Qn = Cn*Ll，Qn， = Cn，*L2 ；則關係式
0 彡 Ql-Ql，彡 0. 3Q1, -0. 3Qn 彡 Qn-Qn，彡 0，Ql-Ql，彡 Q2-Q2，彡 Q3-Q3，彡......Qn-Qn',
或-0. 3Q1 彡 Ql-Ql'^ 0,0 ^ Qn-Qn'^ 0. 3Qn，Q1-Q1，彡 Q2-Q2，彡 Q3-Q3，彡......彡 Qn-Qn'成立。採用本發明的方法和器件結構，能夠在形成超級結器件後有效提高器件的穩定性和器件擊穿電壓的均勻性。器件擊穿電壓的模擬結果如圖2所示，其中，曲線A為本發明的器件結果，曲線B 為傳統器件的結果，1(%為N型外延柱層和P型外延柱層中載流子總量濃度的差值的百分比。可以看出，隨1(%的變化，傳統器件的擊穿電壓(U值)變化很大，而本器件的變化不大， 故器件的均勻性比較好。


下面結合附圖與具體實施方式
對本發明作進一步詳細的說明圖1是P型柱層縱向上摻雜不均勻的超級結器件示意圖；圖2是P型柱層和N型柱層載流子總量的差異與擊穿電壓的關係示意3是現有的一種超級結結構示意圖；圖4-6是本發明的方法實施例一工藝流程示意圖；圖7是由實施例一所形成的一種超級結結構示意圖；圖8-13是本發明的方法實施例二工藝流程示意圖。
具體實施例方式實施例一，結合圖4-6所示
步驟1、參見圖4，在半導體襯底矽片13上生長第一矽外延層11，第一矽外延層11 具有第一導電類型，如N型，其厚度可以是1. 0 μ m-100. 0 μ m，例如50 μ m,且第一矽外延層 11內的載流子濃度在縱向上從下至上呈梯度分布C1，C2，C3。步驟2、參見圖5，用光刻和刻蝕在第一矽外延層11中刻蝕出多個等間距的深溝槽15 ；該深溝槽15的深度為0. 2μπι-10.0μπι，例如45μπι;深溝槽15的間距為 0. 2μ _100μπι，例如 15 μ m。步驟3、參見圖6，用第二矽外延層12填充所述深溝槽15，再用化學機械研磨方法對深溝槽15的頂部進行平坦化。深溝槽15內第二矽外延層12在水平方向上與第一矽外延層11相對應的載流子濃度從下至上依次為C1』，C2』，C3』 ；其中C1』，C2』，C3』可以相同，也可以不同，也可以個別相同。設深溝槽15的寬度為L2，相鄰兩溝槽間第一矽外延層11的寬度為Li，第一矽外延層11和第二矽外延層12縱向上的載流子總量為Q1 = C1*L1，Ql，= Cl，禮2，Q2 = C2*L1，Q2，= C2，*L2，Q3 = C3*L1，Q3，= C3，禮2，則關係式:0 ( Ql-Ql' ( 0. 2Q1，_0. 1Q2 彡 Q2-Q2，彡 0. 1Q2, -0. 2Q1 彡 Q3-Q3，彡 0 成立。採用上述實施例形成的超級結器件結構還可以用圖7表示，其中，所述第一矽外延層11內的載流子濃度在縱向上從下到上呈梯度分布，依次為Cl，C2，C3……Cn ；所述第二矽外延層內的載流子濃度，在水平方向上與第一矽外延層相對應，從下到上依次為C1』， C2，，C3，……Cn』 ；其中，C1』，C2』，C3』……Cn，可以相同，也可以不同，也可以個別相同。當所述溝槽寬度為L2，相鄰兩溝槽間第一矽外延層寬度為Ll時，第一矽外延層和第二矽外延層縱向上的載流子總量為Q1 = C1*L1，Ql，= Cl，禮2，
Q2 = C2*L1，Q2， = C2，*L2......Qn = Cn*Ll，Qn， = Cn，*L2，貝U 關係式
0 彡 Ql-Ql，彡 0. 3Q1, -0. 3Qn 彡 Qn-Qn，彡 0，Ql-Ql，彡 Q2-Q2，彡 Q3-Q3，彡......Qn-Qn，
或-0. 3Q1 彡 Ql-QK 0，0 彡 Qn-Qn'^ 0. 3Qn，Q1-Q1，彡 Q2-Q2，彡 Q3-Q3，彡......彡 Qn-Qn'成立。實施例二，參見圖8-13所示步驟a、參見圖8，在半導體襯底矽片13上生長第一矽外延層11，第一矽外延層11 具有第一導電類型，如N型，其厚度可以是幾個微米到幾十微米，如50微米。步驟b、參見圖9，用光刻和刻蝕在所述第一矽外延層11上刻蝕出深溝槽15，深溝槽的深度為幾個微米到幾十微米，如45微米；深溝槽的間距為幾千埃到幾十微米，如15微米。步驟C、參見圖10，在深溝槽15內的側壁和底部及所述第一矽外延層11的表面生長一層介質膜16，如氧化矽。步驟d、參見圖11，去除深溝槽15底部的介質膜16，讓深溝槽15底部的矽襯底13
裸露出來。步驟e、參見圖12，用選擇性矽外延在所述深溝槽15內生長第二矽外延層12，對深溝槽15進行填充，填充過程中通過調整工藝參數，如流量、壓力、溫度等，讓深溝槽15內的第二矽外延層12的載流子摻雜濃度呈階梯型變化，從而使第二矽外延層12內的載流子摻雜濃度總量呈階梯型變化。
步驟f、參見圖13，用化學機械研磨對深溝槽15頂部進行平坦化。最終形成的超級結結構從深溝槽15的底部到頂部，第二矽外延層12的載流子總量依次分為三個部分Q1， Q2，Q3，其與第一矽外延層11內的載流子總量QO的關係分別為Q1 = 0. 8Q0, Q2 = Q0, Q3 =1. 2Q0。以上通過具體實施例對本發明進行了詳細的說明，但這些並非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護範圍。
權利要求
1.一種超級結結構的半導體器件的製作方法，包括如下步驟步驟一、在襯底矽片上生長第一矽外延層；步驟二、在所述第一矽外延層中刻蝕溝槽；步驟三、在所述溝槽內形成第二矽外延層；步驟四、用化學機械研磨進行溝槽表面平坦化；其特徵在於所述第一矽外延層內的載流子濃度在縱向上從下到上呈梯度分布，依次為ci，C2， C3......Cn ；所述第二矽外延層內的載流子濃度，在水平方向上與第一矽外延層相對應，從下到上依次為C1，，C2，，C3，……Cn』 ；其中，C1』，C2』，C3』……Cn』可以相同，也可以不同，也可以個別相同；設所述溝槽寬度為L2，相鄰兩溝槽間第一矽外延層寬度為Li，第一矽外延層和第二矽外延層縱向上的載流子總量為=Ql = C1*L1，Q1，= C1』*L2，Q2 = C2*L1，Q2，= C2，禮2…… Qn = Cn*Ll，Qn，= Cn，*L2 ；則關係式 0 彡 Ql-Ql'彡 0. 3Q1, -0. 3Qn 彡 Qn-Qn'彡 0，Ql-Ql'彡 Q2-Q2，彡 Q3-Q3，彡......Qn-Qn，，或-0. 3Q1 彡 Ql-Ql'^ 0,0 彡 Qn-Qn'彡 0. 3Qn,Ql-Ql，彡 Q2-Q2，彡 Q3-Q3，彡......彡 Qn-Qn，成立。
2.如權利要求1所述的製作方法，其特徵在於所述第一矽外延層的厚度為 1. 0 μ m-100. 0 μ m，且具有第一導電類型。
3.如權利要求1所述的製作方法，其特徵在於所述溝槽的寬度為0.24!11-10.(^111，溝槽間距為0. 2 μ m-100 μ m。
4.一種超級結結構的半導體器件，包括在襯底矽片上生長的第一矽外延層；在所述第一矽外延層中等間距形成的多個溝槽；在所述溝槽內形成的第二矽外延層；其特徵在於所述第一矽外延層內的載流子濃度在縱向上從下到上呈梯度分布，依次為C1，C2， C3......Cn ；所述第二矽外延層內的載流子濃度，在水平方向上與第一矽外延層相對應，從下到上依次為C1，，C2，，C3，……Cn』 ；其中，C1』，C2』，C3』……Cn』可以相同，也可以不同，也可以個別相同；設所述溝槽寬度為L2，相鄰兩溝槽間第一矽外延層寬度為Li，第一矽外延層和第二矽外延層縱向上的載流子總量為=Ql = C1*L1，Q1，= C1，*L2，Q2 = C2*L1，Q2，= C2，*L2…… Qn = Cn*Ll，Qn，= Cn，*L2 ；則關係式 0 彡 Ql-Ql'彡 0. 3Q1, -0. 3Qn 彡 Qn-Qn，彡 0，Ql-Ql'彡 Q2-Q2，彡 Q3-Q3，彡......Qn-Qn，，或-0. 3Q1 彡 Ql-Ql' ^ 0,0 彡 Qn-Qn，彡 0. 3Qn,Ql-Ql，彡 Q2-Q2，彡 Q3-Q3，彡......彡 Qn-Qn，成立。
全文摘要
本發明公開了一種超級結結構的半導體器件的製作方法，包括在襯底矽片上生長第一矽外延層；在所述第一矽外延層中刻蝕溝槽；在所述溝槽內形成第二矽外延層；用化學機械研磨進行溝槽表面平坦化；其中所述第一矽外延層內的載流子濃度在縱向上從下到上呈梯度分布，依次為C1，C2，C3……Cn；所述第二矽外延層內的載流子濃度，在水平方向上與第一矽外延層相對應，從下到上依次為C1』，C2』，C3』……Cn』；C1』，C2』，C3』……Cn』可以相同，也可以不同，也可以個別相同。本發明還公開了一種超級結結構的半導體器件。本發明能在形成超級結器件後提高器件的穩定性和器件擊穿電壓的均勻性。
文檔編號H01L21/336GK102456575SQ20101052325
公開日2012年5月16日 申請日期2010年10月28日 優先權日2010年10月28日
發明者劉繼全, 肖勝安 申請人:上海華虹Nec電子有限公司