浮式傳輸門的製作方法
2023-05-31 03:23:56
專利名稱：浮式傳輸門的製作方法
技術領域：
本實用新型涉及一種由在一共用基片內形成的多個PN結組成的器件，具體涉及由浮式金屬氧化物半導體場效應電晶體即浮式MOSFET構成的模擬信號或數位訊號的傳輸門。
現有的CMOS傳輸門如
圖1所示。其中G1為P溝MOSFET的柵極，接電源電壓的負極VSS，故VL＝VGI＝VSS，G2為N溝MOSFET的柵極，接電源電壓的正極VDD，故VH＝VG2＝VDD，其中VL及VH為N溝及P溝MOSFET的襯底電位。它的缺點是所傳輸的信號電壓Vin的幅值應滿足VH＞Vin＞VL，而(VH，VL)區間的範圍通常都不大，故使CMOS傳輸門的應用受到限制。
本實用新型的目的是要提供一種浮式傳輸門，它所允許傳輸的信號Vin的幅值將比CMOS傳輸門較為拓寬。
本實用新型的目的是這樣實現的將浮式MOSFET按相同或互補的關係兩兩組合二個相同的浮式MOSFET的柵極分別通過電容後，一個接往傳輸門的輸入端，另一個接往傳輸門的輸出端，而二個浮式MOSFET的襯底連在一起後，可經過一個電容器接往浮式MOSFET的源極或漏極。二個相同的浮式MOSFET的源極和源極、漏極和漏極連在一起，並分別接往浮式傳輸門的輸入端和輸出端。如圖2、圖3。對於二個互補的浮式MOSFET的柵極分別通過電容器後，一同接往浮式傳輸門的輸入端或輸出端，而二個互補的浮式MOSFET的襯底可分別經過電容器後一同接往浮式MOSFET的源極或漏極。二個互補的浮式MOSFET之一的源極和另一個浮式MOSFET的漏極連在一起，分別接往浮式傳輸門的輸入端和輸出端。如圖4。圖2圖3圖4中的傳輸門稱為浮式傳輸門。由於浮式傳輸門使用了傳輸信號Vin不受柵極(或襯底)電位限制的浮式MOSFET，故浮式傳輸門所傳輸的信號Vin將不再受(VDD，VSS)或襯底電位(VH，VL)的限制。
本實用新型的優點是它所允許傳輸的信號Vin的幅值將比CMOS傳輸門較為拓寬。
以下結合附圖對本實用新型作進一步詳細說明圖1是現有的CMOS傳輸門的結構圖。圖2是由二個相同的N溝浮式MOSFET組成的浮式傳輸門的結構圖。圖3是由二個相同的P溝浮式MOSFET組成的浮式傳輸門的結構圖。圖4是由二個互補的N溝和P溝浮式MOSFET組成的浮式傳輸門的結構圖。
由於浮式傳輸門所傳輸的信號電壓Vin的範圍比現有的CMOS傳輸門大，故浮式傳輸門在模擬電路中將可能實施應用，例如用作雙向模擬開關等。
權利要求1.由浮式金屬氧化物半導體場效應電晶體即浮式MOSFET構成的浮式傳輸門，其特徵是由二個相同或互補的浮式MOSFET組成。
2.根據權利要求1所述的浮式傳輸門的特徵是二個相同的浮式MOSFET的柵極分別通過電容後，一個接往傳輸門的輸入端，另一個接往傳輸門的輸出端，而二個浮式MOSFET的襯底連在一起後，可經過一個電容器接往浮式MOSFET的源極或漏極。
3.根據權利要求1和2所述的浮式傳輸門的特徵是二個相同的浮式MOSFET的源極和源極、漏極和漏極連在一起，並分別接往浮式傳輸門的輸入端和輸出端。
4.根據權利要求1所述的浮式傳輸門的特徵是二個互補的浮式MOSFET的柵極分別通過電容器後，一同接往浮式傳輸門的輸入端或輸出端，而二個互補的浮式MOSFET的襯底可分別經過電容器後一同接往浮式MOSFET的源極或漏極。
5.根據權利要求1和4所述的浮式傳輸門的特徵是二個互補的浮式MOSFET之一的源極和另一個浮式MOSFET的漏極連在一起，分別接往浮式傳輸門的輸入端和輸出端。
專利摘要本實用新型涉及一種由在一共用基片內形成的多個PN結組成的器件,具體涉及由浮式金屬氧化物半導體場效應電晶體即浮式MOSFET構成的模擬信號或數位訊號的傳輸門,稱浮式傳輸門,由於浮式MOSFET的傳輸信號V
文檔編號H03H2/00GK2289349SQ96207489
公開日1998年8月26日 申請日期1996年4月8日 優先權日1996年4月8日
發明者黃群 申請人:黃群