具有級聯降壓級的電源傳輸系統的製作方法

2023-05-31 08:21:56

專利名稱：具有級聯降壓級的電源傳輸系統的製作方法
技術領域：
本發明一般而言涉及集成電路，並且更具體地涉及一種供微處理器和其它專用集成電路(ASIC)使用的具有級聯降壓(buck)級的電源傳輸(power delivery)系統。


圖1示出一種供現代微處理器使用的典型的單級降壓電源傳輸系統10。該單級降壓電源傳輸系統10包括電壓調節器模塊(VRM)12，其被設置得靠近於微處理器14，以便傳輸高度精確的電源電壓。VRM12包括單級降壓，該單級降壓包括並聯布置的一個或多個交替(interleaved)同步的降壓通道(channel)16。輸入電壓Vin通常是12V+/-15％的預調總線電壓或6-24V的電池電壓，以及輸出電壓Vo是0.x-1.x V的處理器電壓。現在的VRM大多運行在從200KHz到300KHz的切換頻率的範圍。
如圖1所示，每個降壓通道16包括一對開關SW1、SW2，它們通常通過使用場效應電晶體或其它合適的開關器件來實施。開關SW1、SW2的打開和閉合由佔空比控制器18來控制，該佔空比控制器根據輸出電壓Vo以已知的方式來調整開關SW1、SW2的佔空比。每個降壓通道16還包括電感器L和電容器C。這類單級降壓的運行是眾所周知的，並且不將進行更詳細的描述。
典型地，VRM 12運行在很小的佔空比，這是因為使用了高輸入電壓Vin和低輸出電壓Vo(佔空比D＝Vo/Vin)。由於在短時間導通的開關SW1的顯著的開關損耗和在很長時間導通的SW2的大的傳導損耗，所以這導致了相當大的功率損耗。
微處理器正在被不斷地設計成運行在較低電壓、較高電流和較高的電流轉換速度。為了滿足更嚴格的瞬態需求而不過度地增加輸出電容，需要將電壓調節器模塊(VRM)的切換頻率增加到MHz的範圍，以降低輸出電感和增加控制迴路的帶寬，從而實現更快的瞬態響應。然而，由於開關損耗正比於切換頻率，所以增加切換頻率的負面影響是降低了VRM效率(即較高的功率損耗)。因此，在增加的切換頻率上降低VRM的功率損耗已經變成一個重要的挑戰。
本發明提供一種採用級聯降壓級的兩級電源傳輸系統。對於高輸入輸出電壓比，每個級聯的降壓級具有一個更合適的(即較大的)佔空比，其比單級降壓導致低得多的總功率損耗。對於需要較低的輸入輸出電壓比的應用，例如電池供電的膝上型電腦，可以以準單級模式運行本發明的級聯降壓裝置，其中第一降壓級作為輸入濾波器運行。
在第一方面，本發明提供一種電源傳輸系統，包括多個串聯連接的級聯降壓級，其中在多個級聯降壓級中的最後一個降壓級提供輸出電壓Vo以響應於施加到多個級聯級的第一降壓級的輸入電壓Vin；以及佔空比控制器，用於控制每個降壓級的佔空比以維持輸出電壓Vo，其中如果輸入輸出電壓比(Vin/Vo)小於閾值輸入輸出電壓比RT，那麼佔空比控制器將多個級聯降壓級的第一降壓級的佔空比設定為1。
在第二方面，本發明提供一種用於電源傳輸的方法，包括串聯連接多個級聯降壓級，其中在多個級聯降壓級中的最後一個降壓級提供輸出電壓Vo以響應於施加到多個級聯級的第一降壓級的輸入電壓Vin；以及控制每個降壓級的佔空比以維持輸出電壓Vo，其中如果輸入輸出電壓比(Vin/Vo)小於閾值輸入輸出電壓比RT，那麼將多個級聯降壓級的第一降壓級的佔空比設定為1。
在第三方面，本發明提供一種準單級電源傳輸系統，包括串聯連接的第一和第二級聯降壓級，其中第二降壓級提供輸出電壓Vo以響應於施加到第一降壓級的輸入電壓Vin；以及佔空比控制器，用於控制第一和第二降壓級的佔空比以維持輸出電壓Vo，其中如果輸入輸出電壓比(Vin/Vo)小於閾值輸入輸出電壓比RT，那麼將第一降壓級的佔空比設定為1，以及其中如果輸入輸出電壓比(Vin/Vo)大於閾值輸入輸出電壓比RT，那麼將第一降壓級的佔空比設定為小於1的值。
根據下面結合附圖的本發明的多個方面的詳細描述，本方明的這些和其它特徵將更容易被理解，其中圖1說明包括一個或多個交替同步的降壓通道的已知單級降壓電源傳輸系統。
圖2說明根據本發明的兩級級聯降壓電源傳輸系統。
圖3說明根據本發明的示例的兩級級聯降壓電源傳輸系統。
圖4說明圖1的單級降壓電源傳輸系統和圖2的兩級級聯降壓電源傳輸系統的功率損耗的比較。
圖5說明以準單級模式運行的圖2的電源傳輸系統。
圖6說明圖1、2和5的單級、兩級和準單級電源傳輸系統的功率損耗的比較。
應當注意，附圖只是示意性的表示，並不打算描述本發明的特定參數。附圖只打算描述本發明的典型的方面，因此不應當被認為限制本發明的範圍。
圖2說明根據本發明的兩級級聯降壓電源傳輸系統100。儘管下面描述的包括兩個級聯降壓級，但是應當注意，在不背離所要求保護的本發明的範圍的情況下可以一起級聯兩個以上的降壓級。兩級級聯降壓電源傳輸系統100包括電壓調節器模塊(VRM)102，其包括串聯連接的第一降壓級104和第二降壓級106的級聯裝置。兩級級聯降壓電源傳輸系統100運行以響應於施加到第一降壓級104的輸入端的輸入電壓Vin而在第二降壓級106的輸出端提供輸出電壓Vo。第一降壓級104和第二降壓級106都包括並聯布置的一個或多個交替同步的降壓通道108。輸入電壓Vin通常是12V+/-15％的預調總線電壓或6-24V的電池電壓，以及輸出電壓Vo是0.x-1.x V的處理器電壓。
如圖2所示，在第一和第二降壓級104、106中的每個降壓通道108包括一對開關SW1、SW2，它們通常通過使用場效應電晶體或者其它合適的開關器件來實施。在第一和第二降壓級104、106中的每個降壓通道108還包括電感器L和電容器C。第一降壓級104以已知的方式運行，以響應於施加到它的輸入端的輸入電壓Vin而在它的輸出端提供中間電壓Vint，其中Vin＞Vint。第二降壓級106也以已知的方式運行，以響應於由第一降壓級104輸出的中間電壓Vint而在它的輸出端提供輸出電壓Vo，其中Vin＞Vint＞Vo。
通過佔空比控制器110來控制在第一和第二降壓級104、106中的開關SW1、SW2的打開和閉合。特別是，佔空比控制器110通過第一佔空比信號D1控制在第一降壓級104中的開關SW1、SW2，以及通過第二佔空比信號D2控制在第二降壓級106中的開關SW1、SW2。
如圖2以及圖3所說明的本發明的示例性實施例所示，第一和第二降壓級104、106分別以佔空比D1和D2運行。在圖3中，第一降壓級104被示出為包括單個降壓通道108，同時第二降壓級106被示出為包括一對並聯布置的交替同步的降壓通道108。儘管未在圖3(或圖5)中示出，但是通過如圖2所示的佔空比控制器110來提供佔空比D1和D2。通常，佔空比D1由Vint/Vin給出，以及佔空比D2由Vo/Vint給出。因此，D1和D2都大於圖1的單級降壓電源傳輸系統10的佔空比D。因為較大的佔空比，所以第一和第二降壓級104、106中的各個開關SW1、SW2可以具有較低的電流應力(stress)和/或較低的電壓應力(與圖1的單級降壓相比)，這導致降低的開關功率損耗。
實際上，D1和D2都可以改變以維持輸出電壓調節。可選擇地，在一些設計中，D1或D2可以保持在一個固定值，而另一個佔空比D2或D1進行改變以維持輸出電壓調節。另外，在其它的設計中，可以從單個源產生D1和D2，使得D1等於D2。在這種情況下，D1＝D2＝(Vo/Vin)1/2。與利用相同輸入和輸出電壓的單級降壓的佔空比D(即D＝Vo/Vin)相比，在兩級級聯降壓中的開關佔空比將總是更大的，從而導致更低的開關功率損耗。
在圖4中說明圖1的單級降壓電源傳輸系統10和圖2的兩級級聯降壓電源傳輸系統100的各自的功率損耗的比較。特別是，圖4提供對於現有技術的單級降壓和本發明的兩級級聯降壓而言總的器件功率損耗與輸入電壓的曲線圖，假定Vo＝1V，Io(輸出電流)＝100A，以及Fs(切換頻率)＝1MHz。如所示，對於高輸入輸出電壓比(例如大於約9V的閾值電壓VT的輸入電壓)，本發明的兩級級聯降壓的總的器件功率損耗低於現有技術的單級降壓的總的器件功率損耗。應當注意，如在此所述的閾值電壓VT對應於圖4中的交叉點。
在較低的輸入輸出電壓比(例如小於約9V的閾值電壓VT的輸入電壓)，在圖4中可以看到，使用本發明的兩級級聯降壓導致比單級降壓更大的總的器件功率損耗。因此，為了降低在較低輸入輸出比時的功率損耗，可以以如圖5所示的準單級結構100』來運行本發明的兩級級聯降壓。這可以通過使用佔空比控制器110(圖2)設定第一降壓級104的佔空比D1為1來實現。結果，第一降壓級104的開關SW1總是導通的，而對應的開關SW2總是斷開的。如圖5所示，開關SW1(總是導通的)等效於它的導通電阻R。結果，第一級降壓104作為在準單級結構下的輸入濾波器運行，並且可以減少用於電源傳輸系統的輸入濾波器。應當注意，第二降壓級106仍運行在圖5中所說明的準單級結構中的佔空比D2。
在低的輸入輸出電壓比時通過將第一降壓級104的佔空比D1設定為1，消除了由於在第一降壓級104中開關SW1、SW2的運行而導致的開關損耗。結果，在低的輸入輸出電壓比時，本發明的準單級結構具有降低的功率損耗。
在圖6中說明圖1的單級電源傳輸系統10、圖2的兩級級聯降壓電源傳輸系統100和圖5的準單級電源傳輸系統100′的各自的功率損耗的比較。如上所詳述，對於高輸入輸出電壓比(例如大於約9V的閾值電壓VT的輸入電壓)，本發明的兩級級聯降壓的總的器件功率損耗可以小於現有技術的單級降壓的總的器件功率損耗。然而，在較低的輸入輸出電壓比(例如低於約9V的閾值電壓VT的輸入電壓)，級聯降壓的功率損耗大於現有技術的單級降壓的功率損耗。對於較低的輸入輸出電壓比，通過將兩級級聯降壓的佔空比D1調節為1，功率損耗基本上被降低到稍微大於現有技術的單級降壓的功率損耗。
如圖2所示，可以配置佔空比控制器110來接收輸入電壓Vin和輸出電壓Vo，並根據所得的輸入輸出電壓比來調節佔空比D1和D2。例如，對於給定的輸出電壓Vo，佔空比控制器110可以根據輸入電壓Vin的值來調節佔空比D1。具體地，對於小於閾值電壓VT的輸入電壓，可以將佔空比D1設定為1，而對於大於閾值電壓VT的輸入電壓，可以將佔空比D1設定為等於D2或另一合適的值。因此，可以利用寬範圍的輸入輸出電壓比來使用本發明的兩級級聯降壓電源傳輸系統。更一般而言，對於小於預定閾值輸入輸出電壓比RT的輸入輸出電壓比，通過佔空比控制器110可以將佔空比D1設定為1，而對於大於RT的輸入輸出電壓比，可以將佔空比D1設定為等於D2或者另一合適的值。
為了說明和描述的目的已經給出了本發明的多個方面的上述描述。該描述不打算是詳盡的，或者將本發明限制為所公開的精確的形式，並且顯然，許多修改和變化是可能的。例如，在多級級聯降壓結構(即具有多於兩級)中，可以以佔空比D＝1來運行第一級，以降低在較低的輸入輸出電壓比時的功率損耗。對於本領域技術人員來說顯而易見的修改和變化打算被包括在如由所附權利要求書限定的本發明的範圍內。
權利要求
1.一種電源傳輸系統(100)，包括多個串聯連接的級聯降壓級(104，106)，其中在多個級聯降壓級中的最後一個降壓級(106)提供輸出電壓Vo以響應於施加到多個級聯級的第一降壓級(104)的輸入電壓Vin；以及佔空比控制器(110)，用於控制每個降壓級的佔空比以維持輸出電壓Vo，其中如果輸入輸出電壓比(Vin/Vo)小於閾值輸入輸出電壓比RT，那麼該佔空比控制器將多個級聯降壓級的第一降壓級(104)的佔空比設定為1。
2.權利要求1所述的電源傳輸系統，其中多個級聯降壓級(104，106)的每個包括並聯布置的一個或多個交替同步的降壓通道(108)。
3.權利要求2所述的電源傳輸系統，其中每個降壓通道(108)包括第一和第二開關SW1、SW2，以及其中當通過佔空比控制器(110)將第一降壓級的佔空比設定為1時，第一降壓級(104)的第一開關SW1總是導通的，而第二開關SW2總是斷開的。
4.權利要求1所述的電源傳輸系統，其中當通過佔空比控制器(110)將第一降壓級的佔空比設定為1時，第一降壓級(104)作為輸入濾波器運行。
5.權利要求1所述的電源傳輸系統，其中如果輸入輸出電壓比(Vin/Vo)大於閾值輸入輸出電壓比RT，那麼佔空比控制器(110)將第一降壓級(104)的佔空比設定為小於1的值。
6.權利要求1所述的電源傳輸系統，其中兩個級聯降壓級(104，106)串聯連接。
7.權利要求1所述的電源傳輸系統，其中輸入電壓Vin包括約12V的總線電壓或6-24V的電池電壓，以及輸出電壓Vo是0.x-1.x V的電壓。
8.權利要求1所述的電源傳輸系統，其中該系統運行在至少1MHz的切換頻率上。
9.一種用於電源傳輸的方法，包括串聯連接多個級聯降壓級(104，106)，其中在多個級聯降壓級中的最後一個降壓級(106)提供輸出電壓Vo以響應於施加到多個級聯級的第一降壓級(104)的輸入電壓Vin；以及控制(110)每個降壓級的佔空比以維持輸出電壓Vo，其中如果輸入輸出電壓比(Vin/Vo)小於閾值輸入輸出電壓比RT，那麼將多個級聯降壓級的第一降壓級(104)的佔空比設定為1。
10.權利要求9所述的電源傳輸方法，其中多個級聯降壓級(104，106)的每個包括並聯布置的一個或多個交替同步的降壓通道(108)。
11.權利要求10所述的電源傳輸方法，其中每個降壓通道(108)包括第一和第二開關SW1、SW2，以及其中當將第一降壓級的佔空比設定為1時，第一降壓級(104)的第一開關SW1總是導通的，而第二開關SW2總是斷開的。
12.權利要求9所述的電源傳輸方法，其中當將第一降壓級的佔空比設定為1時，第一降壓級(104)作為輸入濾波器運行。
13.權利要求9所述的電源傳輸方法，其中如果輸入輸出電壓比(Vin/Vo)大於閾值輸入輸出電壓比RT，那麼將第一降壓級(104)的佔空比設定為小於1的值。
14.權利要求9所述的電源傳輸方法，其中兩個級聯降壓級(104，106)串聯連接。
15.權利要求9所述的電源傳輸方法，其中輸入電壓Vin包括約12V的總線電壓或6-24V的電池電壓，以及輸出電壓Vo是0.x-1.x V的電壓。
16.權利要求9所述的電源傳輸方法，還包括以至少1MHz的切換頻率來運行該系統。
17.一種準單級電源傳輸系統(100)，包括串聯連接的第一和第二級聯降壓級(104，106)，其中第二降壓級(106)提供輸出電壓Vo以響應於施加到第一降壓級(104)的輸入電壓Vin；以及佔空比控制器(110)，用於控制第一和第二降壓級的佔空比以維持輸出電壓Vo，其中如果輸入輸出電壓比(Vin/Vo)小於閾值輸入輸出電壓比RT，那麼將第一降壓級(104)的佔空比設定為1，以及其中如果輸入輸出電壓比(Vin/Vo)大於閾值輸入輸出電壓比RT，那麼將第一降壓級(104)的佔空比設定為小於1的值。
18.權利要求17所述的準單級電源傳輸系統，其中第一和第二降壓級(104，106)的每個包括並聯布置的一個或多個交替同步的降壓通道(108)。
19.權利要求18所述的準單級電源傳輸系統，其中每個降壓通道(108)包括第一和第二開關SW1、SW2，以及其中當通過佔空比控制器(110)將第一降壓級的佔空比設定為1時，第一降壓級(104)的第一開關SW1總是導通的，而第一降壓級(104)的第二開關SW2總是斷開的。
20.權利要求17所述的準單級電源傳輸系統，其中當通過佔空比控制器(110)將第一降壓級的佔空比設定為1時，第一降壓級(104)作為輸入濾波器運行。
全文摘要
一種用於微處理器或其它ASIC的電源傳輸系統。該電源傳輸系統包括多個串聯連接的級聯降壓級，其中在多個級聯降壓級中的最後一個降壓級提供輸出電壓V
文檔編號H02M3/158GK1842958SQ200480024560
公開日2006年10月4日 申請日期2004年8月23日 優先權日2003年8月29日
發明者P·徐 申請人:皇家飛利浦電子股份有限公司