一種超級結外延cmp工藝方法

2023-05-30 19:22:56

一種超級結外延cmp工藝方法
【專利摘要】本發明公開了一種超級結外延CMP工藝方法，在多晶矽溝槽柵製作後不做回刻，而是直接完成溝槽回刻及溝槽外延生長的工藝，外延生長結束後再做CMP工藝，該步CMP可以同時完成溝槽柵多晶矽及溝槽外延的研磨，並保證兩者表面的平坦性，防止外延殘留的問題。
【專利說明】—種超級結外延CMP工藝方法
【技術領域】
[0001]本發明涉及半導體製造領域，特別涉及一種超級結雙溝槽結構中，改善超級結外延CMP (Chemical Mechanical Planarization:化學機械平坦化)工藝中外延殘留的方法。
【背景技術】
[0002]目前超級結雙溝槽工藝平臺流程中，雙溝槽包含柵溝槽和外延溝槽，因此有兩步溝槽填充及平坦化的工藝:
[0003]1.在棚溝槽中澱積多晶娃，澱積完成後進彳丁回刻；
[0004]2.進行外延溝槽的刻蝕，然後澱積外延，外延填充滿外延溝槽後進行CMP工藝。
[0005]上述的兩步溝槽的填充工藝，其流程的缺點是:溝槽柵多晶矽回刻工藝會導致溝槽柵多晶矽上部產生凹陷，如圖1中的圈注5所示，圖中外延溝槽2位於矽襯底I中，襯底中還具有柵溝槽3，柵溝槽3上方具有由氧化矽層4及氮化矽層7組成的阻擋層。回刻使溝槽柵多晶矽上方依次產生凹陷。回刻後，後續外延生長過程中外延會生長到多晶矽回刻引起的凹陷中(圈注6所示)，從而導致後續外延CMP工藝中，凹陷中的外延不容易被磨乾淨，產生外延殘留，進而影響後續工藝過程，產生如圖2所示的起皮剝落、顆粒等問題或缺陷。

【發明內容】

[0006]本發明所要解決的技術問題在於提供一種超級結外延CMP工藝方法。
[0007]為解決上述問題，本發明所述的超級結外延CMP工藝方法包含如下工藝步驟:
[0008]第I步，在矽襯底上進行柵溝槽刻蝕，並澱積一層氧化層；
[0009]第2步，柵溝槽內澱積多晶矽；
[0010]第3步，表面澱積氧化膜阻擋層；
[0011]第4步，光刻及刻蝕打開阻擋層窗口，使矽襯底露出；
[0012]第5步，對阻擋層打開區域的矽襯底進行外延溝槽刻蝕；
[0013]第6步，去除多晶矽上的氧化膜阻擋層；
[0014]第7步，器件表面澱積一層外延，填充滿所刻蝕的外延溝槽；
[0015]第8步，進行CMP研磨，研磨停留在矽襯底表面的氧化層上。
[0016]進一步地，所述第4步中，阻擋層打開分氧化膜阻擋層刻蝕，多晶矽刻蝕以及氧化層刻蝕三步。
[0017]進一步地，所述第8步中的CMP研磨採用多晶矽CMP，矽襯底表面的氧化層作為多晶矽CMP工藝的研磨阻擋層。
[0018]本發明採用新的工藝流程，溝槽柵多晶矽澱積填充後不做回刻，而是直接完成外延溝槽刻蝕及溝槽外延生長的工藝，外延生長結束後再做CMP工藝，該步CMP可以同時完成溝槽柵多晶矽及溝槽外延的研磨，並保證兩者表面的平坦性(不再產生多晶矽回刻中的凹陷現象)，防止產生外延殘留的問題。【專利附圖】

【附圖說明】
[0019]圖1是傳統外延CMP工藝示意圖；
[0020]圖2是傳統工藝產生的外延殘留導致的工藝缺陷；
[0021]圖3?10是本發明工藝步驟示意圖；
[0022]圖11是本發明工藝流程圖。
[0023]附圖標記說明
[0024]I是矽襯底，2是外延溝槽，3是柵溝槽，4是氧化矽阻擋層，5是凹陷，6是外延殘留，7是氮化矽阻擋層；
[0025]21是襯底，22是氧化層,23是多晶娃，24是氧化膜阻擋層，25是外延溝槽，26是外延。
【具體實施方式】
[0026]本發明所述的超級結外延CMP工藝方法，包含如下工藝步驟:
[0027]第I步，如圖3所示，在矽襯底21上進行柵溝槽刻蝕，並澱積一層氧化層22。
[0028]第2步，如圖4所示，柵溝槽內澱積多晶矽23 ;澱積完成後溝槽上方的多晶矽23會產生凹陷。
[0029]第3步，如圖5所示，表面澱積氧化膜阻擋層24。
[0030]第4步，如圖6所示，光刻及刻蝕打開阻擋層24窗口，使矽襯底21露出；阻擋層打開分三步:氧化膜阻擋層24刻蝕，多晶矽23刻蝕以及氧化層22的刻蝕。
[0031]第5步，如圖7所示，對阻擋層打開區域的矽襯底21進行外延溝槽刻蝕；形成外延溝槽25。
[0032]第6步，如圖8所示，去除多晶矽23上的氧化膜阻擋層24。
[0033]第7步，如圖9所示，器件表面澱積一層外延26，填充滿所刻蝕的外延溝槽25。
[0034]第8步，如圖10所示，進行CMP研磨，研磨停留在矽襯底21表面的氧化層22上，研磨完成。CMP研磨工藝採用的是多晶矽CMP，矽襯底21表面的氧化層22作為多晶矽CMP工藝的研磨阻擋層。
[0035]本發明所述的工藝方法，溝槽柵多晶矽生長前的工藝流程不變，與現有工藝流程最大的區別在於溝槽柵多晶矽後先不做多晶矽回刻，而是直接完成後續溝槽刻蝕及溝槽外延生長等工藝。考慮到多晶矽和外延同屬矽介質，兩者在多晶矽CMP工藝中有幾乎相同的研磨速率，因此我們在外延生長結束後再做多晶矽CMP工藝，該步CMP可以同時完成溝槽柵多晶矽及溝槽外延的研磨，並保證兩者表面的平坦性，防止產生現有工藝中外延殘留的問題。
[0036]以上僅為本發明的優選實施例，並不用於限定本發明。對於本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
【權利要求】
1.一種超級結外延CMP工藝方法，其特徵在於:包含如下工藝步驟: 第I步，在矽襯底上進行柵溝槽刻蝕，並澱積一層氧化層； 第2步，器件表面澱積多晶矽，多晶矽填充滿整個柵溝槽； 第3步，器件表面再澱積氧化膜阻擋層； 第4步，光刻及刻蝕打開阻擋層窗口，使矽襯底露出； 第5步，對阻擋層打開區域的矽襯底進行外延溝槽刻蝕； 第6步，去除多晶矽上的氧化膜阻擋層； 第7步，器件表面澱積一層外延，填充滿所刻蝕的外延溝槽； 第8步，進行CMP研磨，研磨停留在矽襯底表面的氧化層上。
2.如權利要求1所述的一種超級結外延CMP工藝方法，其特徵在於:所述第4步中，阻擋層打開分氧化膜阻擋層刻蝕，多晶矽刻蝕以及氧化層刻蝕三步。
3.如權利要求1所述的一種超級結外延CMP工藝方法，其特徵在於:所述第8步中的CMP研磨採用多晶矽CMP，矽襯底表面的氧化層作為多晶矽CMP工藝的研磨阻擋層。
【文檔編號】H01L21/28GK103854979SQ201210496251
【公開日】2014年6月11日 申請日期:2012年11月28日 優先權日:2012年11月28日
【發明者】李剛 申請人:上海華虹宏力半導體製造有限公司