Cpu的總線測試裝置及其方法
2023-06-16 15:29:36 1
Cpu的總線測試裝置及其方法
【專利摘要】本發明之一種CPU的總線測試裝置及其方法，所述測試裝置與一CPU模塊連接，該CPU模塊與一內存模塊連接。所述CPU模塊包含多個CPU，而該多個CPU又分別包含一一級緩存，該多個CPU分別通過多條QPI總線與其他CPU的一級緩存連接，所述內存模塊包含多個內存，所述總線測試裝置包含一讀取控制模塊、一寫入控制模塊以及一數據刷新模塊，該測試裝置通過控制多個CPU之間的相互讀取和寫入操作測試出每條QPI總線的訪問速度，為伺服器產品的合格性判斷提供依據。本發明還提供了一種CPU的總線測試方法。
【專利說明】CPU的總線測試裝置及其方法
【技術領域】
[0001] 本發明涉及一種伺服器系統的總線測試裝置及其方法，尤其涉及一種測試QPI總 線的裝置及其方法。
【背景技術】
[0002] 隨著網際網路技術的快速發展，伺服器系統給人們的生活帶來了越來越大的便利。 傳統的伺服器只有一個CPU (中央處理器)，這樣的架構已經不能滿足對數據的處理要求，所 以產生了一種SMP系統(多處理機系統)，配合FSB (前端總線）技術，伺服器的數據處理能 力有了大幅度的提高。但是，FSB技術需要北橋晶片作為多個CPU之間的數據通信橋梁，原 本只需要在CPU之間傳輸的數據訪問速度因北橋晶片的加入而大大變慢，為了解決這一問 題，一種新的QPI (快速通道互聯）總線技術應運而生。QPI總線技術使多個CPU之間的數 據直接傳輸成為可能，數據訪問速度也因此大大提高。在對使用QPI總線技術的伺服器產 品進行測試時，往往需要檢測QPI總線的實際訪問速度，以判斷伺服器產品的實際性能是 否達到設計要求。
【發明內容】
[0003] 有鑑於此，有必要提供一種對SMP系統的QPI總線訪問速度進行測試的裝置及其 方法。
[0004] 本發明提供了一種CPU的總線測試裝置，所述總線測試裝置與一 CPU模塊相連，該 (PU模塊與一內存模塊連接，該CPU模塊中設置多個CPU，該多個CPU通過多條QPI總線連 接，該總線測試裝置包括： 一讀取控制模塊，用於向所述CPU模塊中的CPU發送讀取操作指令，並計算讀取速度； 一寫入控制模塊，用於向所述CPU模塊中的CPU發送寫入操作指令，並計算寫入速度； 以及 一數據刷新模塊，用於在所述CPU模塊中的CPU完成讀取或者寫入操作後清空對應一 級緩存中的數據。
[0005] 本發明還提供了一種CPU的總線測試方法，能夠通過多個CPU之間的相互讀取和 寫入操作測試出每條QPI總線的訪問速度，該方法包括： a. 向所述CPU模塊中的CPU發送一讀取操作指令，並根據讀取時間和讀取數據的大小 計算讀取速度； b. 向所述CPU模塊中完成讀取操作的CPU發送一數據刷新指令； C.向所述CPU模塊中完成讀取操作的CPU發送一寫入操作指令，並根據寫入時間和寫 入數據的大小計算寫入速度。
[0006] 本發明之CPU的總線測試裝置與方法，通過多個CPU之間相連的QPI總線，對每個 (PU進行反覆讀取和寫入，以計算出QPI總線的訪問速度，為使用QPI總線的伺服器產品的 合格性判斷提供依據。
【專利附圖】
【附圖說明】
[0007] 圖1為本發明一實施方式中的系統組成示意圖。
[0008] 圖2為圖1系統的方法流程圖。
[0009] 主要元件符號說明
【權利要求】
1. 一種CPU的總線測試裝置，所述總線測試裝置與一 CPU模塊相連，該CPU模塊與一內 存模塊連接，該CPU模塊中設置多個CPU，該多個CPU通過多條QPI總線連接，其特徵在於， 該總線測試裝置包括： 一讀取控制模塊，用於向所述CPU模塊中的CPU發送讀取操作指令，並計算讀取速度； 一寫入控制模塊，用於向所述CPU模塊中的CPU發送寫入操作指令，並計算寫入速度； 以及 一數據刷新模塊，用於在所述CPU模塊中的CPU完成讀取或者寫入操作後清空對應一 級緩存中的數據。
2. 如權利要求1所述的CPU的總線測試裝置，其特徵在於，所述測試裝置還包括： 一緩存確定模塊，用於向所述CPU模塊中的每個CPU發送一詢問指令，並通過每個CPU 的響應信息確定對應緩存的大小； 一內存分配模塊，根據所述緩存確定模塊確定的緩存大小將一內存模塊分配為多個與 緩存大小相應的內存，以及 一數據寫入模塊，用於向所述內存分配模塊分配的多個內存隨機寫入數據。
3. 如權利要求1所述的CPU的總線測試裝置，其特徵在於，所述總線測試裝置還包括： 一存儲模塊，用於存儲所述讀取控制模塊和寫入控制模塊計算出的讀取和寫入速度， 以及 一顯示模塊，用於顯示所述存儲模塊中存儲的讀取速度和寫入速度。
4. 如權利要求1所述的CPU的總線測試裝置，其特徵在於，所述存儲模塊還用於存儲 所述CPU模塊中多個CPU的一級緩存大小以及指向所述內存分配模塊分配的內存的地址指 針。
5. 如權利要求1所述的CPU的總線測試裝置，其特徵在於，所述顯示模塊為一顯示屏。
6. -種CPU的總線測試方法，能夠通過多個CPU之間的相互讀取和寫入操作測試出每 條QPI總線的訪問速度，其特徵在於，該方法包括 ： a. 向所述CPU模塊中的一個CPU發送一讀取操作指令，並根據讀取時間和讀取數據的 大小計算讀取速度； b. 向所述完成讀取操作的CPU發送一數據刷新指令； C.向所述完成讀取操作的CPU發送一寫入操作指令，並根據寫入時間和寫入數據的大 小計算寫入速度。
7. 如權利要求6所述的CPU的總線測試方法，其特徵在於，所述步驟a之前還包括步 驟： d. 向所述CPU模塊中的多個CPU發送一詢問指令，根據該多個CPU的響應信息確定緩 存的大小； e. 根據所述緩存確定模塊確定的緩存大小將一內存模塊分配為多個與緩存大小相應 的內存； f. 向所述內存分配模塊分配的多個內存隨機寫入數據。
8. 如權利要求6所述的CPU的總線測試方法，其特徵在於，所述步驟d之後還包括步 驟： g. 向所述完成寫入操作的CPU發送一數據刷新指令； h. 變換其他CPU，重複以上步驟a~C，直到與所有CPU連接的QPI總線的讀取和寫入速 度都測試完畢。
9. 如權利要求6所述的CPU的總線測試方法，其特徵在於，還包括步驟： i. 顯示每條QPI總線的讀取速度和寫入速度。
10. 如權利要求6所述的CPU的總線測試方法，其特徵在於，所述CPU模塊中多個CPU 在進行讀取和寫入操作時，連接同一個CPU的所有QPI總線順序進行讀取或寫入操作。
【文檔編號】G06F11/26GK104239173SQ201310222082
【公開日】2014年12月24日 申請日期:2013年6月6日 優先權日:2013年6月6日
【發明者】王光建 申請人:鴻富錦精密工業（深圳）有限公司, 鴻海精密工業股份有限公司