高填充係數的cmos圖像傳感器像素單元及其工作方法
2023-06-16 08:35:11
專利名稱：高填充係數的cmos圖像傳感器像素單元及其工作方法
技術領域：
本發明涉及集成電路技術領域，具體涉及一種高填充係數的互補金屬氧化物半導體(CM0Q圖像傳感器像素單元及其工作方法。
背景技術：
圖像傳感技術已深入現代人的生活，如照相、攝影等。而CMOS圖像傳感器(CIS) 基於自身低成本、低功耗、高集成能力的優勢，逐步替代了電荷耦合元件(CCD)圖像傳感器。CIS的特性主要由解析度、填充係數、暗電流、時間噪聲、固定圖形噪聲、靈敏度、響應率、 量子效率、動態範圍和信噪比決定的。伴隨著當今集成電路的集成密度和複雜程度的增長， 減小像素單元尺寸成為驅動CIS發展競爭的主要動力，但這造成的靈敏度、信噪比、填充係數等的特性退化，為像素單元設計帶來了巨大的挑戰。填充係數作為像素特性的重要參數， 對保證高質量像素品質有著決定性意義。在傳統3T-APS (three transistor active pixel structure，三電晶體有源像素結構)結構的基礎上，結合尺寸縮小趨勢，對像素單元的電晶體進行優化設計，有效提高填充係數是本發明的目的。
發明內容
本發明需要解決的技術問題是，如何提供一種高填充係數的CMOS圖像傳感器像素單元及其工作方法，在與3T-APS結構同等尺寸時能有效提高填充係數。本發明的第一個技術問題這樣解決構建一種高填充係數的CMOS圖像傳感器像素單元及其工作方法，電連接偏置電壓、偏置電流和控制信號，其特徵在於，包括僅一個P+/N-Well/P-sub結構的二極體，P+端電連接所述控制信號，用於清零、重置、置零和截止；僅一個源極跟隨電晶體，基極電連接所述P+/N-Well/P-sub結構的二極體，射極通過讀出總線電連接所述偏置電流，集電極電連接所述偏置電壓，用於讀出光感信號。按照本發明提供的CMOS圖像傳感器像素單元，NXM個所述CMOS圖像傳感器像素單元構成像素陣列，N、M是大於1的自然數。按照本發明提供的CMOS圖像傳感器像素單元，所述像素陣列包括N個行控制信號和M條列讀出總線。本發明的另一個技術問題這樣解決構建一種基於所述CMOS圖像傳感器像素單元的像素陣列工作方法，其特徵在於，包括以下步驟402)重置在指定像素列施加高的正電壓，以激活P+/N-Well/P-sub結構的二極體為節點充電；403)讀出在重置過程完成後，將控制信號置零，在一個固定光照集成時間後，光感信號將通過源極跟隨電晶體被讀出；404)置零在讀出操作後，施加高負電壓的控制信號，使源極跟隨電晶體失效，並通過P+/N-Well/P-sub結構的二極體的結電容將感應節點電荷釋放至零；
405)截止將控制信號置零，這將使CMOS圖像傳感器像素單元輸出被截斷，直至下個重置操作開始。按照本發明提供的像素陣列工作方法，該工作方法還包括步驟401)清零在像素陣列開始運作時，對全體CMOS圖像傳感器像素單元施加一個負的偏置電壓，清楚內部所有節點的電荷。本發明提供的高填充係數的CMOS圖像傳感器像素單元及其工作方法，結構簡單、 控制便捷、填充係數高，本發明對經典的3T-APS電路結構進行變動從而形成IT-APS結構， 充分利用P+/N-Wel/P-Sub結構的二極體的物理特性，對像素單元和特性進行了有效的優化控制，不僅為滿足像素單元尺寸不斷見效的需求，還有效提高了填充係數。
下面結合附圖和具體實施例進一步對本發明進行詳細說明圖1為IT-APS結構等效電路示意圖；圖2為2X21T-APS像素陣列等效電路示意圖；圖3為2X21T-APS像素陣列的操作時間示意圖；圖4為2X21T-APS像素陣列的測試版圖示意圖；圖5為IT-APS像素單元的結構示意圖。
具體實施例方式首先，說明本發明所提供的能提高CMOS圖像傳感器填充係數的像素單元的具體單元結構和操作機理( 一 )單元結構該像素單元，具體結構如圖1所示，只由一個P+/N-Well/P-sub結構的二極體附和一個源極跟隨電晶體Ml組成；像素單元的功能運行由像素單元外的偏置電流I保證；每個像素單元只需要一個連接P+端的控制信號Φ1 ；其中，P+/N-ffell/P-sub結構的二極體附被用作重置和讀出管(Active Reset/ Readout Diode)。( 二)操作機理由該像素單元組成的像素陣列中每個像素單元每完成一次操作需要經過以下五個階段清零(Clear)、重置(Reset)、讀出(Readout)、置零(Set)、截止(Cutoff)。上述五個階段的具體操作規範分別為①清零在像素陣列工作時，對所有單元施加一個負的高偏置電壓，清除單元內部所有節點的電荷；②重置在指定像素列(Assigned Row)施加高的正電壓，以激活P+/N_Well/ P-sub結構的二極體，從而為像素節點充電；③讀出在重置過程完成後，將控制信號置零，在一個固定光照集成時間(fixed light integration time)後，光感信號將通過Ml被讀出；④置零在讀出操作後，施加高的負偏置電壓的控制信號，使Ml失效，並通過P+/ N-ffell/P-sub結構的二極體結電容將感應節點的電荷釋放至零；
⑤截止將控制信號置零，這將使單元輸出被截斷，直至下個重置操作開始。第二，結合本發明具體實施例進一步詳細說明，但本發明包括但不限於以下實施例。實施例1本實施例採用了 0. 35um厚度尺寸的AMIS (安森美半導體)CMOS技術和規則，這樣每個像素單元只需要一個多晶矽層和五個金屬層的IT-APS測試結構，每個像素單元平面尺寸為7umX7um。該實施例晶片具體採用最簡單的2X2像素單元的IT-APS像素陣列，其等效電路如圖2所示，對應版圖如圖4所示。該像素陣列晶片的每個像素單元電路結構，等效電路如圖1所示，其中m是由一個P+/N-Well/P-SUb結構的二極體，其P+端電連接控制信號；Ml是源極跟隨電晶體，基極電連接所述P+/N-Well/P-Sub 二極體，射極通過列讀出總線電連接偏置電流，集電極電連接偏置電壓Vdd，用於讀出光感信號。該像素單元對應的物理結構如圖5所示，圖中，STI是淺槽隔離層(Shallow trench insulator), Φ reset是重置階段需要外加的負電壓，VDD是該像素單元的工作電壓。另外，由AMIS CMOS技術和規則進一步確定最小N-Well的間距充當了晶片中像素陣列的保護環，並按最小可能區域在晶片中制定P+/N_Well管。將該像素陣列晶片放在探針臺(Probe Station HP4156)上，在無外界光源幹擾的環境下，在晶片上方放置光源，並連接示波器測試晶片輸出電壓。其中，晶片控制信號由任意波形發生器提供，其中重置階段，需要外加-6V的負高電平才能有效地關斷源跟隨電晶體。為保證像素單元的讀出和截止操作都正確地運行，像素陣列的工作電信號控制時序如圖3所示，包括以下具體過程Tl T2時間段，控制信號Φ 1置為正高電平，控制信號Φ2置為低電平「0」，第一電壓輸出Ui為正高電平，為像素單元1重置階段；Τ2 Τ3時間段，Φ1和Φ2都置為低電平「0」，U1由正高電平逐漸變為低電平，為像素單元1的集成階段；T3 T4時間段，Φ 1保持為低電平「0」，Φ 2置為負高電平，Ul為低電平，為像素單元1的讀出階段；Τ4 Τ5時間段，Φ 1置為正高電平，Φ 2置為低電平「0」，Ul為正高電平，為像素單元1的置零階段，像素單元3的重置階段；Τ5 Τ6時間段，Φ1和Φ2都置為低電平「0」，U1由正高電平逐漸變為低電平，為像素單元1的截止階段，像素單元3的集成階段；T6 T7時間段，Φ1保持為低電平，Φ2置為負高電平，Ul為低電平，為像素單元 1的清零階段，像素單元3的讀出階段。如此周期往復。經過上述實驗過程，結果表明該IT-APS像素單元的填充係數，比經典同尺寸 3T-APS 高出了 22%。以上所述僅為本發明的較佳實施例，凡依本發明權利要求範圍所做的均等變化與修飾，皆應屬本發明權利要求的涵蓋範圍。
權利要求
1.一種高填充係數的CMOS圖像傳感器像素單元，電連接偏置電壓(Vddl)、偏置電流 (Il)和控制信號(Φ 1)，其特徵在於，包括僅一個P+/N-Well/P-SUb結構的二極體(Ni)，P+端電連接所述控制信號，用於清零、重置、置零和截止；僅一個源極跟隨電晶體(M1)，基極電連接所述P+/N-Well/P-Sub結構的二極體(m)， 射極通過讀出總線電連接所述偏置電流(II)，集電極電連接所述偏置電壓(Vddl)，用於讀出光感信號。
2.根據權利要求1所述CMOS圖像傳感器像素單元，其特徵在於，NXM個所述CMOS圖像傳感器像素單元構成像素陣列，N、M是大於1的自然數。
3.根據權利要求2所述CMOS圖像傳感器像素單元，其特徵在於，所述像素陣列包括N 個行控制信號和M條列讀出總線。
4.基於權1所述CMOS圖像傳感器像素單元的像素陣列工作方法，其特徵在於，包括以下步驟402)重置對指定像素列施加高正電壓的控制信號，以激活P+/N-Well/P-Sub結構的二極體為節點充電；403)讀出在重置過程完成後，將所述高正電壓的控制信號置零，在一個固定光照集成時間後，光感信號將通過源極跟隨電晶體被讀出；404)置零在讀出操作後，對指定像素列施加高負電壓的控制信號，使所述源極跟隨電晶體失效，並通過所述P+/N-Well/P-Sub結構的二極體的結電容將感應節點電荷釋放至零；405)截止將全部控制信號置零，使CMOS圖像傳感器像素單元輸出被截斷，直至下一個所述重置開始。
5.根據權利要求4所述像素陣列工作方法，其特徵在於，該工作方法還包括步驟401) 清零在像素陣列運作時，對內部全體CMOS圖像傳感器像素單元施加一個負的偏置電壓， 清除內部所有節點的電荷。
全文摘要
本發明涉及一種高填充係數的CMOS圖像傳感器像素單元及其工作方法，其中像素單元包括僅一個P+端電連接控制信號的P+/N-Well/P-sub結構的二極體(N1)和僅一個射極連接讀出總線的源極跟隨電晶體(M1)；對應像素陣列工作方法包括清零運作時，對全體像素單元施加一個負電壓，清除內部節點電荷；重置在指定像素列施加高的正電壓，以激活N1為節點充電；讀出將控制信號置零，在一個固定光照集成時間後，光感信號將通過M1被讀出；置零在讀出操作後，施加高負電壓的控制信號，使M1失效，並通過N1的結電容將感應節點電荷釋放至零；截止將控制信號置零，這將使像素單元輸出被截斷，直至下一個重置。
文檔編號H04N5/374GK102420946SQ201110354390
公開日2012年4月18日 申請日期2011年11月10日 優先權日2011年11月10日
發明者何進, 張東維, 蘇豔梅 申請人:深港產學研基地