在存在幹擾時用於改進數據解碼和跟蹤的系統和方法與流程

2023-06-08 12:55:11

優先權

本申請要求2016年4月28日在美國專利商標局提交的並且分配的序列號為62/328,752的美國臨時專利申請和2016年6月22日提交的美國專利申請號15/189,760的優先權，所述專利申請的全部內容以引用的方式併入本文。

本公開總體上涉及用於改進數據解碼和跟蹤的設備和方法，且更具體地說涉及用於改進數據解碼和跟蹤後相關(trackingpostcorrelation)的設備和方法。

背景技術：

使用全球定位系統(gps)、格洛納斯(glonass)、稱為伽利略的歐洲gnss或北鬥導航衛星系統的全球導航衛星系統(gnss)接收器可用於許多應用。gnss接收器是可在各種裝置(諸如移動裝置(例如，蜂窩電話機、平板計算機))和車輛(例如，汽車、摩託車)中實現的電子裝置。gnss接收器從gnss衛星星座接收信號並對接收到的信號進行數位化處理以提供接收器的位置、速度和時間。

技術實現要素：

根據一個實施例，一種設備包括幹擾減輕處理器，其包括輸入端、輸出端，並且被配置為在m毫秒內對接收到的n毫秒相關因子(correlator)求和，並分析所述n毫秒相關因子以減少幹擾。

根據一個實施例，一種方法包括：通過幹擾減輕處理器在m毫秒內對接收到的n毫秒相關因子進行求和；以及通過幹擾減輕處理器分析所述n毫秒相關因子以減少幹擾。

附圖說明

在結合附圖進行以下詳述時，本公開的某些實施例的上述和其他方面、特徵和優點將變得更為明顯，在附圖中：

圖1是根據本公開實施例的幹擾減輕處理器的方框圖；

圖2是根據本公開實施例的圖1的幹擾減輕處理器的方框圖；

圖3是根據本公開實施例的圖2的幹擾減輕處理器的方法；

圖4是根據本公開實施例的圖1的幹擾減輕處理器的方框圖；

圖5是根據本公開實施例的圖4的幹擾減輕處理器的方法；

圖6是根據本公開實施例的圖1的幹擾減輕處理器的方框圖；

圖7是根據本公開實施例的圖6的幹擾減輕處理器的方法；

圖8是根據本公開實施例的圖6的幹擾檢測和置零處理器的方框圖；

圖9是根據本公開實施例的圖8的幹擾檢測和置零處理器的方法；

圖10是根據本公開實施例的圖1的幹擾減輕處理器的方框圖；

圖11是根據本公開實施例的圖10的幹擾減輕處理器的方法；

圖12是根據本公開實施例的音調消除器的方框圖；

圖13是根據本公開實施例的圖12的幹擾減輕處理器的方法；

圖14是根據本公開實施例的用於在相關因子求和模塊和不同類型的幹擾減輕處理器的輸出之間進行選擇的設備的方框圖；

圖15是根據本公開實施例的圖14的用於在相關因子求和模塊和不同類型的幹擾減輕處理器的輸出之間進行選擇的設備的方法；

圖16是根據本公開實施例的用於對不同類型的幹擾減輕處理器進行復用的設備的方框圖；

圖17是根據本公開實施例的圖16的用於對不同類型的幹擾減輕處理器進行復用的設備的方法；

圖18是用於gnss的設備；並且

圖19是根據本公開實施例的用於gnss的設備。

具體實施方式

在下文中，本公開的實施例通過參考附圖進行詳細地描述。應當注意，相同元件將由相同參考標號指定，儘管它們在不同附圖中展示。在以下描述中，特定細節諸如詳細配置和組件僅僅被提供來幫助整體理解本公開實施例。因此，對本領域技術人員而言將清楚的是可以在不脫離本公開的範圍和精神的情況下對本文所述的實施例進行各種變化和修改。另外，為了清晰和簡潔期間，省略熟知功能和構造的描述。以下所描述的術語是考慮到本公開中的功能而定義的術語，並且可根據用戶、用戶目的或習慣而不同。因此，應當基於貫穿本說明書的內容來確定術語的定義。

本公開可具有各種修改和各種實施例，其中以下詳細地參考附圖來描述所述實施例。然而，應當理解，本公開不限於所述實施例，而包括本公開的精神和範圍內的所有修改、等同物和替代方案。

儘管包括序數諸如第一、第一等的術語可用於描述各種元件，但結構元件不由所述術語限制。術語僅用來將一個元件與另一個元件進行區分。例如，在不脫離本公開的範圍的情況下，第一結構元件可被稱為第二結構元件。類似地，第二結構元件也可被稱為第一結構元件。如本文所使用，術語「和/或」包括一個或多個相關聯項目的任何和所有組合。

本文所使用的術語僅僅用來描述本公開的各種實施例，而不旨在限制本公開。單數形式旨在包括複數形式，除非上下文清楚地指示不包括。在本公開中，應當理解，術語「包括」或「具有」指示特徵、數字、步驟、操作、結構元件、部件或它們的組合的存在，並且不排除添加的一個或多個其他特徵、數字、步驟、操作、結構元件、部件或它們的組合的存在或概率。

除非另外定義，否則本文所使用的所有術語都與本公開所屬領域的技術人員理解的術語具有相同的含義。此類術語(如常用字典中所定義的那些)被解釋成與相關技術領域中的語境含義具有相同的含義，並且不被解釋成具有理想或過於正式的含義，除非本公開清楚地定義。

本公開揭露用於改進數據解碼和跟蹤後相關(例如，gnss接收器中的)的設備和方法。本公開可改進所有後相關功能，諸如數據解碼和跟蹤、衛星的捕獲以及根據這些衛星進行的測量(例如，距離和距離變化率)的質量。後相關信號通常是gnss接收器有效觀察衛星的唯一方式(換言之其為唯一觀察路徑)。

在gps中，例如，通常使用積分轉儲(integrateanddump，i&d)方法在20毫秒(msec)內對同相(i)和正交相位(q)相關因子進行求和，並且所得值(例如，i∑20毫秒、q∑20毫秒)用作數據解碼和跟蹤設備或方法的輸入。

在存在高斯噪聲時，20毫秒內的i&d操作對可用信號噪聲比(snr)進行優化以進行後續操作。

針對不同類型的幹擾分析n毫秒相關因子，所述幹擾包括連續波(cw)、非cw更寬帶寬幹擾以及脈衝幹擾器。本公開還減少(例如，衛星之間的)互相關幹擾並且應用於頻率上(on-frequency)和頻段(frequencybin)偏移信號(例如，衛星信號)。

本公開可應用於接收器的捕獲/驗證階段並改進測量質量。

根據一個實施例，本公開改進數據解碼、跟蹤和使用接收器(例如，gnss接收器)的相關輸出的其他接收器功能。本公開可將一種或多種方法後相關應用來減輕cw和脈衝幹擾對信號(例如，gnss信號)的影響。因此，數據解碼、跟蹤和測量得以改進，從而導致改進的導航。

本公開可基於以下事實：i&d操作在存在高斯噪聲和幹擾(包括脈衝幹擾和互相關幹擾)時不一定是最佳的。根據一個實施例，本公開對n毫秒(例如，1毫秒)相關值(例如，i∑1毫秒、q∑1毫秒)進行操作，所述相關值表示通過粗捕獲(c/a)碼(例如，其每隔1毫秒重複)擴展的最大幹擾點。基於n毫秒相關因子，幹擾可落於範圍±500hz內。在一個實施例中，本公開改進在i&d操作上±500hz受限幹擾範圍的有效濾波。要理解，在不脫離本公開的範圍的情況下，其他相干時間段(例如，2毫秒、4毫秒和5毫秒)可用來放慢後續操作。

對於數據解碼過程，時間延遲通常不是問題，例如，在處理數據位時的一秒延遲以改善幹擾抵抗可以是合理的折衷。然而，在動態環境中，如果跟蹤環延遲多於20-30毫秒，則跟蹤環(例如，使用20毫秒i和q相干求和)可導致動態環境中的性能差的環。

在本公開中，經由後相關幹擾減輕方法來減輕幹擾，並且本公開可切換至使幹擾最小化的天線。另外，多個天線的後相關組合可用來減輕幹擾，其中正弦、餘弦對比相關時間延遲的複製可在時域或頻域中產生並且從傳入的相關中減去。

根據一個實施例，本公開可使用以下各項的一種或多種來應用幹擾減輕後相關：(1)濾波法；(2)濾波與求和方法(例如，i&d方法)；(3)快速傅立葉變換/快速傅立葉逆變換(fft/ifft)方法；以及(4)脈衝去除和音調消除方法。本公開可基於預先確定的時間延遲來確定用於幹擾減輕後相關的以上方法中的一種或多種。例如，對於跟蹤方法和數據解碼方法，本公開可使用不同方法來生成n毫秒i和q值(例如，20毫秒i和q值)。另外，本公開可減少信號(例如，衛星信號)之間的互相關幹擾。

圖1是根據本公開實施例的幹擾減輕處理器101的方框圖。

參考圖1，幹擾減輕處理器101被配置為減少幹擾後相關。

圖2是根據本公開實施例的圖1的幹擾減輕處理器101的方框圖，其中幹擾減輕處理器101使用濾波法。

參見圖2，幹擾減輕處理器101包括濾波器201、延遲模塊203和抽取器(decimator)205。

濾波器201包括用於接收相干相關值(例如，i和q相關因子)的第一輸入端、用於接收採樣時間(tc)的第二輸入端、以及用於提供採樣時間tc的經濾波的相關值的輸出端。例如，如果接收到1毫秒相干相關信號，則tc是1毫秒，並且濾波器201提供1毫秒的經濾波的相干求和。濾波器201可以是有限脈衝響應(fir)濾波器。應當理解，在不脫離本公開的範圍的情況下，可使用其他類型的濾波器，諸如無限脈衝響應(iir)濾波器。濾波器201可具有等於濾波器201長度的一半的延遲。

延遲模塊203包括輸入端和輸出端，所述輸入端連接到濾波器201的輸出端。延遲模塊使濾波器201的輸出延遲m毫秒。

抽取器205包括輸入端和輸出端，所述輸入端連接到延遲模塊203的輸出端。抽取器205減小延遲模塊203的輸出的採樣率。例如，如果需要對於噪聲最佳的相干相關因子(例如，i∑20毫秒信號、q∑20毫秒信號)，則可選擇每第20個濾波器201輸出端來與20毫秒數據位對齊，其中所得的i∑20毫秒信號、q∑20毫秒信號具有近似濾波器201長度的一半的延遲(例如，約30毫秒)，使得這些值可用於數據解碼和/或用作代碼和載波跟蹤方法的輸入。

圖3是根據本公開實施例的圖2的幹擾減輕處理器101的方法，其中幹擾減輕處理器101使用濾波法。

參見圖3，在301處，所述方法通過濾波器以採樣時間tc對相干相關因子進行濾波。相干相關因子可以是以1毫秒的速率進行採樣的i和q相關因子(例如，i∑1毫秒信號、q∑1毫秒信號)。然而，相關因子的其他相干時間可以是2毫秒、4毫秒、5毫秒等。可通過fir濾波器、iir濾波器、或任何其他合適的濾波器對相干相關因子進行濾波。

在303處，通過延遲模塊使經濾波的相關因子延遲m毫秒，其中m可以是濾波器201長度的一半。

在305處，通過抽取器來抽取延遲的經濾波的相干相關因子，以便以減小的採樣率提供相干相關因子。抽取率可以是對於噪聲最佳的(例如，20毫秒)，以便產生相干相關因子i∑20毫秒、q∑20毫秒。引入延遲，以使得20毫秒的積分周期正好支持衛星的數據位周期(例如，gps的20毫秒)。然而，本公開不限於使用20毫秒，並且可使用其他周期。

圖4是根據本公開實施例的圖1的幹擾減輕處理器101的方框圖，其中幹擾減輕處理器101使用濾波和求和方法(例如，i&d求和方法)。

參見圖4，幹擾減輕處理器101包括濾波器401、延遲模塊403和相關因子求和模塊405。

濾波器401包括：用於接收相干相關值(例如，i和q相關因子)的第一輸入端、用於接收採樣時間(tc)的第二輸入端、以及用於提供時間tc的經濾波的相干相關值的輸出端。例如，如果接收到的相干相關值是i∑1毫秒、q∑1毫秒，則tc是1毫秒，並且濾波器401提供1毫秒的經濾波的相干求和。濾波器401可以是fir濾波器、iir濾波器、或任何其他合適的濾波器。fir濾波器可具有等於fir濾波器長度的一半的延遲。

延遲模塊403包括輸入端和輸出端，所述輸入端連接到濾波器401的輸出端。延遲模塊使濾波器401的輸出延遲m毫秒。

相關因子求和模塊405包括輸入端和輸出端，所述輸入端連接到延遲模塊403的輸出端。相關因子求和模塊405對延遲的且經濾波的相關因子進行求和。相關因子求和模塊405可使用對噪聲進行優化的i&d方法(例如，20毫秒i&d方法)。然而，本公開不限於此，並且可使用任何合適的求和方法。

使用濾波與i&d，本公開通過執行更寬濾波、然後執行i&d方法(例如，對於噪聲最佳的20毫秒i&d方法)來減少無幹擾位誤差率(ber)損失。濾波器401的帶寬越寬，無幹擾ber損失越少，其中濾波器401可具有與最佳無幹擾20毫秒i&d方法相比的分貝(db)損失的一部分。

圖5是根據本公開實施例的圖4的幹擾減輕處理器101的方法，其中幹擾減輕處理器101使用濾波和求和方法(例如，i&d求和方法)。

參見圖5，方法在501處，在濾波器中以採樣時間tc對相干相關因子(例如，i和q相關因子)進行濾波。如果相干相關因子是i∑1毫秒、q∑1毫秒，則tc是1毫秒。相干相關因子和tc可以是其他時間，諸如2毫秒、4毫秒、5毫秒等。可通過fir濾波器、iir濾波器、或任何其他合適的濾波器對相干相關因子進行濾波。

在503處，通過延遲模塊使經濾波的相關因子延遲m毫秒。該延遲對齊步驟505處的求和過程以與衛星的數據位(例如，在gps的情況下，20毫秒)基本上對齊。例如，m可以是濾波器501長度的一半。

在505處，通過相關因子求和模塊，對延遲的經濾波的相干相關因子進行求和，以便以減小的採樣率提供相干相關因子。求和可使用對於噪聲最佳的i&d方法(例如，20毫秒i&d方法以便產生i∑20毫秒、q∑20毫秒)。然而，本公開不限於此，並且可使用任何合適的求和方法。

圖6是根據本公開實施例的圖1的幹擾減輕處理器101的方框圖，其中幹擾減輕處理器101使用fft/ifft方法。fft/ifft方法減輕帶內(在數據流的第一頻率波瓣內)或帶外的幹擾。

參見圖6，幹擾減輕處理器101包括fft處理器601、幹擾檢測和置零處理器603、ifft處理器605和相關因子求和模塊607。

fft處理器601包括輸入端和輸出端，所述輸入端用於接收相干相關值(例如，i和q相關因子)。例如，1毫秒相干求和(例如，i∑1毫秒、q∑1毫秒)可由fft處理器601接收。fft處理器601可以是4096點fft以便表示1毫秒的數據，其中4096是2的冪(即，4096＝212)。此外，fft處理器601的點數不需要是2的冪。並非二的冪的點可利用零填充用於fft處理器601和ifft處理器605。

幹擾檢測和置零處理器603包括輸入端和輸出端，所述輸入端連接到fft處理器601的輸出端。幹擾檢測和置零處理器603檢測fft處理器601的輸出端中的幹擾，並且將與檢測到的幹擾相關聯的頻率置零。

ifft處理器605包括輸入端和輸出端，所述輸入端連接到幹擾檢測和置零處理器603的輸出端。ifft處理器605執行fft處理器601的逆變換。

相關因子求和模塊607包括輸入端和輸出端，所述輸入端連接到ifft處理器605的輸出端。相關因子求和模塊607對ifft處理器605的輸出進行求和。相關因子求和模塊607可使用對噪聲進行優化的i&d方法(例如，20毫秒i&d方法)。然而，本公開不限於此，並且可使用任何合適的求和方法。i&d在此被認為是最佳的，因為假定幹擾被移除，僅留下隨機噪聲分量。

fft處理器601可以被實現成具有用於低階fft(例如，512點)的加窗fft架構。較長的fft導致隨機數據(例如，50波特數據)的更大概率和更可預測的頻譜。如果相干相關因子信號是複數，則fft處理器601是複數fft，並且ifft處理器605是複數ifft。

圖7是根據本公開實施例的圖6的幹擾減輕處理器101的方法，其中幹擾減輕處理器101使用fft/ifft方法。

參見圖7，方法在701處，在fft處理器中計算相干相關因子(例如，i和q相關因子)的fft。相干相關因子可以是例如，i∑1毫秒、q∑1毫秒。fft可以是4096點fft。然而，本公開不限於此，並且可使用任何合適的點fft。

在703處，檢測fft中的幹擾，並且由幹擾檢測和置零處理器將對應於檢測到的幹擾的頻率置零。

在705處，在ifft處理器中計算經幹擾置零的相干相關因子上的ifft。使用用於在701處計算fft的相同點數來計算ifft。

在707處，通過相關因子求和模塊對從ifft所得的相干相關因子進行求和。求和可使用對噪聲進行優化的i&d方法(例如，20毫秒i&d方法)以便產生相干相關因子i∑20毫秒、q∑20毫秒。然而，本公開不限於此，並且可使用任何其他合適的求和方法。

圖8是根據本公開實施例的圖6的幹擾檢測和置零處理器603的方框圖。

參見圖8，幹擾檢測和置零處理器603包括噪聲計算處理器801、峰值功率檢測器803和置零處理器805。

噪聲計算處理器801包括輸入端和輸出端，所述輸入端用於接收所接收到的相干相關因子的fft(例如，i∑1毫秒、q∑1毫秒的fft)。噪聲計算處理器801計算接收到的相干相關因子中的噪聲頻譜。

峰值功率檢測器801包括輸入端和輸出端，所述輸入端連接到噪聲計算處理器801的輸出端。峰值功率檢測器803確定接收到的相干相關因子中的功率峰值。可通過將接收到的相干相關因子中的每個頻率處的功率與閾值相比較來確定功率峰值，其中閾值可以是所確定的噪聲頻譜乘以常數k。如果一頻率處的功率大於噪聲頻譜乘以k，則所述頻率處的信號被識別為幹擾以及通過置零從相干相關因子消除的候選項。如果潛在置零頻率被識別，則數據創建音調方法可用於防止數據能量(例如，50波特數據能量)的置零。

置零處理器805包括輸入端和輸出端，所述輸入端連接到峰值功率檢測器803的輸出端。置零處理器805對被識別為幹擾的頻率進行置零。此外，在所識別功率峰值周圍的多個頻率也可以被置零(例如，5個)以便消除顯著量的幹擾能量。

圖9是根據本公開實施例的圖8的幹擾檢測和置零處理器603的方法。

參見圖9，方法在901處，通過噪聲計算處理器來計算接收到的相干相關因子中的噪聲頻譜(例如，i∑1毫秒、q∑1毫秒的fft)。噪聲頻譜可以被解釋為觀察到的總噪聲。例如，在4096點fft中，幾個段(bin)可以是幹擾源，大部段可以是噪聲。由此，所有段的平均值可提供噪聲平均值的良好估計，因為幾個幹擾段可能不非常影響總平均值。可通過確定相干相關因子中所有頻率的每n毫秒(例如，1毫秒)區段的信號功率平均值來計算噪聲頻譜。

在903處，由峰值功率檢測器確定接收到的相干相關因子中的功率峰值。可通過將接收到的相干相關因子中的每個頻率處的功率與閾值相比較來確定功率峰值，其中閾值可以是所確定的噪聲頻譜乘以常數k。如果一頻率處的功率大於噪聲頻譜乘以k，則所述頻率處的信號被識別為幹擾以及通過置零從相干相關因子消除的候選項。如果潛在置零頻率被識別，則數據創建音調方法可用於防止數據能量(例如，50波特數據能量)的置零。

在905處，通過置零處理器對被識別為幹擾的頻率進行置零。此外，在所識別功率峰值周圍的多個頻率也可以被置零(例如，5個)以便消除顯著量的幹擾能量。

圖10是根據本公開實施例的圖1的幹擾減輕處理器101的方框圖，其中幹擾減輕處理器101使用脈衝方法。幹擾減輕處理器101包括針對任何n毫秒i和q相關因子(例如，1毫秒i和q相關因子)中的過多能量分析n毫秒脈衝(例如，1毫秒脈衝)。

參見圖10，幹擾減輕處理器101包括採樣模塊1001、置零處理器1003和相關因子求和模塊1005。

採樣模塊1001包括：用於接收相干相關求和(例如，1毫秒i和q相關因子i∑1毫秒、q∑1毫秒)的第一輸入端、用於接收採樣時間tc以用於對接收到的相干相關因子進行採樣的第二輸入端、以及提供經採樣的相干相關因子的輸出端。採樣時間tc等於接收到的相干相關因子的脈衝寬度。例如，如果接收到的相干相關因子的脈衝寬度是1毫秒，則tc是1毫秒。

置零處理器1003包括輸入端和輸出端，所述輸入端連接到採樣模塊1001的輸出端。置零處理器確定幹擾的閾值，識別哪些i和q相關因子包括幹擾，並且對包括幹擾的i和q相關因子進行置零。n毫秒脈衝可以與i、q或i和q的組合的功率相比較。並非每個m毫秒周期(例如，20毫秒周期)包括幹擾。基於脈衝與i、q或i和q的組合的功率比較，可對脈衝進行置零或不置零。可以預先確定或實時確定置零脈衝與不置零脈衝之間的權衡。在每個數據位基礎上進行脈衝方法。應當指出，也可從先前所描述的fft處理器的輸出識別脈衝幹擾。也可從fft處理器的輸出識別幹擾脈衝。

相關因子求和模塊1005包括輸入端和輸出端，所述輸入端連接到置零處理器1003的輸出端。相關因子求和模塊1005對置零處理器1003的輸出進行求和。相關因子求和模塊1005可使用對噪聲進行優化的i&d方法(例如，20毫秒i&d方法)。然而，本公開不限於此，並且可使用任何合適的求和方法。

圖11是根據本公開實施例的圖10的幹擾減輕處理器101的方法，其中幹擾減輕處理器101使用脈衝方法。所述方法包括針對任何n毫秒i和q相關因子(例如，1毫秒i和q相關因子)中的過多能量分析n毫秒脈衝(例如，1毫秒脈衝)。

參見圖11，在1101處，所述方法通過採樣模塊接收相干相關求和(例如，1毫秒i和q相關因子i∑1毫秒、q∑1毫秒)和用於採樣的採樣時間tc，其中採樣時間tc等於接收到的相干相關因子的脈衝寬度。例如，如果接收到的相干相關因子的脈衝寬度是1毫秒，則tc是1毫秒。

在1103處，所述方法通過置零處理器確定幹擾的閾值，識別哪些i和q相關因子包括幹擾，並且對包括幹擾的i和q相關因子進行置零。n毫秒脈衝可以與i、q或i和q的組合的功率相比較。並非每個m毫秒周期(例如，20毫秒周期)包括幹擾。基於脈衝與i、q或i和q的組合的功率比較，可對脈衝進行置零或不置零。可以預先確定或實時確定置零脈衝與不置零脈衝之間的折衷。在每個數據位基礎上進行脈衝方法。應當指出，也可從先前所描述的fft處理器的輸出指示脈衝幹擾。也可從fft處理器的輸出指示幹擾脈衝。

在1105處，所述方法通過相關因子求和模塊對未被置零的相干相關因子進行求和。未被置零的相干相關因子可使用對噪聲進行優化的i&d方法(例如，20毫秒i&d方法)來求和。然而，本公開不限於此，並且可使用任何合適的求和方法。

圖12是根據本公開實施例的音調消除器1200的方框圖，其中消除音調以用於後相關。可同時消除多個音調。可對每個窄帶幹擾施加音調消除。根據一個實施例，本過程(例如，fft/ifft、音調消除)進一步可補償數據流所創建的音調(例如，交替一和零的流產生25hz音調)。可用硬體和軟體實現音調消除方法。

參見圖12，音調消除器1200包括音調振幅估計模塊1201、音調相位估計模塊1203、音調複製模塊1205、減法器1207和相關因子求和模塊1209。

音調振幅估計模塊1201包括輸入端和輸出端，所述輸入端用於接收相干相關因子。音調振幅估計模塊估計接收到的相干相關因子中的音調的振幅。

音調相位估計模塊1203包括輸入端和輸出端，所述輸入端用於接收相干相關因子。音調相位估計模塊估計接收到的相干相關因子中的音調的相位。

音調複製模塊1205包括連接到音調振幅估計模塊1201的輸出端以用於接收音調振幅估計的第一輸入端、連接到音調相位估計模塊1203的輸出端以用於接收音調相位估計的第二輸入端以及輸出端。音調複製模塊複製接收到的相干相關因子中的音調。

減法器1207包括用於接收相干相關因子的第一輸入端、連接到音調複製模塊1205的輸出端的第二輸入端、以及輸出端。減法器1207從接收到的相干相關因子減去複製的音調。例如，大於噪聲頻譜乘以k的任何n毫秒區段可以被設置成零，或可從n毫秒區段減去脈衝段的平均值。

相關因子求和模塊1209包括輸入端和輸出端，所述輸入端連接到減法器1207的輸出端。相關因子求和模塊1209對已消除音調的相干相關因子進行求和。相關因子求和模塊1209可使用對噪聲進行優化的i&d方法(例如，20毫秒i&d方法)。然而，本公開不限於此，並且可使用任何合適的求和方法。

圖13是根據本公開實施例的圖12的幹擾減輕處理器101的方法。

參見圖13，在1301處，所述方法通過音調振幅估計模塊估計接收到的相干相關因子中的音調的振幅。

在1303處，所述方法通過音調相位估計模塊估計音調的相位。

在1305處，所述方法通過音調複製模塊根據所估計的音調振幅和所估計的音調相位複製音調。

在1307處，所述方法通過減法器從接收到的相干相關因子減去所複製的音調。

在1309處，所述方法通過相關因子求和模塊對已消除音調的相干相關因子進行求和。求和可使用對噪聲進行優化的i&d方法(例如，20毫秒i&d方法)。然而，本公開不限於此，並且可使用任何合適的求和方法。

圖14是根據本公開實施例的用於在相關因子求和模塊和不同類型的幹擾減輕處理器的輸出之間進行選擇的設備1400的方框圖。根據一個實施例，設備1400可並行執行上述i&d操作、上述濾波法、上述濾波與i&d方法、上述fft/ifft方法、以及上述脈衝去除方法，並且選擇最佳結果。

參考圖14，設備1400包括相關因子求和模塊1401、執行上述濾波法的第一幹擾減輕處理器1403、執行上述濾波與i&d方法的第二幹擾減輕處理器1405、執行上述fft/ifft方法的第三幹擾減輕處理器1407、執行上述脈衝去除方法的第四幹擾減輕處理器1409、以及選擇相關因子求和模塊1401、第一幹擾減輕處理器1403、第二幹擾減輕處理器1405、第三幹擾減輕處理器1407和第四幹擾減輕處理器1409的最佳結果的選擇器模塊1411。

相關因子求和模塊1401包括輸入端和輸出端，所述輸入端用於接收相干相關因子。相關因子求和模塊1401可使用對噪聲進行優化的i&d方法(例如，20毫秒i&d方法)。然而，本公開不限於此，並且可使用任何合適的求和方法。

第一幹擾減輕處理器1403包括輸入端和輸出端，所述輸入端連接到相關因子求和模塊1401的輸入端以用於接收相干相關因子。第一幹擾減輕處理器1403可以是上述圖2的第一減輕處理器101。

第二幹擾減輕處理器1405包括輸入端和輸出端，所述輸入端連接到相關因子求和模塊1401的輸入端以用於接收相干相關因子。第二幹擾減輕處理器1405可以是上述圖4的第一減輕處理器101。

第三幹擾減輕處理器1407包括輸入端和輸出端，所述輸入端連接到相關因子求和模塊1401的輸入端以用於接收相干相關因子。第三幹擾減輕處理器1407可以是上述圖6的第一減輕處理器101。

第四幹擾減輕處理器1409包括輸入端和輸出端，所述輸入端連接到相關因子求和模塊1401的輸入端以用於接收相干相關因子。第四幹擾減輕處理器1409可以是上述圖10的第一減輕處理器101。

選擇器模塊1411包括輸入總線和輸出端，所述輸入總線連接到相關因子求和模塊1401、第一幹擾減輕處理器1403、第二幹擾減輕處理器1405、第三幹擾減輕處理器1407和第四幹擾減輕處理器1409的輸出端。選擇器模塊1411確定相關因子求和模塊1401、第一幹擾減輕處理器1403、第二幹擾減輕處理器1405、第三幹擾減輕處理器1407和第四幹擾減輕處理器1409的最佳結果，並且輸出所識別的最佳結果。

圖15是根據本公開實施例的用於在相關因子求和模塊和不同類型的幹擾減輕處理器的輸出之間進行選擇的設備1400的方法。根據一個實施例，所述方法並行執行上述i&d操作、上述濾波法、上述濾波與i&d方法、上述fft/ifft方法、以及上述脈衝去除方法，並且選擇最佳結果。

參考圖15，在1501處，所述方法通過相關因子求和模塊來確定相干相關因子的總和。相干相關因子的求和可使用對噪聲進行優化的i&d方法(例如，20毫秒i&d方法)。然而，本公開不限於此，並且可使用任何合適的求和方法。

在1503處，所述方法確定多個幹擾減輕方法的結果。在一個實施例中，減輕方法包括分別由第一幹擾減輕處理器、第二幹擾減輕處理器、第三幹擾減輕處理器、以及第四幹擾減輕處理器進行的上述圖3的第一幹擾減輕方法、上述圖5的第二幹擾減輕方法、上述圖7的第三幹擾減輕方法以及上述圖11的第四幹擾減輕方法。

在1505處，所述方法通過選擇器模塊來確定上述相關因子求和方法、上述濾波法、上述利用求和方法進行濾波的方法、上述fft/ifft方法、以及上述脈衝去除方法的最佳結果，並且選擇最佳結果。

圖16是根據本公開實施例的用於對不同類型的幹擾減輕處理器進行復用的設備1600的方框圖。

根據一個實施例，設備1600基於檢測幹擾和/或接收度量使用上述濾波法、上述濾波與i&d方法、上述fft/ifft方法、以及上述脈衝去除方法之一。例如，可基於對fft輸出、大體不完全的數據解碼或gnss接收器內部或外部的指示的觀察來檢測幹擾。

參考圖16，設備1600包括執行上述濾波法的第一幹擾減輕處理器1601、執行上述濾波與i&d方法的第二幹擾減輕處理器1603、執行上述fft/ifft方法的第三幹擾減輕處理器1605、執行上述脈衝去除方法的第四幹擾減輕處理器1607、幹擾檢測器1609、以及基於檢測到的幹擾和/或接收到的度量來確定使用第一幹擾減輕處理器1601、第二幹擾減輕處理器1603、第三幹擾減輕處理器1605和第四幹擾減輕處理器1607中的哪一個。

第一幹擾減輕處理器1601包括輸入端和輸出端，所述輸入端用於接收相干相關因子。相關因子求和模塊1401可使用對噪聲進行優化的i&d方法(例如，20毫秒i&d方法)。然而，本公開不限於此，並且可使用任何合適的求和方法。第一幹擾減輕處理器1601可以是上述圖2的第一減輕處理器101。

第二幹擾減輕處理器1603包括輸入端和輸出端，所述輸入端連接到第一幹擾減輕處理器1601的輸入端以用於接收相干相關因子。第二幹擾減輕處理器1603可以是上述圖4的第一減輕處理器101。

第三幹擾減輕處理器1605包括輸入端和輸出端，所述輸入端連接到第一幹擾減輕處理器1601的輸入端以用於接收相干相關因子。第三幹擾減輕處理器1605可以是上述圖6的第一減輕處理器101。

第四幹擾減輕處理器1607包括輸入端和輸出端，所述輸入端連接到第一幹擾減輕處理器1601的輸入端以用於接收相干相關因子。第四幹擾減輕處理器1607可以是上述圖10的第一減輕處理器101。

幹擾檢測器1609包括輸入端和輸出端，所述輸入端連接到第一幹擾減輕處理器1601的輸入端。幹擾檢測器1609通過上述幹擾檢測方法之一或任何其他合適的幹擾檢測方法來檢測幹擾。

多路復用器1611包括連接到第一幹擾減輕處理器1601、第二幹擾減輕處理器1603、第三幹擾減輕處理器1605和第四幹擾減輕處理器1607的輸出端的輸入總線、連接到幹擾檢測器1609的輸出端的第一輸入端、用於接收度量的第二輸入端以及輸出端。多路復用器1611基於相干相關因子中的幹擾和/或接收到的度量來確定使用第一幹擾減輕處理器1601、第二幹擾減輕處理器1603、第三幹擾減輕處理器1605和第四幹擾減輕處理器1607中的哪一個。

圖17是根據本公開實施例的圖16的用於對不同類型的幹擾減輕處理器進行復用的設備1600的方法。根據一個實施例，所述方法並行執行上述i&d操作、上述濾波法、上述濾波與i&d方法、上述fft/ifft方法以及上述脈衝去除方法，並且選擇最佳結果。

參考圖17，在1701處，所述方法通過幹擾檢測器來檢測幹擾。幹擾檢測器通過上述幹擾檢測方法之一或任何其他合適的幹擾檢測方法來檢測幹擾。

在1703處，所述方法通過多路復用器接收度量。用於選擇使用哪種方法的一個度量在於並行使用濾波法、濾波與i&d方法、fft/ifft方法以及脈衝去除方法中的兩種或更多種，觀察每種方法的性能，以及隨後繼續使用最佳的執行方法並停止使用最差的執行方法。例如，如果濾波法與fft/ifft和脈衝幹擾方法一起啟用，則在fft發現幹擾源是cw帶內音調(例如，15hz)時(例如，基於前後ber或前後減輕cno改進)有效地置零，則可關斷其他減輕方法。可替代地，可按順序啟用所述方法，例如，首先實現fft/ifft方法。如果fft/ifft方法不能提供希望的結果，則後一種方法(例如，脈衝幹擾方法)可被啟用以評估後一種方法是否提供希望的結果。

在1705處，所述方法基於檢測到的幹擾和/或接收到的度量來確定使用第一幹擾減輕處理器、第二幹擾減輕處理器、第三幹擾減輕處理器和第四幹擾減輕處理器中的哪一個。第一幹擾減輕處理器可以是上述圖16的第一幹擾減輕處理器1601。第二幹擾減輕處理器可以是上述圖16的第二幹擾減輕處理器1603。第三幹擾減輕處理器可以是上述圖16的第三幹擾減輕處理器1605。第四幹擾減輕處理器可以是上述圖16的第四幹擾減輕處理器1607。

圖18是用於全球導航衛星系統(gnss)的設備1800。

圖18是根據一個實施例的gnss接收器的示意性方框圖。gnss接收器包括i&d操作，所述操作將1毫秒i和q相關性處理成20毫秒i和q相關性。

參考圖18，gnss接收器1800包括天線1801、接收器1803、模數轉換器(adc)1805、預相關處理器1807、c/a代碼生成器1809、相關器1811、第一相關因子求和模塊1813、以及第二相關因子求和模塊1815。

接收器(rx)1803包括輸入端和輸出端，所述輸入端連接到天線1801。

adc1805包括連接到接收器1803的輸出端的第一輸入端、用於接收採樣頻率fs的第二輸入端以及輸出端。

預相關處理器1807包括輸入端和輸出端，所述輸入端連接到adc1805的輸出端。

c/a代碼生成器1809包括輸出端。

相關器1811包括連接到預相關處理器1807的輸出端的第一輸入端、連接到c/a代碼生成器1809的輸出端的第二輸入端以及輸出端。

第一相關因子求和模塊1813包括輸入端和輸出端，所述輸入端連接到相關器1811的輸出端。

第二相關因子求和模塊包括輸入端和輸出端，所述輸入端連接到第一相關因子求和模塊1813的輸出端。

圖19是根據本公開實施例的gnss接收器1900的方框圖。

參考圖19，gnss接收器1900包括天線1901、接收器1903、adc1905、預相關處理器1907、c/a代碼生成器1909、相關器1911、相關因子求和模塊1913、以及幹擾減輕處理器1915。

接收器(rx)1903包括輸入端和輸出端，所述輸入端連接到天線1901。

adc1905包括連接到接收器1903的輸出端的第一輸入端、用於接收採樣頻率fs的第二輸入端以及輸出端。

預相關處理器1907包括輸入端和輸出端，所述輸入端連接到adc1905的輸出端。

c/a代碼生成器1909包括輸出端。

相關器1911包括連接到預相關處理器1907的輸出端的第一輸入端、連接到c/a代碼生成器1909的輸出端的第二輸入端以及輸出端。

相關因子求和模塊1913包括輸入端和輸出端，所述輸入端連接到相關器1911的輸出端。

幹擾減輕處理器1915包括輸入端和輸出端，所述輸入端連接到相關因子求和模塊1913的輸出端。幹擾減輕處理器1915接收i∑1毫秒、q∑1毫秒相關因子，輸出i∑1毫秒、q∑1毫秒相關因子，提供不止i&d處理，並且針對不同類型的幹擾分析1毫秒相關性，所述幹擾包括cw幹擾、非cw更寬帶寬幹擾和脈衝幹擾器。

本公開可應用於頻率上和頻段偏移衛星信號。本公開進一步可應用於接收器的捕獲/驗證階段。

儘管已經在本公開的詳細描述中描述本公開的某些實施例，但是在不脫離本公開的範圍的情況下可按照各種形式修改本公開。因此，本公開的範圍不應僅僅基於所描述的實施例來確定，而是基於隨附權利要求書和其等同物來確定。