立體垂直式存儲器的製造方法
2023-06-08 17:46:21 1
立體垂直式存儲器的製造方法
【專利摘要】本發明公開一種新穎的立體垂直式存儲器的製造方法，其步驟包含將由多個絕緣介層與犧牲介層所構成的一多層結構分隔為一第一多層結構與一第二多層結構、將多層結構中的犧牲介層替換為金屬介層、以及分別在兩多層結構中製作出通道結構。
【專利說明】立體垂直式存儲器的製造方法
【技術領域】
[0001]本發明大體上涉及一種立體垂直式存儲器的製造方法，更具體言之，其涉及一種具有U形管通道結構的立體垂直式存儲器的製造方法。
【背景技術】
[0002]對於傳統的平面式存儲器結構而言，存儲單元(cell)中的柵極、源極、以及漏極等部件皆設置在同一平面上，故有效存儲單元的面積(一般為4F2，F為曝光機臺的極限)僅能依靠改變曝光機臺的曝光線寬(CD)來微縮化(scale down)，其存儲器單位面積下所能製作的存儲單元數目很難有突破性的成長。特別是現今的存儲器製作工藝已進入了線寬40納米(nm)以下的世代，具備如此線寬能力的曝光機臺所費不貲，故製作工藝技術的開發成本十分昂貴。現今業界中有開發出許多製作工藝，得以使用現有的曝光機臺製作出尺寸更為微縮的元件或結構，然該些製作工藝大多相當複雜，容易導致產品良率的下降，是為其一大缺點。再者，對於平面式存儲器結構而言，當尺寸微縮到一定程度以下時，相鄰存儲單元之間必定會有嚴重的幹擾效應，導致電性的劣化。上述諸多原因無疑對存儲器尺寸的微縮是一大阻礙。
[0003]鑑於現今平面式存儲器結構在尺寸微縮方面已到達了瓶頸，業界遂開始研究開發立體垂直式的存儲器結構，以期存儲器的存儲單元數目能有突破性的成長。在立體垂直式存儲器結構中，存儲器的控制柵呈垂直堆疊設置，故可以大幅地降低有效存儲單元所需的面積(一般為6F2/N，F為曝光機臺的極限，N為控制柵的疊層數目)，且其所使用的製作工藝皆可以現有的製作工藝機臺來進行，無需投資巨額的成本在高階製作工藝機臺或是新技術上。
[0004]現今業界有兩種受矚目的立體垂直式存儲器技術,一者為Pipe-shaped bit costscalable (P-BiCS,暫譯為管狀位成本尺寸可變式技術)，一者為Terabit Cell ArrayTransistor (TCAT，暫譯為兆位存儲單元陣列電晶體)，目前該兩存儲器技術皆有其優缺利弊所在。
[0005]就P-BiCS技術而言,其存儲器結構請參考「2009Symposium on VLSI TechnologyDigest of Technical Papers」技術文摘中第 7_1 節,標題名為「Pipe-shaped BiCS FlashMemory with 16 Stacked Layers and Mult1-Level-Cell Operation for Ultra HighDensity Storage Devices」的技術論文中的FIG.2所示，存儲信號會從上層的來源線(source line, SL)經由一 U形管狀的通道路徑(pipe connection, PC)傳至同樣位於上層的位線(bit line, BL),其沿途會經過多個堆疊設置的控制柵(control gate, CG),達到數據存儲效果。P-BiCS技術的優點在於其來源線(source line, SL)設置在存儲器結構的上層，故可使用金屬材料來製作，具有較低的阻質。但是在現有的P-BiCS製作工藝中，其控制柵CG部分並無法使用金屬材質來製作，故字符線的的RC值較高，對存儲器電性有不好的影響，且其於後續製作工藝中也不易進行字符線(word line，WL)的接觸製作工藝。
[0006]另一方面，就TCAT技術而言，其存儲器結構請參考「2009 Symposium on VLSITechnology Digest of Technical Papers」技術文摘中第 10A-1 節，標題名為「Novel Vertical-Stacked-Array-Transistor(VSAT) for uItra-high-density and cost-effect NANDFlash memory devices and SSD (Solid State Drive) 」的技術論文中的 FIG.1 及 FIG.2 所示，存儲信號從底部的源極端來源線(SSL)往上經過多層堆疊的控制柵CG結構而到達位於上層的位線BL，達成數據存儲效果。TCAT技術的優點在於其製作工藝得以採用金屬材料來製作控制柵CG，故具有較低的字符線RC值。TCAT技術的缺點在於其來源線SL是形成在底部的多晶矽層上，無法以金屬材料來製作，故來源線SL的阻值較高，對存儲器電性有不好的影響。
[0007]是以，上述現行的兩種立體垂直式存儲器技術都仍有其製作工藝與結構上先天的缺陷存在，如何改良並克服該些缺點是為所述【技術領域】的技術人員仍需努力研究的課題。
【發明內容】
[0008]有鑑於上述先前技術中固有的諸項缺失，本案發明人遂特以提出了一種新穎的立體垂直式存儲器製作工藝方法，以此方法製得的存儲器結構可兼具上述P-BiCS技術與TCAT技術的諸項優點，改良了現有立體垂直式存儲器製作工藝的不足之處。
[0009]本發明的製作工藝方法以P-BiCS存儲器結構為基礎，以替換方式在存儲單元中形成金屬控制柵，克服了 P-BiCS技術的缺點，並維持P-BiCS技術固有的優點。
[0010]本發明的目的即在於提供一種新穎的立體垂直式存儲器製作方法，其步驟包含在一基底的犧牲底層上形成由多個絕緣介層與犧牲介層所交替層疊而成的一多層結構、將該多層結構分隔為一第一多層結構及一第二多層結構、在該第一多層結構與該第二多層結構周圍形成絕緣層包覆住該第一多層結構與該第二多層結構、形成多個通孔從第一多層結構與第二多層結構的頂面貫穿至底面、經由該些通孔移除第一多層結構與第二多層結構中的犧牲介層以空出多個介層空間、經由該些通孔在該些介層空間中形成金屬層、形成多個通孔從第一多層結構與第二多層結構的頂面貫穿至底面、經由該些通孔移除基底上的犧牲底層，以空出一底部空間、以及在該些通孔及該底部空間中形成連通的通道結構。
[0011]無疑地，本發明的這類目的與其他目的在閱者讀過下文以多種圖示與繪圖來描述的較佳實施例細節說明後將變得更為顯見。
【專利附圖】
【附圖說明】
[0012]本說明書含有附圖並於文中構成了本說明書的一部分，使閱者對本發明實施例有進一步的了解。該些圖示描繪了本發明一些實施例並連同本文描述一起說明了其原理。在該些圖示中:
[0013]圖1?圖12依序繪示出根據本發明較佳實施例中一新穎的立體垂直式存儲器結構的製作流程示意圖；以及
[0014]圖13繪示出本發明立體垂直式存儲器結構中的各金屬控制柵與一梳狀接觸結構連接的示意圖。
[0015]需注意本說明書中的所有圖示皆為圖例性質。為了清楚與方便圖示說明之故，圖示中的各部件在尺寸與比例上可能會被誇大或縮小地呈現。此外，圖中相同的參考符號大致上會用來標示修改後或不同實施例中對應或類似的特徵。[0016]主要元件符號說明
[0017]100 基底
[0018]101 絕緣層
[0019]103 有源層
[0020]105 淺凹槽
[0021]107 犧牲底層
[0022]109 絕緣介層
[0023]111 犧牲介層
[0024]Illa 犧牲介層
[0025]Illb 犧牲介層
[0026]113 光致抗蝕劑
[0027]115 狹縫
[0028]117 層間介電層
[0029]119 支撐體結構
[0030]121 通孔
[0031]123 介層空間
[0032]125 金屬層
[0033]125a 金屬層(選擇柵極)
[0034]127 金屬層
[0035]131 通孔
[0036]133 阻障層
[0037]135 底部空間
[0038]137 穿隧層
[0039]139 通道層
[0040]143 絕緣層
[0041]145 接觸洞
[0042]147 接觸插塞
[0043]149 來源線
[0044]151 接觸插塞
[0045]153 位線
[0046]161 字符線
[0047]163 字符線插塞
【具體實施方式】
[0048]在下文的細節描述中，元件符號會標示在隨附的圖示中成為其中的一部分，並且以可實行該實施例的特例方式來表示及描述。這類實施例會說明足夠的細節以使該領域的一般技術人士得以具以實施。閱者需了解到本發明中也可利用其他的實施例或是在不悖離所述實施例的前提下作出結構性、邏輯性、及電性上的改變。因此，下文的細節描述將不欲被視為是一種限定，反之，其中所包含的實施例將由隨附的權利要求來加以界定。再者，本發明通篇說明書與隨附權利要求中會使用某些詞彙來指稱特定的組成元件。該領域的技術人士將理解到，半導體元件製造商可能會以不同的名稱來指稱一相同的元件，如絕緣層與介電層等。
[0049]現在下文中將提供實施例並搭配圖示來說明本發明的方法流程。其中，圖1?圖12依序繪示出根據本發明較佳實施例中一新穎的立體垂直式存儲器結構(如一立體垂直式的NAND flash)的製作流程示意圖，該些圖中的部分視角方向，如正面與部分側面等，將以截面方式來表示其內部的細部特徵；圖13則繪示出本發明立體垂直式存儲器結構中的各金屬控制柵與一梳狀接觸結構連接的示意圖。
[0050]本發明的製作工藝方法為目前現有的U形管狀(U-shaped/pipe-shaped)立體垂直式存儲器結構暨其製作方法的改良，其整合了前述先前技術中的P-BiCS存儲器結構及TCAT存儲器結構的諸多優點,可使用金屬材料來製作控制柵(control gate, CG)與來源線(source line, SL)等構件,進而解決現有垂直式存儲器結構中字符線的RC值及來源線的阻質過聞等問題。
[0051]首先請參照圖1，在流程初始，一基底100會被提供來作為本發明中立體垂直式存儲器結構的設置基礎。基底100可為一單晶矽晶片或SOI類似的基材。基底100上會依序形成有一絕緣層101及一有源層103，其中絕緣層101的材質可為不導電的氧化矽(SiO2),其可隔絕下層的基底100與上層的有源層103，也可作為一蝕刻停止層之用。有源層103的材質可為多晶矽，其可作為立體垂直式存儲器結構的後柵極(back gate, BG)並可通過離子注入方式在其上形成特定的導電區域。本發明存儲器結構中的U形管底部通道部位即會行經有源層103以連接其上的所建構出的兩垂直通道部位，此部分於後述實施例中將有具體的說明。
[0052]為了於後續製作工藝中製作出U形管通道結構的底部通道，有源層103上會先以光刻蝕刻製作工藝形成一淺凹槽105，作為底部通道的預設空間。淺凹槽105中會填滿一層犧牲底層107。此犧牲底層107的材質可為氮化矽(SiN)，其在蝕刻製作工藝中與周圍多晶矽材質的有源層103會具有高度的蝕刻選擇比，故有利於後續製作工藝中以蝕刻或化學機械研磨(CMP)方式將犧牲底層107移除。
[0053]在完成上述基部的設置後，犧牲底層107與有源層103的共同表面上會形成一多層結構ML。此多層結構ML所涵蓋的範圍從犧牲底層107延伸至周圍部分的有源層103。在本發明實施例中，多層結構ML是由多層的絕緣介層109與犧牲介層111交替堆疊設置而成，其材質可分別為氧化矽(SiO2)及氮化矽(SiN)，兩者在蝕刻製作工藝中會具有高度的蝕刻選擇比，得以於後續製作工藝中選擇性地移除犧牲介層111。多層結構ML的最頂層與最底層需為絕緣介層109，以分別與下方的有源層103及上方所預定形成的來源線(sourceline, SL)與位線(bit line, BL)結構達到電性絕緣。在本發明中，多層結構ML的疊層數可為8，16或32層以上。疊層的數目越多，單位面積下可製作出的有效存儲單元(cell)數目也就越多。在本發明的較佳實施例中，多層結構ML中最頂層的犧牲介層Illa部位預定來形成選擇柵極結構(select gate, SG),而其下方多個犧牲介層Illb則分別預定來形成控制柵極(control gate, CG) 0在較佳的情況下，犧牲介層Illa的厚度較厚,約為犧牲介層Illb厚度的兩到三倍。
[0054]接著請參照圖2，在完成多層結構ML的製作後，覆蓋一圖形化光致抗蝕劑113在多層結構ML上並進行一各向異性蝕刻製作工藝El來在多層結構ML的中央蝕刻出一狹縫115。此各向異性蝕刻製作工藝El會在多層結構ML底部的犧牲底層107上停止。如此，多層結構ML會被拆分為一第一多層結構MLl及一第二多層結構ML2。在本發明中，上述拆分動作的目的除了在於將多層結構ML拆為兩部位以分別供作為U形管通道結構的左右兩垂直通道部位的設置基礎，在另一方面，狹縫115的形成也使得後續狹縫115中可填入介層材質以形成一共同的支撐體結構，以利後續U形管通道結構的製作，其於後述圖3的實施例中將有具體的說明。
[0055]現在請參照圖3。在蝕刻出狹縫115後，接著進行一沉積製作工藝在兩多層結構MLl及ML2周圍覆蓋上層間介電層(ILD) 117。層間介電層117的材質可與多層結構ML中的絕緣介層109材質相同，如氧化矽(SiO2)，使得層間介電層117與各絕緣介層109結合共構成一支撐體結構119。為圖示簡明之故，圖3以後的圖示將不再以邊線來區隔層間介電層117與兩多層結構MLl及ML2，僅以一支撐體結構119來概括之。形成此支撐體結構119的意義在於其可於後續犧牲介層111的替換步驟及U形管通道各構件的製作步驟中作為一支撐結構之用。
[0056]需注意者，在本發明實施例中，各絕緣介層109的周圍實際上都是為層間介電層117所掩蓋，絕緣介層109是被包覆在支撐體結構119中，如圖3中的虛線所示。為方便說明之故，圖3以後的圖示暨其實施例說明都將如圖3所示般略去絕緣介層109周圍部分的層間介電層117，以截面方式清楚地表示出多層結構ML中的細部特徵。
[0057]接著請參照圖4，在形成共同的支撐體結構119後，兩多層結構MLl與ML2上會分別形成多個通孔121貫穿整個多層結構。在較佳的情況下，通孔121以沿著圖4中的X軸方向排列為佳，且多層結構MLl中的每一通孔都會與另一多層結構ML2中的一通孔對應，以分別作為U形管通道結構中的左右兩垂直通道部位。通孔121可使用光刻製作工藝以及反應性離子蝕刻(RIE)製作工藝來形成，其會貫穿由犧牲介層111與絕緣介層109所構成的多層結構MLl與ML2，直至最底部的絕緣介層109為止。需注意，為了清楚表示出多層結構ML1/ML2中的細部特徵之故，圖中省略了通孔121周圍部分的犧牲介層111，以截面方式表示出通孔121內部的情況。在實際中，通孔121是完全為犧牲介層111以及絕緣介層109所圍繞的。
[0058]接著請參照圖5，在多層結構中形成通孔121後，位於各絕緣介層109之間的犧牲介層111會以一蝕刻製作工藝E2來加以移除，留下具有多個介層空間123的支撐體結構119。上述的蝕刻製作工藝E2可為一採用熱磷酸的溼蝕刻製作工藝，在蝕刻中，熱磷酸會經由通孔121向下流經支撐體結構119中的各犧牲介層111，氮化矽(SiN)材質的犧牲介層111可與熱磷酸反應而被蝕去，進而在支撐體結構119內部留下多個交替間隔排列、並由通孔121上下連通的介層空間123。
[0059]接下來請參照圖6，上述步驟所形成的介層空間123中會被填入金屬材質，其經由上下連通各介層空間123的通孔121來填入如鎢、鈦、鈷、鎳或是其合金等材料，以在介層空間123中形成金屬層125結構，如此即完成了以金屬材質替換原先氮化矽材質的犧牲介層111的動作。此金屬層125為後續用來製作金屬控制柵(metal CG)暨其內部的阻擋層(barrier)、存儲層(storage layer)、穿隧層(tunnel)、及通道層(channel)等結構的基礎。在形成金屬層125後，支撐體結構119上方所沉積形成的金屬層127會以一回蝕或化學機械研磨製作工藝來將其移除。需注意，本圖中為清楚表示出通孔部位中所形成的材質之故，通孔121的周圍部位有部分的金屬層125在圖中被省略。實際中，本步驟所形成的金屬層125填滿了各個介層空間123，包括通孔121。圖6以後的圖示都將以此方式來表示通孔內部的細節特徵。
[0060]本發明通過支撐體結構119以及通孔121來達成金屬層的置換。金屬材質的控制柵會較現有技術中多晶矽材質的控制柵具有較低的阻值，有利於整體存儲器結構的電性表現。
[0061]接著請參照圖7，在各介層空間123中形成有金屬層125的情況下，接下來的步驟仿同圖4，兩多層結構MLl與ML2中原先形成通孔121的位置處會再次形成多個垂直的通孔131。通孔131可使用反應性離子蝕刻(RIE)等各向異性蝕刻製作工藝來形成，其貫穿由絕緣介層109與金屬層125所形成的多層結構MLl與ML2，直至底部的犧牲底層107為止。如此，各金屬層125中會具有上下連通的通孔131從支撐體結構119的頂面貫穿至底面，以進行後續U形通道管結構的製作。
[0062]同樣請參照圖7，在形成通孔131後，接著在通孔131的側壁上形成一層薄阻障層133。阻障層133的材質可為多晶矽，其用作為金屬層125與後續製作工藝中於通孔內部所形成的其他層結構(如穿隧層或通道層)之間的阻障結構。其形成方式可例如為先全面性沉積一阻障層材料，再回蝕刻去除部分的阻障層材料，使各通孔131的側壁上形成此層薄阻障層133。從圖中的左半部位以截面方式表示出阻障層133沿著金屬層125中通孔131的內側壁分布，右半部位則表示出阻障層133為圍繞在通孔131周圍的管狀薄膜結構。
[0063]接下來，同樣請參照圖7，在形成管狀的阻障層133後，仿同前述圖5的步驟，進行一蝕刻製作工藝E3經由通孔131來蝕去支撐體結構119底部的犧牲底層107。上述的蝕刻製作工藝E3可為一採用熱磷酸的溼蝕刻製作工藝,在蝕刻中，熱磷酸會經由通孔131向下流至底部的犧牲底層107，氮化矽(SiN)材質的犧牲底層107可與熱磷酸反應而被蝕去，進而在支撐體結構119底部空出一淺凹槽形狀的底部空間135。此底部空間135將於後續製作工藝中用來形成U形管結構的水平通道部位，以連接左右兩邊的垂直通道部位。需注意為說明方便之故，圖7中同時表示出底部空間135與犧牲底層107存在的情形。實際上在上述步驟完成後，犧牲底層107會被完全蝕去，而空出整個底部空間135。
[0064]接著請參照圖8，在完成上述結構後，接下來在管狀的阻障層133內側壁以及底部空間135的周圍壁面上形成一層穿隧層137。上述穿隧層137可為一穿隧氧化層-存儲層-穿隧氧化層的複合層結構，如氧化矽-氮化矽-氧化矽(ONO)複合層結構，其從外圍的阻障層133依序往通孔內部方向分布。該存儲層的材質也可使用氧化鋁(Al2O3)。其中，穿隧層137中的氮化矽層受到內側與外側不導電的氧化矽層所包覆，形成一如同管狀電容的結構。在此設置下，氮化矽層可作為整個U形管狀立體垂直式存儲器結構的存儲層，內側與外側的氧化矽層則作為氮化矽層與外部層結構之間的絕緣層。如此，除了頂層以外的每一金屬層125即可視為是一金屬控制柵來控制所環接的存儲層(即穿隧層137複合層結構中的氮化矽層)中所存儲的電荷的釋放與否，進而達成數據存儲的效果。需注意上述的管狀穿隧層137延伸連接至下方底部空間135中壁面上所形成的穿隧層137。
[0065]同樣請參照圖8，在前述形成穿隧層137的步驟後，接下來在通孔131及剩餘的底部空間135中填滿導電材料以形成一通道層139，如一 η型或ρ型的多晶矽層。此通道層139會為穿隧層137結構所包覆，兩者共同從支撐體結構119頂面的通孔往下延伸經過底部空間135而連往另一側的通孔，形成了一 U形管的通道結構。在左右兩垂直通道部位中，除了頂層的金屬層分別預定作為源極端以及漏極端的選擇柵極，其餘各金屬層125圍繞著所經過的穿隧層137及通道層139，以作為個別的金屬控制柵(CG)來控制數據的存儲。以圖中所示的多層結構為例，一個U形管通道結構將會通過八個金屬層125，意即代表在單一的U形管通道結構的構成面積下可作成六個存儲單元(Cell)結構，是為一相當高密度的立體垂直式存儲器結構。另一方面，如圖8所示，於U形管通道結構完成後需進行一化學機械研磨(CMP)製作工藝，使得垂直管狀通道結構與支撐體結構119頂面齊平。
[0066]接下來請參照圖9，在完成前述U形管通道結構的製作後，接著即是進行選擇柵極以及接觸插塞的製作。在本發明中，源極端與漏極端的選擇柵以及接觸插塞是先後製作。首先，在整個支撐體結構119上形成一絕緣層143。絕緣層143的材質可為四氧乙基矽酯(Tetra-Ethy1-Ortho-SiIicate, TE0S)或氧化娃,其用以隔絕選擇柵與其上方所要形成的來源線(SL)及位線(BL)等結構。接著，在多層結構MLl上方的絕緣層143中形成多個接觸洞145，每一接觸洞145分別對應到一 U形管通道結構的左側垂直通道。利用各接觸洞145進行一回蝕刻製作工藝，以將最上層的金屬層(即選擇柵極)125a部位通孔中的通道層139移除，然後依序利用例如氫氟酸以及磷酸移除暴露出的穿隧層137複合層結構中的氧化矽層以及氮化矽層，使得選擇柵極的通孔僅保留阻障層133以及原穿隧層137中最外側的氧化矽層，該氧化矽層作為選擇柵極介電層。
[0067]接著，如圖10所示，在金屬層(即選擇柵極)125a部位的通孔及其上方的接觸洞145中填滿導電材料,如一 η型或ρ型的多晶娃層，以形成一接觸插塞147。接觸插塞147用以連接下方的選擇柵極以及後續上方所形成的來源線。
[0068]接著，如圖11所示，於絕緣層143上形成一來源線(SL) 149，其與下方多個接觸插塞147電連接，如此，即完成源極端選擇柵極(SGS)以及來源線的製作。需注意，為清楚表達來源線149與接觸插塞147之間的連結關係，圖11中並未表示出多層結構ML上方的絕緣層143。就本發明設計而言，存儲信號可經由來源線149傳入U形管狀通道結構中，並在途中與最外圍作為控制柵的金屬層125產生電場，使得中介的穿隧層137中產生電荷。該些電荷會被固限在穿隧層137中，達成數據存儲的效果。在本發明實施例中，由於U形管狀通道結構的設計，來源線149會設置在整體結構的上方，故其可以金屬材料來製作，如鎢、鈦、鈷、鎳或是其合金等材料，有別於現有技術中以摻雜多晶矽的方式來製作，故其具有較低的阻值，有利於整體存儲器結構的電性表現。
[0069]接下來請參照圖12，在完成前述源極端選擇柵極(SGS)以及來源線(SL) 149的製作後，接著即是進行漏極端選擇柵極(SGD)以及位線(BL)的製作。如同前述製作來源線149的步驟，在多層結構ML2上方的絕緣層143中形成多個接觸洞，每一接觸洞分別對應到一 U形管通道結構的右側垂直通道。利用各接觸洞進行一回蝕刻製作工藝，將最上層的金屬層(即漏極端選擇柵極)125a部位的通道層139與穿隧層137移除，並在選擇柵極125a部位的通孔及其上方的接觸洞中填入接觸插塞151。接著，在絕緣層143上形成多位線(BL) 153，其中每一位線153與下方的一接觸插塞151電連接，如此，即完成漏極端選擇柵極(SOT)以及位線(BL)的製作。需注意，為清楚表達來源線149與接觸插塞151之間的連結關係，圖12中並未表示出多層結構ML上方的絕緣層143。如此，從來源線149傳來的存儲信號便可經由U形管通道結構傳至對應的位線153，如圖中的箭頭所示。上述位線153的製作步驟可包含先形成一層導體材料層，如一金屬層，之後再以光刻蝕刻製作工藝將該導體材料層圖形化為多條位線153。在本發明其他實施例中，位線153也可與下方的來源線149重疊，兩者間隔有一絕緣層。
[0070]在本發明較佳實施例中，支撐體結構119中的金屬層125(金屬控制柵)可自支撐體結構119向外延伸至兩側來進行接觸(Contact)製作工藝。如圖13所示，延伸至兩側的多層結構MLl或ML2會設計成階梯狀的疊層態樣，其中，越下層的金屬層125會比較上層的金屬層125向外延伸至更外側的位置處。如此，各金屬層125上進行接觸的區域將不會重疊，並可分別對應到一字符線161位置。以如此設置，多條平行排列的字符線161皆可分別通過一字符線插塞163來與多層結構MLl或ML2中的一金屬層125電連接。需注意本實施例為了說明方便之故而將字符線插塞163周圍的介電層隱去。在實際中，字符線插塞163是通過在該介電層中所形成的接觸洞中填入金屬材質而製成。
[0071]承上述實施例，由於本發明存儲器結構中的控制柵極(即金屬層125)是採用金屬材料來製作，其於蝕刻製作工藝中具有較高的蝕刻選擇比，故僅使用單道的蝕刻製作工藝就可在介電層中形成深淺不一的接觸洞結構，進而達成上述本實施例中的階梯狀字符線接觸態樣，是為一高裕度、低製作成本的接觸製作工藝。
[0072]以上所述僅為本發明的較佳實施例，凡依本發明權利要求所做的均等變化與修飾，皆應屬本發明的涵蓋範圍。
【權利要求】
1.一種立體垂直式存儲器的製造方法，其步驟包含: 提供一基底，該基底具有一犧牲底層； 在該犧牲底層上形成由多個絕緣介層與多個犧牲介層所交替層疊而成的一多層結構； 將該多層結構分隔為一第一多層結構及一第二多層結構； 在該第一多層結構與該第二多層結構周圍形成絕緣層包覆住該第一多層結構與該第二多層結構； 形成多個通孔分別從該第一多層結構與該第二多層結構的頂面貫穿至底面； 經由該些通孔移除該第一多層結構與該第二多層結構中的該些犧牲介層，以空出多個介層空間； 經由該些通孔在該些介層空間及該些通孔中形成金屬層； 移除該些通孔中的金屬層； 經由該些通孔移除該犧牲底層，以空出一底部空間；以及 在該些通孔及該底部空間中形成連通的通道結構。
2.如權利要求1所述的立體垂直式存儲器的製造方法，其中形成該通道結構的步驟包含依序在該些通孔的側壁上形成阻障層、穿隧層、及通道層。
3.如權利要求2所述的立體垂直式存儲器的製造方法，其中該阻障層為一多晶矽層。
4.如權利要求2所述的立體垂直式存儲器的製造方法，其中該穿隧層為一穿隧氧化層-存儲層-穿隧氧化層的複合層結構。
5.如權利要求4所述的立體垂直式存儲器的製造方法，其中該存儲層的材質包含氮化矽(SiN)或氧化鋁(Al2O3)。
6.如權利要求4所述的立體垂直式存儲器的製造方法，其中該穿隧氧化層的材質為氧化矽(SiO2)。
7.如權利要求4所述的立體垂直式存儲器的製造方法，其中該通道層為一η型或P型的多晶矽層。
8.如權利要求1所述的立體垂直式存儲器的製造方法，其中該第一多層結構與該第二多層結構的最上層的該些介層空間中所形成的該金屬層作為選擇柵極，該第一多層結構上的選擇柵極為源極端選擇柵極，該第二多層結構上的選擇柵極為漏極端選擇柵極。
9.如權利要求8所述的立體垂直式存儲器的製造方法，還包含在形成該通道結構後移除該些選擇柵極部位的該些通孔中的部分該穿隧層及該通道層，以填入接觸插塞。
10.如權利要求9所述的立體垂直式存儲器的製造方法，還包含在填入該些接觸插塞後在該第一多層結構與該第二多層結構上方分別形成一條來源線與多條位線，其中該來源線與該第一多層結構上的該些接觸插塞電連接，每一該位線分別與該第二多層結構上的一該接觸插塞電連接。
11.如權利要求10所述的立體垂直式存儲器的製造方法，其中該來源線的材質包含鎢、鈦、鈷、鎳或是其合金等金屬材質。
12.如權利要求10所述的立體垂直式存儲器的製造方法，其中該位線的材質包含鎢、鈦、鈷、鎳或是其合金等金屬材質。
13.如權利要求1所述的立體垂直式存儲器的製造方法，其中該第一多層結構與該第二多層結構的最上層以外的該些介層空間中所形成的該些金屬層作為控制柵極。
14.如權利要求1所述的立體垂直式存儲器的製造方法，其中該些通孔是以反應性離子蝕刻製作工藝形成。
15.如權利要求1所述的立體垂直式存儲器的製造方法，其中該犧牲介層或該犧牲底層是以採用熱磷酸的溼蝕刻製作工藝來移除。
16.如權利要求1所述的立體垂直式存儲器的製造方法，還包含將該些金屬層延伸為階梯狀的疊層，以分別通過一字符線插塞與一字符線電連接。
17.如權利要求1所述的立體垂直式存儲器的製造方法，其中該第一多層結構與該第二多層結構的最上層的犧牲介層厚度約為下方其餘犧牲介層厚度的兩到三倍。
【文檔編號】H01L21/8247GK103545262SQ201210262579
【公開日】2014年1月29日 申請日期:2012年7月26日 優先權日:2012年7月11日
【發明者】林昭維, 陳輝煌, 陳志遠 申請人:力晶科技股份有限公司