一種SiGeHBT工藝中的PIS電容器及其製造方法

2023-06-09 01:44:41

專利名稱：一種SiGe HBT工藝中的PIS電容器及其製造方法
技術領域：
本發明涉及集成電路製造領域，特別是涉及一種SiGe HBT工藝中的PIS電容器。本發明還涉及一種SiGe HBT工藝中的PIS電容器的製造方法。
背景技術：
在射頻應用中，需要越來越高的器件特徵頻率，RFCMOS雖然在先進的工藝技術中可實現較高頻率，但還是難以完全滿足射頻要求，如很難實現40GHz以上的特徵頻率，而且先進工藝的研發成本也是非常高；化合物半導體可實現非常高的特徵頻率器件，但由於材料成本高、尺寸小的缺點，加上大多數化合物半導體有毒，限制了其應用。SiGe HBT則是超高頻器件的很好選擇，首先其利用SiGe與Si的能帶差別，提高發射區的載流子注入效率，增大器件的電流放大倍數；其次利用SiGe基區的高摻雜，降低基區電阻，提高特徵頻率 』另外SiGe工藝基本與矽工藝相兼容，因此SiGe HBT已經成為超高頻器件的主力軍。常規的SiGe HBT採用高摻雜的集電區埋層，以降低集電區電阻，另外採用深槽隔離降低集電區和襯底之間的寄生電容，改善HBT的頻率特性。該器件工藝成熟可靠，但主要缺點有:1。集電區外延成本高；2。深槽隔離工藝複雜，而且成本較高，功能單一。

發明內容
本發明要解決的技術問題是一種SiGe HBT工藝中的PIS電容器打破SiGe HBT工藝中沒有Pis電容相關結構的局限，使SiGe HBT工藝增加一種器件選擇。為解決上述技術問題，本發明的SiGe HBT工藝中的PIS電容器，包括:矽襯底、淺溝槽隔離、P阱、P型重摻雜區、氧化層、鍺矽外延層、隔離側牆、接觸孔和金屬線，所述矽襯底上具有淺溝槽隔離和P阱，所述P阱上具有P型重摻雜區，所述淺溝槽隔離與P阱、P型重摻雜區相鄰，所述P型重摻雜區上具有氧化層，所述氧化層上具有鍺矽外延層，所述隔離側牆與氧化層、鍺矽外延層相鄰，所述P阱和鍺矽外延層通過接觸孔引出連接金屬線作為電容器的兩端。所述P阱中具有硼。所述P型重摻雜區中具有硼或氟化硼。所述多晶矽外延層中具有硼或氟化硼。所述氧化層厚度為5納米 30納米。本發明SiGe HBT工藝中的PIS電容器的製作方法，包括:(I)在矽襯底上注入形成P阱；(2)製作淺溝槽隔離；(3) P型重摻雜注入形成P型重摻雜區；(4)沉積氧化層；(5)生長鍺矽外延層； (6)刻蝕，隔離牆生成；
(7)將P阱和鍺矽外延層通過接觸孔引出連接金屬線。實施步驟(I)時，注入雜質為硼，能量為50Kev 500Kev,劑量為5ellcm_2 5el3cm2。實施步驟(3)時，注入雜質為硼或者氟化硼，能量為5Kev 50Kev，劑量為5el4cm 2 Ie 17cm 2。實施步驟(5)時,注入雜質為硼或者氟化硼，能量條件為5Kev lOOKev、劑量為lel4cm 2 Ie 17cm 2。本發明的PIS電容器及其製造方法打破SiGe HBT工藝中沒有MOS相關結構的局限，使SiGe HBT工藝增加一種器件選擇。


下面結合附圖與具體實施方式
對本發明作進一步詳細的說明:圖1是本發明PIS電容器的示意圖。圖2是本發明PIS電容器製作方法的流程圖。圖3是本發明製作方法的示意圖一，顯示步驟(I) (3)的內容。圖4是本發明製作方法的示意圖二，顯示步驟(4)的內容。圖5是本發明製作方法的示意圖三，顯示步驟(5)的內容。圖6是本發明製作方法的示意圖四，顯示步驟(6)的內容。附圖標記說明I是矽襯底2是淺溝槽隔離3 是 P 阱4是P型重摻雜區5是氧化層6是鍺矽外延層7是隔離側牆8是接觸孔9是金屬線
具體實施例方式如圖1所示，本發明的PIS電容器，包括:矽襯底1、淺溝槽隔離2、P阱3、P型重摻雜區4、氧化層5、鍺矽外延層6、隔離側牆7、接觸孔8和金屬線8，所述矽襯底I上具有淺溝槽隔離2和P阱3，所述P阱3上具有P型重摻雜區4，所述淺溝槽隔離2與P阱3、P型重摻雜區4相鄰，所述P型重摻雜區4上具有氧化層5，所述氧化層5上具有鍺矽外延層6，所述隔離側牆7與氧化層5、鍺矽外延層6相鄰，所述P阱3和鍺矽外延層6通過接觸孔8引出連接金屬線9作為電容器的兩端。如圖2所示，本發明PIS電容器的製造方法的一實施例，包括:(I)如圖3所示，在矽襯底I上注入形成P阱3 ;(2)製作淺溝槽隔離2 ；
(3) P型重摻雜注入形成P型重摻雜區4 ；(4)如圖4所示，沉積氧化層5 ；(5)如圖5所示，生長鍺矽外延層6 ；(6)如圖6所示，刻蝕，隔離牆生成7 ；(7)將P阱3和鍺矽外延層6通過接觸孔7引出連接金屬線8，形成如圖1所示PIS電容器。以上通過具體實施方式
和實施例對本發明進行了詳細的說明，但這些並非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護範圍。
權利要求
1.一種SiGe HBT工藝中的PIS電容器，其特徵是，包括:矽襯底、淺溝槽隔離、P阱、P型重摻雜區、氧化層、鍺矽外延層、隔離側牆、接觸孔和金屬線，所述矽襯底上具有淺溝槽隔離和P阱，所述P阱上具有P型重摻雜區，所述淺溝槽隔離與P阱、P型重摻雜區相鄰，所述P型重摻雜區上具有氧化層，所述氧化層上具有鍺矽外延層，所述隔離側牆與氧化層、鍺矽外延層相鄰，所述P阱和鍺矽外延層通過接觸孔引出連接金屬線作為電容器的兩端。
2.按權利要求1所述的PIS電容器，其特徵是:所述P阱中具有硼。
3.按權利要求1所述的PIS電容器，其特徵是:所述P型重摻雜區中具有硼或氟化硼。
4.按權利要求1所述的PIS電容器，其特徵是:所述多晶矽外延層中具有硼或氟化硼。
5.按權利要求1所述的PIS電容器，其特徵是:所述氧化層厚度為5納米 30納米。
6.一種SiGe HBT工藝中的PIS電容器的製作方法，其特徵是，包括: (1)在矽襯底上注入形成P阱； (2)製作淺溝槽隔離； (3)P型重摻雜注入形成P型重摻雜區； (4)沉積氧化層； (5)生長鍺矽外延層； (6)刻蝕，隔離牆生成； (7)將P阱和鍺矽外延層通過接觸孔引出連接金屬線。
7.按權利要求6所述的製作方法，其特徵是:實施步驟(I)時，注入雜質為硼，能量為50Kev 500Kev，劑量為 5ellcm 2 5el3cm 2。
8.按權利要求6所述的製作方法，其特徵是:實施步驟(3)時，注入雜質為硼或者氟化刪，能量為5Kev 50Kev，劑量為5el4cm 2 Ie 17cm 2。
9.按權利要求6所述的製作方法，其特徵是:實施步驟(5)時，注入雜質為硼或者氟化刪，能量條件為5Kev lOOKev、劑量為lel4cm 2 lel7cm 2。
全文摘要
本發明公開了一種SiGe HBT工藝中的PIS電容器，包括矽襯底、淺溝槽隔離、P阱、P型重摻雜區、氧化層、鍺矽外延層、隔離側牆、接觸孔和金屬線，所述矽襯底上具有淺溝槽隔離和P阱，所述P阱上具有P型重摻雜區，所述淺溝槽隔離與P阱、P型重摻雜區相鄰，所述P型重摻雜區上具有氧化層，所述氧化層上具有鍺矽外延層，所述隔離側牆與氧化層、鍺矽外延層相鄰，所述P阱和鍺矽外延層通過接觸孔引出連接金屬線作為電容器的兩端。本發明還公開了所述PIS電容器的製作方法。本發明的PIS電容器及其製造方法打破SiGe HBT工藝中沒有PIS電容相關結構的局限，使SiGe HBT工藝增加一種器件選擇。
文檔編號H01L21/02GK103094361SQ20111034313
公開日2013年5月8日 申請日期2011年11月3日 優先權日2011年11月3日
發明者劉冬華, 段文婷, 錢文生, 胡君, 石晶 申請人:上海華虹Nec電子有限公司