一種特高壓雷電侵入波的監測系統及其監測方法與流程
2023-06-05 14:47:01
本發明涉及一種雷電流侵入波監測、數據記錄及傳輸方法，具體涉及一種特高壓雷電侵入波的監測系統及其監測方法。
背景技術：
對於目前大力發展的特高壓輸變電工程，在雷電監測方面存在著以下需求和問題：
1)特高壓線路的真實引雷能力如何評估。特高壓線路引雷能力準確描述是單位長度特高壓線路每年的平均落雷次數，目前雷電監測主要是採用雷電定位系統對特高壓線路建設前後的地閃密度進行長期監測，已獲得線路所經地區的雷電活動規律，以及特高壓線路建成後對該地區雷電活動的影響。雷電定位系統監測地閃次數時，無法判定有多少雷電擊中線路，因此它不能準確評估出特高壓線路的真實引雷能力。另一方面，正是缺乏特高壓線路遭受雷擊次數的運行監測數據，特高壓線路一直是採用新航線220kV線路多年運行經驗總結的引雷寬度計算公式，但是根據日本近年發布的其特高壓輸電線路(降壓500kV運行)遭受雷擊次數的監測數據，特高壓線路的引雷能力遠高於採用我國220kV新杭線總結的引雷寬度公式計算的結果。所以，特高壓輸電線路落雷次數是檢驗特高壓線路雷電性能理論評估方法的準確性以及線路防雷設計的有效性的基礎，開展相關的監測工作，具有重大的意義。
2)特高壓線路導線遭受雷電繞擊率的實際運行數據是多少。特高壓線路雷電繞擊率實際運行數據是評估特高壓線路雷電屏蔽措施的效果以及線路雷電屏蔽性能計算方法的基礎。開展相關的監測工作，對檢驗現有雷電屏蔽措施的有效性以及線路雷電屏蔽性能評估方法的準確性，具有重大的意義。
3)特高壓線路若發生了雷擊跳閘，如何判別線路的跳閘類型。目前我國500kV超高壓及特高壓線路雷電運行經驗看，對於判別線路發生雷擊跳閘的原因和類型方法，均是人工判別，分析是以經典理論為主，並結合雷電定位系統數據輔助分析，然而雷擊線路是一個複雜的物理過程，隨著電壓等級的提高，由於杆塔結構尺寸和高度等不同，線路遭受雷擊的機制和雷擊跳閘類型也發生了變化，本來通過準確地線路實際運行經驗來校核理論計算，結果目前運行情況卻採用理論計算來分析確定線路發生雷擊跳閘的原因和類型方法。這是一個很大的悖論，根本原因是目前缺乏判別超特高壓線路發生雷擊跳閘的原因和類型的監測裝置和手段。
4)特高壓線路遭受雷擊的雷電流波形和幅值分布是怎樣的規律。目前，在特高壓線路雷電性能仿真計算中，特高壓線路遭受雷擊的幅值分布均是採用我國220kV新杭線運行27年所總結的運行數據，雷電流波形則是採用2.6/50μs的標準波。這些數據對於特高壓線路，還是存在很大的爭議，因此，監測雷擊線路的雷電流波形和幅值分布規律是十分必要的，其對特高壓線路雷電性能仿真計算以及變電站雷電性能評估和優化設計均勻重要的意義和價值。
其中目標一的實現將會使得特高壓輸電線路防雷更有針對性：雷擊故障若主要是反擊引起，那麼設法降低接地電阻是最為有效地措施；若主要是繞擊引起的，那麼設法採取降低地線保護角等屏蔽措施則最為有效。目標二的實現可以獲得雷擊線路雷電流幅值分布規律，以及能分析計算出線路的實際耐雷水平，從而為防雷優化設計提供依據：若線路耐雷水平過高且雷擊跳閘率偏低，可採取降低線路空氣絕緣強度以節省線路造價；若線路耐雷水平偏低且雷擊跳閘率偏高，可採取一些抑制過電壓或增強絕緣的措施以確保特高壓輸電系統的安全可靠運行。目標三和四的實現是獲取特高壓線路實際運行中的引雷特性和繞擊特性的有效途徑。
因此，實現上述雷電監測目標是中國乃至世界架空輸電線路雷電監測技術的發展趨勢。
技術實現要素：
為解決上述現有技術中的不足，本發明的目的是提供一種特高壓雷電侵入波的監測系統及其監測方法，實現了雷電流的侵入波全波形測量和記錄。
本發明的目的是採用下述技術方案實現的：
本發明提供一種特高壓雷電侵入波的監測系統，所述系統包括3路A/D採集通道、現場可編程門陣列(FPGA)、ARM處理器、時鐘CLK、ZigBee串口、SD卡、內存DDR3和GPS模塊；其改進之處在於，所述3路A/D採集通道和GPS模塊均與現場可編程門陣列(FPGA)連接；所述時鐘晶片CLK、SD卡、內存DDR3和ZigBee串口均與ARM處理器連接。
進一步地，所述3路A/D採集通道包括串聯的分壓電阻、信號調理電路和A/D採集電路；每路A/D採集通道的採樣頻率為20MHz；現場可編程門陣列(FPGA)通過控制A/D採集電路進行同步數據採集，A/D採集電路的數據加序號後，通過數據總線同時傳送到現場可編程門陣列(FPGA)及先進先出隊列FIFO中，現場可編程門陣列(FPGA)控制先進先出隊列FIFO的寫入操作；ARM處理器再將內存DDR3分成六個區，把先進先出隊列FIFO中的數據距按照1、2、3通道的順序依次存儲到內存DDR3中；3路A/D採集通道正負幅值觸發，同時預採樣一個周期，記錄兩個周期數據。
進一步地，所述A/D採集電路採用AD9224晶片，最高採樣率為40MHz，最高信噪比為 68.3dB；
所述信號調理電路用於將待測信號通過放大、濾波轉換成A/D採集電路能夠識別的標準信號，包括電壓跟隨器和單端轉差分處理器；所述電壓跟隨器的輸出電壓等於輸入電壓幅度，對前級電路呈高阻狀態，對後級電路呈低阻狀態，對前後級電路起到隔離作用；所述單端轉差分處理器用於減小幹擾，抑制共模噪聲。
進一步地，所述GPS模塊通過串口通信獲取時間信息，包括年、月、日、時、分、秒以及秒脈衝，本地時鐘CLK通過秒脈衝的脈衝沿進行校時；開機後自動授時一次，然後在現場可編程門陣列(FPGA)內部以120MHz的時鐘頻率實現自守時計數功能，產生時、分、秒、微妙的信息；每24小時校時一次，並對中斷計數器和線程計數器進行清零；時間標定精度達到1us，累計計時誤差為200us/h。
進一步地，所述ARM處理器用於存儲讀到的數據，包括200*1024*1024的數組緩衝區；所述SD卡中的數據通過ZigBee串口傳輸給上位機。
本發明提供一種用特高壓雷電侵入波的監測系統進行監測的監測方法，其3路A/D採集通道採集傳感器探頭測得的電網上的電壓值，經過信號調理及採集電路後，轉換成數字量存入到內存DDR3中，ARM處理器將DDR3中的數據存儲到SD卡，並通過ZigBee數據傳輸到上位機進行波形顯示及數據分析；其改進之處在於，所述方法包括下述步驟：
步驟一：待測信號調理；
步驟二：同步數據採集、緩存及存儲；
步驟三：授時及自守時；
步驟四：數據傳輸。
進一步地，所述步驟一包括下述步驟：
1.1、電壓跟隨，用於緩衝、隔離和提高帶載能力；電壓隔離器輸出電壓等於輸入電壓幅度，並對前級電路呈高阻狀態，對後級電路呈低阻狀態，因而對前後級電路起到隔離作用；
1.2、採用單端轉差分處理器減小幹擾，抑制共模噪聲。
進一步地，所述步驟二包括下述步驟：
2.1、現場可編程門陣列(FPGA)控制3路A/D採集通道進行數據採集；
2.2、通過ARM處理器控制將採集到的數據緩存到內存DDR3中，並緩存到內存DDR3中的數據存儲到SD卡中。
進一步地，所述步驟2.1包括：外部嵌入式系統啟動採集後，現場可編程門陣列(FPGA)內部啟動採樣時鐘分頻任務，同時輸出A/D採集電路的採樣時鐘及先進先出隊列FIFO的寫 入時鐘；3路A/D採集通道正負幅值觸發，同時預採樣一個周期，記錄兩個周期數據；當3路A/D採集通道中一路的幅值觸發，將同時採集3路數據，並將A/D採集電路輸出的12位結果在先進先出隊列FIFO的寫入時鐘驅動下寫入先進先出隊列FIFO；再將內存DDR3分成六個區，把先進先出隊列FIFO中的數據按照1、2、3通道的順序依次存儲到內存DDR3中；當3路A/D採集通道均未觸發時，ARM處理器再將數據從內存DDR3中讀出，存儲到SD卡中。
進一步地，當採集的數據存入先進先出隊列FIFO時，在現場可編程門陣列(FPGA)中設定一個72位的寄存器adc_data_buf，用來緩存3路12位的數字數據，同時設定一個32位的寄存器write_data，用來存儲寫入先進先出隊列FIFO的數據；
首先判斷A/D採集電路的時鐘設定完成後，將3路12位的數字數據按照1、2、3通道的順序依次存入到寄存器adc_data_buf的0-35位，然後將寄存器adc_data_buf的1和2通道的數字數據前面各加上4位的通道數，變成32位數據後重新寫入到32位的寄存器write_data中；當下一次的數據來臨時，將3路12位的數字數據按照1、2、3通道的順序依次存入到寄存器adc_data_buf的36-71位，然後將第一次存儲的3通道數據和第二次存儲的一通道數據前面各加上4位的通道數，重新寫入到32位的寄存器write_data中，存入先進先出隊列FIFO中；
最後將第二次存儲的通道二數據和第三次存儲的通道三數據前各加上4位的通道數，重新寫入到32位的寄存器write_data中，寫入到先進先出隊列FIFO中，經過三次的寫先進先出隊列FIFO操作，將兩組12位三通道的數字數據寫入到了32位的先進先出隊列FIFO中。
進一步地，所述步驟2.2包括：在ARM處理器中，開闢200*1024*1024的數組緩衝區acqDataBuf，用於存儲讀到的數字數據，並申請transfer_length*total_record_frame_length的內存，用來讀取數組緩衝區中的數據，並寫入到SD卡中，其中total_record_frame_length表示一個文件記錄的幀數，為一組完整幀數，transfer_length表示一個幀數據的長度；
在中斷和線程開始時，首先計算出數組緩衝區acqDataBuf能夠記錄的完整幀數，用maxdataframe來表示，即200*1024*1024/transfer_length/total_record_frame_length＝maxdataframe；在中斷中設定計數器bufdataframe，用於計錄數組acqDataBuf中寫的完整幀數，在線程中設定計數器curdataframe，用於計錄寫入SD卡中的完整幀數；
當中斷來臨時，設定中斷正在執行標誌，防止一次中斷沒有執行完，而下一次中斷來臨，產生數據錯誤；當信號觸發時，首先判斷數組緩衝區acqDataBuf是否寫滿，如果寫滿，則覆蓋上一組數據，繼續寫入；如果沒有寫滿，則繼續寫入；每次向數組緩衝區中寫進一幀數據， 當寫進文件記錄的幀數據total_record_frame_length後，判斷數組緩衝區acqDataBuf是否寫滿，如果寫滿，則將中斷中計數器bufdatatframe歸零，否則中斷中計數器bufdatatframe加1，最後設定中斷結束標誌；
當信號不觸發時，執行寫SD卡線程；判斷bufdataframe-curdataframe＝rnt是否大於等於零，如果不是，則將可記錄最大完整幀數maxdataframe+數組緩衝區已寫入完整幀數bufdataframe-SD卡中已寫入完整幀數curdataframe＝rnt；再判斷rnt>0，即是否有數據未寫入到SD卡中，表示還有數據未寫入到SD卡中，則將數組緩衝區acqDataBuf中的數據存儲到申請的內存中，線程計數器curdataframe加1，啟動中斷操作，然後將內存DDR3中的數據寫入到SD卡中，如果不是，則再繼續進行中斷操作；其中rnt表示數組緩衝區acqDataBuf中，未寫入到SD卡的幀數。
進一步地，所述步驟三中授時及自守時採用GPS模塊實現；所述GPS模塊通過串口通信獲取時間信息，包括年、月、日、時、分、秒以及秒脈衝，本地時鐘CLK通過秒脈衝的脈衝沿進行校時；開機後自動授時一次，然後在現場可編程門陣列(FPGA)內部以120MHz的時鐘頻率實現自守時計數功能，產生時、分、秒、微妙的信息；每24小時校時一次，並對中斷計數器和線程計數器進行清零；時間標定精度達到1us，累計計時誤差為200us/h。
進一步地，所述步驟四的數據傳輸是將存儲到SD卡中的數據需要傳送給上位機，由上位機進行數據分析，所述數據傳輸採用ZigBee批量數據傳輸實現，所述ZigBee批量數據傳輸的傳輸距離達到1000m；
ZigBee文件傳輸格式包括起始符、指令、結束符和檢驗位lrc；其中檢驗位lrc為所有發送的字節經過求和取反再加1得到；
首先在ARM處理器中創建ZigBee傳輸線程，用於進行ZigBee操作，然後設定數據傳輸結束標誌，用於標明文件是否傳輸完成；設定傳輸的數據文件大小為256，用於表示ZigBee一次發送的字節數；設定循環發送的次數File_Pack_Num為8，一包文件為File_Size*File_Pack_Num字節，即2KB；設定文件包數file_number；設定兩個數組緩衝區buffer及文件緩衝區file_buf，所述數組緩衝區buffer用於存儲處理器的指令，所述文件緩衝區file_buf用於傳輸數據；
判斷是否檢測到起始符和結束符，如果未檢測到，則向上位機發送指令錯誤Test_Error命令，提示上位機發送指令錯誤；如果檢測到，則繼續判斷上位機發送過來的檢驗位與處理器通過計算獲得的檢驗位lrc是否相同，如果不同則向上位機發送指令錯誤Test_Error命令，如果相同，則選擇文件傳輸程序；
從上位機發送的指令中獲取需要發送的包數，判斷要求是否發送的是第一包文件，如果是，則獲取需要傳輸的文件名路徑並打開文件，進行文件傳輸，如果文件未打開，則向上位機發送不能打開文件命令；當要求發送第一包文件或文件的結束符上位機未接收到時，才打開文件，其餘的狀況下，不打開文件；如果要求發送的不是第一包文件，則傳輸相應的包數的文件，每次發送文件大小File_Size的字節，循環發送的次數File_Pack_Num；在傳輸的過程中，如果發生一包數據不全的情況，上位機將發送指令，重發此包數據；最後一包數據不足文件大小時，則用0x00補全；
當傳輸完成時發送Over標誌，並用0x00補全文件大小時，並進行數組緩衝區buffer和文件緩衝區file_buf的清空，關閉文件，文件傳輸完成標誌Tran_File_Over進行更新；如果上位機未接收到結束標誌Over，此時文件傳輸完成標誌Tran_File_Over已進行更新，則當再次接收到上位機的指令後，重新打開文件，發送最後一包數據；
如果最後一包數據不僅僅有Over指令，還包括文件中的數據，當上位機未接收到Over指令時或最後一包數據不完整，則重新發送這一包數據；但是當ARM處理器發送完文件後，所有標誌已經初始化，數組已經清空，文件已經關閉，無法獲取文件的路徑，需要重新打開文件；
在進行文件傳輸時，現場可編程門陣列(FPGA)和ARM處理器向上位機發送的指令，如果不足文件大小，則要用0x00補全，再發送給上位機。
本發明提供的技術方案具有的優異效果是：
本發明提供了一種雷電流侵入波監測及數據記錄、傳輸方法，利用現場可編程門陣列(FPGA)的高集成度、高速及高可靠性的特點，實現了雷電流的侵入波全波形測量和記錄。雷電流全波形測量主要是採用幅值觸發採集和存儲雷電流侵入波發生前後波形數據，實時記錄雷電流的幅值、極性以及時間。
本發明利用現場可編程門陣列(FPGA)實現同時採集3路數據，每路A/D採集通道的採樣頻率高達20MHz，每路A/D均採用了高低電平的單獨觸發，當任意一路實現幅值觸發時，將同時記錄3路A/D的數據。
精確授時及自守時技術：本發明採用了GPS模塊授時，通過串口通信獲取時間信息，包括年、月、日、時、分、秒、以及秒脈衝，本地時鐘通過秒脈衝的脈衝沿進行校時。開機後自動授時一次，然後在FPGA內部以120MHz的時鐘頻率實現自守時計數功能，產生時、分、秒、微妙的信息。每24小時校時一次，並對計數器進行清零。時間標定精度可達到1us，累 計計時誤差為200us/h。
ZigBee批量數據傳輸技術：本發明採用了ZigBee將SD卡中的數據進行上傳，ZigBee批量數據傳輸的傳輸距離達到1000m，通過特定的算法，解決了ZigBee傳輸數據的數據量小及穩定性差的特點，實現了ZigBee批量數據的穩定、快速的傳輸。
附圖說明
圖1是本發明提供的特高壓雷電侵入波的監測系統框圖；
圖2是本發明提供的ARM處理器中的中斷流程圖；
圖3是本發明提供的SD卡線程執行流程圖；
圖4是本發明提供的數據正常時的波形圖；
圖5是本發明提供的數據錯誤時的波形圖；
圖6是本發明提供的電壓跟隨器引腳連接示意圖；(包含C69和C70的最下面的兩個小圖是電壓跟隨器電源部分的濾波電路)
圖7是本發明提供的單端轉差分處理器引腳連接是意圖；(包含C85、C86的兩幅小圖為單端轉差分處理器的電源濾波電路，包含R74圖是單端轉差分處理器的參考電壓選擇電路)
圖8是本發明提供的AD9224晶片引腳連接是意圖；(包含C122和C123的下面的兩幅小圖是AD9224晶片的電源濾波電路)
圖9是本發明提供的ZigBee批量數據傳輸流程圖。
具體實施方式
下面結合附圖對本發明的具體實施方式作進一步的詳細說明。
以下描述和附圖充分地示出本發明的具體實施方案，以使本領域的技術人員能夠實踐它們。其他實施方案可以包括結構的、邏輯的、電氣的、過程的以及其他的改變。實施例僅代表可能的變化。除非明確要求，否則單獨的組件和功能是可選的，並且操作的順序可以變化。一些實施方案的部分和特徵可以被包括在或替換其他實施方案的部分和特徵。本發明的實施方案的範圍包括權利要求書的整個範圍，以及權利要求書的所有可獲得的等同物。在本文中，本發明的這些實施方案可以被單獨地或總地用術語「發明」來表示，這僅僅是為了方便，並且如果事實上公開了超過一個的發明，不是要自動地限制該應用的範圍為任何單個發明或發明構思。
本發明提供一種特高壓雷電侵入波的監測系統，其框圖如圖1所示，包括3路A/D採集 通道、現場可編程門陣列(FPGA)、ARM處理器、時鐘CLK、ZigBee串口、SD卡、內存DDR3和GPS模塊；所述3路單通道支路、SD卡、內存DDR3和GPS模塊均與現場可編程門陣列(FPGA)連接；所述時鐘晶片CLK和ZigBee串口均與ARM處理器連接。
所述3路A/D採集通道包括串聯的分壓電阻、信號調理電路和A/D採集電路；每路A/D採集通道的採樣頻率為20MHz；現場可編程門陣列(FPGA)通過控制A/D採集電路進行同步數據採集，A/D採集電路的數據加序號後，通過數據總線同時傳送到現場可編程門陣列(FPGA)及先進先出隊列FIFO中，現場可編程門陣列(FPGA)控制先進先出隊列FIFO的寫入操作；再將內存DDR3分成六個區，把先進先出隊列FIFO中的數據距按照1、2、3通道的順序依次存儲到內存DDR3中；3路A/D採集通道正負幅值觸發，同時預採樣一個周期，記錄兩個周期數據。
A/D採集電路採用AD9224晶片，最高採樣率為40MHz，最高信噪比為68.3dB；
所述信號調理電路用於將待測信號通過放大、濾波轉換成A/D採集電路能夠識別的標準信號，包括電壓跟隨器和單端轉差分處理器；所述電壓跟隨器的輸出電壓等於輸入電壓幅度，對前級電路呈高阻狀態，對後級電路呈低阻狀態，對前後級電路起到隔離作用；所述單端轉差分處理器用於減小幹擾，抑制共模噪聲。
精確授時及自守時技術：GPS模塊通過串口通信獲取時間信息，包括年、月、日、時、分、秒以及秒脈衝，本地時鐘CLK通過秒脈衝的脈衝沿進行校時；開機後自動授時一次，然後在現場可編程門陣列(FPGA)內部以120MHz的時鐘頻率實現自守時計數功能，產生時、分、秒、微妙的信息；每24小時校時一次，並對中斷計數器和線程計數器進行清零；時間標定精度達到1us，累計計時誤差為200us/h。
所述ARM處理器用於存儲讀到的數據，包括200*1024*1024的數組緩衝區；所述SD卡中的數據通過ZigBee串口傳輸給上位機。
本發明還提供一種特高壓雷電侵入波的監測系統的監測方法，包括：
一、高速數據的採集、緩存及存儲
由於數據量過大，為了實現對連續的數據流進行緩存，防止在進機和存儲操作時丟失數據，所以開闢了一個32位，32KB的FIFO，當外部嵌入式系統啟動採集後，FPGA內部啟動採樣時鐘分頻任務，同時輸出A/D轉換的採樣時鐘及FIFO的寫入時鐘。3路獨立A/D採集通道正負幅值觸發，同時預採樣一個周期，記錄兩個周期數據。當3路通道中只要一路的幅值觸發，將同時採集3路數據，並將A/D轉換輸出的12位結果在FIFO的寫入時鐘驅動下寫入FIFO。再將DDR3分成六個區，把FIFO中的數據距按照1、2、3通道的順序依次存儲到 DDR3中。當3路通道均未觸發時，處理器再將數據從DDR3中讀出，存儲到SD卡中。當2個1G大的DDR3存儲滿後，那麼如果再此觸發，數據將不會寫入到DDR3中。這樣先將觸發時A/D採集的數據存儲到FIFO，寫入DDR3，當未觸發時再將DDR3中的數據轉存到SD卡中，而不是直接將A/D採集的數據寫入到SD卡中，可以減少連續觸發時數據的丟失。雷電可能會有連續觸發，但不可能一直觸發，1S可能連續觸發2-3次，但間隔時間一般較長，有時多達1個月也不會觸發，通過此方法可滿足此要求。
1、由於FIFO和DDR3均為32位寬，而系統採集的是3路12位的A/D數據，因此為了方便將3路12位的A/D數據存入FIFO中，在FPGA程序中設定了一個72位的寄存器adc_data_buf，用來緩存3路12位的A/D數據。也設定了一個32位的寄存器write_data，用來存儲寫入FIFO的數據。
首先判斷A/D的時鐘設定完成後，將3路12位的A/D數據按照1、2、3通道的順序依次存入到寄存器adc_data_buf的0-35位，然後將寄存器adc_data_buf的1和2通道的A/D數據前面各加上4位的通道數，變成32位數據後重新寫入到32位的寄存器write_data中，恰好是FIFO的寬度，方便存入。當下一次的數據來臨時，將3路12位的A/D數據按照1、2、3通道的順序依次存入到寄存器adc_data_buf的36-71位，然後將第一次存儲的3通道數據和第二次存儲的一通道數據前面各加上4位的通道數，重新寫入到32位的寄存器write_data中，存入FIFO中。
最後再將第二次存儲的通道二數據和第二次存儲的通道三數據前各加上4位的通道數，重新寫入到32位的寄存器write_data中，寫入到FIFO中，這樣經過三次的寫FIFO操作，將兩組12位三通道的A/D數據寫入到了32位的FIFO中。
2、在ARM Cortex-A9處理器中，開闢了一個200*1024*1024的數組緩衝區acqDataBuf，用來存儲讀到的數據，並申請了transfer_length*total_record_frame_length的內存，用來讀取數組acqDataBuf中的數據，並寫入到SD卡中，其中total_record_frame_length表示一個文件記錄的幀數，為一組完整幀數，transfer_length表示一個幀數據的長度。
在程序中開了一個中斷和一個線程，中斷用來檢測是否信號觸發，當信號觸發時，通過直接內存存取DMA讀取DDR3中的數據，存儲到數組緩衝區acqDataBuf中；當信號沒觸發時，線程將控制數據寫入到SD卡中。這樣做可以避免由於寫入SD卡的速度過慢而產生數據丟失。
在中斷和線程開始之，首先計算出數組acqDataBuf能夠記錄多少組完整的幀數，用maxdataframe來表示，即200*1024*1024/transfer_length/total_record_frame_length＝ maxdataframe。在中斷中設定了一個計數器bufdataframe，用來計錄數組acqDataBuf中寫的完整幀數，在線程中設定了一個計數器curdataframe，用來計錄寫入SD卡中的完整幀數。
當中斷來臨時，設定中斷正在執行標誌，防止一次中斷沒有執行完，而下一次中斷來臨，產生數據錯誤。當信號觸發時，首先判斷是否數組緩衝區acqDataBuf應經寫滿，如果寫滿，則覆蓋掉上一組數據，繼續寫入，如果沒有寫滿，則繼續寫入。每次向數組中寫進去一幀數據，當寫進total_record_frame_length幀數據後，判斷是否數組緩衝區acqDataBuf寫滿，如果寫滿，則將bufdatatframe歸零，否則bufdatatframe加一，最後設定中斷結束標誌，ARM處理器中的中斷流程圖如圖2所示。
當信號不觸發時，執行寫SD卡線程。判斷bufdataframe-curdataframe＝rnt是否大於等於零，如果不是，則將maxdataframe+bufdataframe-curdataframe＝rnt。再判斷是否rnt>0，如果是，則將數組acqDataBuf中的數據存儲到申請的內存中，curdataframe加一，啟動中斷操作，然後將內存中的數據寫入到SD卡中，如果不是，則再繼續進行中斷操作。判斷是否rnt>0，是為了判斷是否有數據未寫入到SD卡中，rnt>0，表示還有數據未寫入到SD卡中，如圖3所示。數距正常時的波形和數據錯誤時的波形分別如圖4和5所示。
二、精確授時及自守時技術
本發明採用了GPS模塊授時，通過串口通信獲取時間信息，包括年、月、日、時、分、秒、以及秒脈衝，本地時鐘通過秒脈衝的脈衝沿進行校時。開機後自動授時一次，然後在FPGA內部以120MHz的時鐘頻率實現自守時計數功能，產生時、分、秒、微妙的信息。每24小時校時一次，並對計數器進行清零。時間標定精度可達到1us，累計計時誤差為200us/h。
三、高速信號調理及採集電路
1、信號調理就是將待測信號通過放大、濾波等操作轉換成採集設備能夠識別的標準信號，以便進行進一步處理。電路中含2個高精度運算放大器，依次對信號進行電壓跟隨和單端轉差分處理。
第一部分為一個電壓跟隨器，起緩衝、隔離、提高帶載能力的作用。電壓隔離器輸出電壓近似輸入電壓幅度，並對前級電路呈高阻狀態，對後級電路呈低阻狀態，因而對前後級電路起到「隔離」作用；其引腳示意圖如圖6所示。
第二部分為單端轉差分處理。由於採樣的最高頻率為20MHz，採用了高速的A/D晶片AD9224，為了減小幹擾，抑制共模噪聲，採用了單端轉差分的技術。其引腳示意圖如圖7所示。
2、A/D採集電路主要採用了AD9224晶片，此晶片最高採樣率高達40MHz，高達68.3dB 的信噪比。其引腳示意圖如圖8所示。
四、ZigBee批量數據傳輸技術
存儲到SD卡中的數據需要傳送給上位機，由上位機進行數據分析。採用了ZigBee進行數據傳輸，傳輸距離可達1000m。但是由於ZigBee傳輸是串口傳輸，在傳輸的穩定性上有所欠缺，當傳輸批量數據時，將會發生數據丟失，所以在處理器中創建了一個線程，實現了上位機與處理器的交互，並進行了相應的穩定傳輸協議設定。
ZigBee傳輸時，如果一次傳輸數據量過大，將很容易發生丟數據的現象，如果發送一次少量數據，就檢測一次將會影響傳輸的效率。在傳輸協議中，設定ZigBee通過每次發送少量數據，多次發送再檢測的模式，實現了高效率，快速穩定的ZigBee傳輸。
ZigBee文件傳輸格式包括起始符、指令、結束符、檢驗位。其中檢驗位為所有發送的字節經過求和取反再加一得到。
首先在處理器中創建一個ZigBee傳輸線程，用來進行ZigBee操作。然後設定標誌Tran_File_Over，用來標明文件是否傳輸完成；設定File_Size為256，用來表示ZigBee一次發送的字節數；設定File_Pack_Num為8，表示循環發送的次數，這樣一包文件就為File_Size*File_Pack_Num字節，即2KB；設定變量file_number，用來表示包數；設定兩個數組buffer及file_buf，buffer用來存儲處理器的指令，file_buf用來傳輸數據。
首先判斷是否檢測到起始符和結束符，如果未檢測到，則向上位機發送Test_Error命令，提示上位機發送指令錯誤；如果檢測到，則繼續判斷上位機發送過來的檢驗位與處理器通過計算獲得的檢驗位lrc是否相同，如果不同則向上位機發送Test_Error命令，如果相同，則在選擇文件傳輸程序。經過這些判斷，表明上位機發送的指令是可用的。
然後從上位機發送的指令中獲取需要發送的包數，判斷要求是否發送的是第一包文件，如果是，則獲取需要傳輸的文件名路徑並打開文件，進行文件傳輸，如果文件未打開，則向上位機發送can’t open the file。只有當要求發送第一包文件或文件的結束符上位機未接收到時，才打開文件，其餘的狀況下，不打開文件，這樣做可以減少打開文件花費的時間，加快文件的傳輸速度。如果要求發送的不是第一包文件，則傳輸相應的包數的文件，每次發送File_Size字節，循環發送File_Pack_Num次。根據上位機發送來的包數，定位文件指針的位置，傳輸相應位置的數據，這樣可以把一個批量數據進行分割，實現批量數據的傳輸。在傳輸的過程中，如果發生一包數據不全的情況，上位機將發送指令，重發這包數據；最後一包數據可能不足File_Size個，則用0x00補全。
當傳輸完成時發送Over標誌，並用0x00補全File_Size個。並進行數組buffer和file_buf 的清空，關閉文件，文件傳輸完成標誌Tran_File_Over進行更新。如果上位機未接收到結束標誌Over，此時文件傳輸完成標誌Tran_File_Over已進行了更新，則當再次接收到上位機的指令後，可重新打開文件，發送最後一包數據。
如果最後一包數據不僅僅有Over指令，還包括文件中的數據，當上位機未接收到Over指令時或最後一包數據不完整，則需要重新發送這一包數據。但是當處理器發送完文件後，所有標誌已經初始化，數組已經清空，文件已經關閉，無法獲取文件的路徑，所以需要重新打開文件。
在進行文件傳輸時，所有處理器向上位機發送的指令，如果不足File_Size個，則要用0x00補全，再發送給上位機。其流程圖如圖9所示。
以上實施例僅用以說明本發明的技術方案而非對其限制，儘管參照上述實施例對本發明進行了詳細的說明，所屬領域的普通技術人員依然可以對本發明的具體實施方式進行修改或者等同替換，這些未脫離本發明精神和範圍的任何修改或者等同替換，均在申請待批的本發明的權利要求保護範圍之內。