避免電腦裝置硬體偵詢信號異常之控制裝置的製作方法

2023-06-05 14:35:41

專利名稱：避免電腦裝置硬體偵詢信號異常之控制裝置的製作方法
技術領域：
本實用新型關於一種偵測電腦裝置異常之技術，特別是關於一種可避免電腦裝置的集成元件在執行硬體偵詢時所可能發生偵測到異常信號之控制裝置。
背景技術：
由於電腦系統的功能越來越強，其硬體架構也隨之日益複雜。為了要因應此一需求，業者莫不極力在有限的組件布設面積、有限的組件腳位等條件下，開發出高效能及高品質的電腦裝置。例如，在目前所使用之大部份電腦系統所使用之集成元件中，經常會採用到多任務腳位之設計。


圖1所示，是目前所使用之電腦系統簡化示意圖。在該電腦系統中，其中央處理單元10經由一系統總線(Host Bus)連接至一北橋橋接器11。該北橋橋接器11一般稱為主橋接器(Host Bridge)或稱為北橋(North Bridge)。一主存儲器12經由內存總線(Memory Bus)連接於該北橋橋接器11，而一AGP顯示裝置13則透過AGP(Accelerated Graphic Port)總線連接於該北橋橋接器11。
該北橋橋接器11與一南橋橋接器14之間則是經由高速總線(例如數據傳輸率可達每秒266MB之V-Link Bus)連接，該南橋橋接器14一般又稱為南橋(SouthBridge)。該南橋橋接器14再通過PCI總線(Peripheral ComponentInterconnect Bus)連接多個PCI插槽15。通過該PCI插槽15可供不同功能之PCI裝置(未示)插接。該南橋橋接器14另經IDE總線(IDE Bus)連接一符合IDE界面標準之外部裝置16(例如一光碟機或數字雷射視盤機)。
在上述之電腦系統簡化架構中，一多頻多任務時脈產生器17(ClockGenerator)可產生各種不同之時脈信號至前述各相關構件中作為工作時脈信號。
在目前電腦系統所使用之多任務腳位之設計中，其中之一為硬體偵詢(Hardware Strapping)之設計，其技術通常是在集成元件中配置有硬體偵詢腳位(Hardware Strapping PIN)，並且將該腳位定義為多任務腳位，在系統重置(Reset)之升緣(Rising Edge)或降緣(Falling Edge)時，該腳位會先鎖定信號，決定硬體初始狀態值，再於該重置周期結果後，再將該腳位之定義回復為原來的預設腳位功能。由於該硬體偵詢腳位系屬多任務腳位，故經常會在電腦系統連接有外部裝置時，即很可能會產生狀態誤判的問題。
例如以圖1所示之電腦系統簡化示意圖中，該時脈產生器17(例如以8375時脈產生器ICS950902為例)之硬體偵詢腳位共有三處，其一為第6腳位(Model_SEL)、其二為第7腳位(CPU_SEL)、其三為第10腳位(FS1)，其中該第10腳位(FS1)分別連接於中央處理單元110及南橋橋接器14，在電源啟始(PowerOn)時，該時脈產生器17之第10腳位(FS1)會偵詢中央處理單元10所發出之訊號，以使該時脈產生器17提供正確的工作頻率f1(例如100/133MHz)給該中央處理單元10，然後該時脈產生器17之第10腳位(FS1)會轉為輸出腳位，以提供南橋橋接器14之PCI總線所需之工作頻率f2(例如33MHz)。
又例如該南橋橋接器14(以8375南橋晶片組為例)之一硬體偵詢腳位SDA1分別連接於該中央處理單元10之一輸出腳位Y3及一外部裝置16之一訊號腳位SDA1』。在電源啟始(Power On)時，該南橋橋接器14之硬體偵詢腳位SDA1會偵詢中央處理單元10之訊號腳位Y3所發出之訊號，以決定系統開機時中央處理單元10要以多少倍頻來工作，然後該南橋橋接器14之硬體偵詢腳位SDA1會轉為輸出腳位，以作為該外部裝置16與南橋橋接器14問之訊號腳位。
在正常情況下，當該南橋橋接器14之硬體偵詢腳位SDA1在偵詢中央處理單元10時，應會接收到該中央處理單元10所產生之低態準位信號。但如果外部裝置16中之訊號腳位SDA1』內部設有拉升電阻(Pull-High Resistor)，則該南橋橋接器14之硬體偵詢腳位SDA1在偵詢中央處理單元10時，該外部裝置16仍處於初始(Initial)階段，以致於該南橋橋接器14之硬體偵詢腳位SDA1在偵詢時即偵測到錯誤的訊號。除此之外，如果該外部裝置16與南橋橋接器14、中央處理單元10之間在時序設計方面未搭配好的話，亦同樣會有前述硬體偵詢腳位在進行偵詢時偵測到錯誤訊號之狀況。除了所舉例說明之電腦系統具有此種問題之外，事實上在許多以數位訊號為基礎、以及需要連接外部裝置的控制裝置、儀器裝置中亦皆會遭遇到此類之問題。

發明內容
因此，實有必要針對前述現有技術所存在之問題提出解決之方案。故本實用新型之主要目的即是提供一種可避免電腦裝置硬體偵詢信號異常之控制裝置，用以解決電腦裝置在執行硬體偵詢功能時所可能發生偵測到錯誤信號之問題。
本實用新型之另一目的即是提供一種可避免電腦裝置在進行硬體偵詢時與外部裝置產生信號互相衝突之控制裝置，以保證該硬體偵詢時栓鎖信號之正確性。
本實用新型為解決現有技術之問題所採用之技術手段是在該電腦裝置中具有硬體偵詢功能之集成元件之硬體偵詢腳位與一連接於該電腦裝置之外部裝置之訊號腳位間具有一硬體偵詢異常防制電路，通過該硬體偵詢異常防制電路使該電腦裝置於電源啟始時，將外部裝置之訊號腳位與中央處理單元之訊號腳位作訊號隔離。該集成元件為該電腦裝置中之橋接器，而該外部裝置是經由IDE總線連接於該橋接器之電子外圍裝置。
本實用新型照先前技術之功效方面，本實用新型可在電腦裝置於電源啟始階段並執行硬體偵詢之功能時，有效避免偵測到錯誤信號之狀況，如此可確保電腦裝置在正確的操作條件下運作。
以下結合附圖以及具體實施例對本實用新型作進一步詳細說明圖1為目前所使用之電腦系統簡化示意圖；圖2為本實用新型應用在一電腦裝置中之簡化電路功能方塊圖；圖3為本實用新型之硬體偵詢異常防制電路之一實施例電路圖；圖4為本實用新型之硬體偵詢異常防制電路之另一實施例電路圖。
具體實施方式
本實用新型所提供之避免硬體偵詢異常之技術可結合應用在一電腦裝置中，在該電腦裝置中包括有一中央處理單元、至少一硬體偵詢腳位之集成元件、以及一連接於該電腦裝置之外部裝置，其中該集成元件之硬體偵詢腳位為一多任務腳位，其可在電源啟始時產生一硬體偵詢信號至該中央處理單元，再於偵詢完成後連接於該外部裝置之一訊號腳位。該集成元件為該電腦裝置中之橋接器，而該外部裝置經由一總線連接於該橋接器之電子外圍裝置，例如經由IDE總線而連接至該橋接器之光碟機或數字雷射視盤。
圖2為本實用新型應用在一電腦裝置中之簡化電路功能方塊圖。圖中該電腦裝置中包括有一中央處理單元10、一具有硬體偵詢腳位之集成元件(即南橋橋接器14)、以及一連接於該電腦裝置之外部裝置16，其中該南橋橋接器14之硬體偵詢腳位SDA1為一多任務腳位，其可在電源啟始時產生一硬體偵詢信號S1至該中央處理單元10，再於偵詢完成後連接於該外部裝置16之一訊號腳位SDA1』。
在本實用新型中，南橋橋接器14之硬體偵詢腳位SDA1與外部裝置16之訊號腳位SDA1』間配置有一硬體偵詢異常防制電路2。通過該硬體偵詢異常防制電路2使該電腦裝置於電源啟始時，將外部裝置16之訊號腳位SDA1』與中央處理單元10之訊號腳位Y3作訊號隔離。
故當該南橋橋接器14之硬體偵詢腳位SDA1在電源啟始時，可以正常偵詢中央處理單元10之訊號腳位Y3所發出之訊號，以決定系統開機時，中央處理單元10要以多少倍頻來工作。而在偵詢程序完成後，該硬體偵詢異常防制電路2再適時地解除隔離狀態，以將該南橋橋接器14之硬體偵詢腳位SDA1與外部裝置16之訊號腳位SDA1』予以連接，使該南橋橋接器14之硬體偵詢腳位SDA1順利轉為輸出腳位，以將輸出訊號送至該外部裝置16之訊號腳位SDA1』。
而在該電源啟始及南橋橋接器14之硬體偵詢腳位SDA1向中央處理單元10進行偵詢程序中，該外部裝置16也同時進行初始(Initial)階段。故在該南橋橋接器14之硬體偵詢腳位SDA1完成偵詢程序後，該外部裝置16也完成初始化之作業。故通過該硬體偵詢異常防制電路2可以使得南橋橋接器14在執行硬體偵詢功能時，有效避開外部裝置之裝置初始時間，以避免信號互相衝突。
圖3為圖2中硬體偵詢異常防制電路之實施例電路圖，在此一實施例中，該硬體偵詢異常防制電路2包括有數個電阻R21~R24、以及第一開關組件Q21、第二開關組件Q22。該第一開關組件Q21及第二開關組件Q22可採用電晶體，其中該第一開關組件Q21之基極端經由電阻R21連接於南橋橋接器14之硬體偵詢腳位SDA1，其集電極端經由電阻R22連接於電源端+Vs，另經由電阻R23連接於第二開關組件Q22之基極端。而該第二開關組件Q22之集電極端經由電阻R24連接於電源端+Vs，且亦連接於外部裝置16之訊號腳位SDA1』。
當該南橋橋接器14之硬體偵詢腳位SDA1在電源啟始時，可以正常偵詢中央處理單元10之訊號腳位Y3所發出之訊號，而在偵詢程序完成後，通過該電阻R21~R24、以及第一開關組件Q21、第二開關組件Q22所組成之硬體偵詢異常防制電路2再適時地將該南橋橋接器14之硬體偵詢腳位SDA1與外部裝置16之訊號腳位SDA1』予以連接。如此即不會造成該南橋橋接器14之硬體偵詢腳位SDA1在偵詢中央處理單元10時偵測到錯誤信號。
圖4為硬體偵詢異常防制電路之另一實施例電路圖，在此一實施例中，該硬體偵詢異常防制電路3系包括有數個電阻R31~R36、以及一開關組件Q31。其中該開關組件Q31可採用MOS電晶體，其源極端連接於該中央處理單元10之訊號腳位Y3，而其閘極端經由電阻R32連接於一第一電源端+2.5Vs，而其洩極端則經由電阻R33連接於一參考電位，本實施例中該參考電位為一接地電位G。而該南橋橋接器14之硬體偵詢腳位SDA1則經由一拉低電阻R35連接至該接地電位G，並經由一電阻R36連接於該外部裝置16之訊號腳位SDA1』。該拉低電阻R35之阻值例如可為2.7KΩ，其功能是作為緩衝電阻。
故通過該硬體偵詢異常防制電路3可以使得南橋橋接器14在執行硬體偵詢功能時，可在外部裝置16之初始過程中，以等效拉低(Pull Low)阻抗來強迫中央處理單元10之訊號腳位Y3送出之訊號能迅速轉態成高態或低態準位，以保證偵詢信號之正確性。在該實施例中是以拉低阻抗作實施例說明，當然在實際應用時，亦可依據信號準位狀況或該外部裝置內部具有的拉低或拉升電阻，而以拉升(Pull High)阻抗來達到確保信號正確性之目的。
通過上述之本實用新型實施例可知，本實用新型確可在電腦裝置執行硬體偵詢之功能時，有效避免偵測到錯誤信號之狀況。故在電腦技術或其它數字裝置之應用方面極具利用價值。
以上之實施例說明，僅為本實用新型之較佳實施例說明，凡精通該技術者當可依據本實用新型之上述實施例說明而作其它種種之改良及變化。然而這些依據本實用新型實施例所作的種種改良及變化，當仍屬於本實用新型之創作精神及以下所界定之權利保護範圍內。
權利要求1.一種避免電腦裝置硬體偵詢信號異常之控制裝置，該電腦裝置中包括有一中央處理單元、至少一硬體偵詢腳位之集成元件、以及一連接於該電腦裝置之外部裝置，其中該集成元件之硬體偵詢腳位為一多任務腳位，其可在電源啟始時產生一硬體偵詢信號至該中央處理單元，再於偵詢完成後連接於該外部裝置之一訊號腳位，其特徵在於該集成元件之硬體偵詢腳位與外部裝置之訊號腳位間具有一硬體偵詢異常防制電路，通過該硬體偵詢異常防制電路使該電腦裝置於電源啟始時，將外部裝置之訊號腳位與中央處理單元之訊號腳位作訊號隔離。
2.如權利要求1所述之控制裝置，其特徵在於該集成元件為該電腦裝置中之橋接器，而該外部裝置是經由一總線連接於該橋接器之電子外圍裝置。
3.如權利要求2所述之控制裝置，其特徵在於該橋接器為該電腦裝置之南橋橋接器，該南橋橋接器經由一IDE總線與該外部裝置連接。
4.如權利要求1或2或3所述之控制裝置，其特徵在於該硬體偵詢異常防制電路中包括至少一開關組件，以使該電腦裝置於電源啟始及該集成元件向中央處理單元進行硬體偵詢時，將外部裝置之訊號腳位與中央處理單元之訊號腳位作訊號隔離，以避免該集成元件與中央處理單元間之偵詢信號與該外部裝置在裝置初始時所產生之信號互相衝突。
5.如權利要求1或2或3所述之控制裝置，其特徵在於該硬體偵詢異常防制電路中包括一緩衝電阻，該緩衝電阻之一端連接至一參考電位，另一端連接至該集成元件之硬體偵詢腳位，而該中央處理單元之訊號腳位則經由一開關組件而連接至該參考電位，通過該緩衝電阻可以使得集成元件在執行與中央處理單元間之硬體偵詢功能時，可在外部裝置之裝置初始過程中，以該緩衝電阻強迫該中央處理單元之訊號腳位所送出之訊號能迅速轉態成高態或低態準位，藉以保證偵詢信號之正確性。
6.如權利要求5所述之控制裝置，其特徵在於該參考電位為接地電位。
7.如權利要求5所述之控制裝置，其特徵在於該緩衝電阻為一拉低電阻。
8.如權利要求5所述之控制裝置，其特徵在於該緩衝電阻為一拉升電阻。
專利摘要一種避免電腦裝置硬體偵詢信號異常之控制裝置，用以解決電腦裝置在執行硬體偵詢功能時所可能發生偵測到錯誤信號之問題。該控制裝置在該電腦裝置中具有硬體偵詢功能之集成元件之硬體偵詢腳位與一連接於該電腦裝置之外部裝置之訊號腳位間具有一硬體偵詢異常防制電路，通過該硬體偵詢異常防制電路使該電腦裝置於電源啟始時，將外部裝置之訊號腳位與中央處理單元之訊號腳位作訊號隔離。
文檔編號G06F11/30GK2752856SQ200420091050
公開日2006年1月18日 申請日期2004年10月14日 優先權日2004年10月14日
發明者林春輝, 陳世孟 申請人:上海環達計算機科技有限公司, 神基科技股份有限公司