用於減小寄生的基極－集電極電容的基極墊布局和使用該布局製造hbt的方法
2023-06-05 07:05:06 2
專利名稱：用於減小寄生的基極－集電極電容的基極墊布局和使用該布局製造hbt的方法
背景技術：
本發明涉及用於減小寄生的基極-集電極電容的基極墊布局和使用該布局製造HBT的方法。尤其是，本發明涉及異質結雙極電晶體製造(HBT)方法，其中通過簡單的基極墊布局可減小由基極墊造成的基極-集電極電容，該基極墊布局使用三重臺面式異質結雙極電晶體的製造方法，該方法使用將有效基極區與基極墊區域分開的溼蝕刻。
當前，在超高速寬帶電纜和無線通信領域內，全世界正進行著積極的研究工作，以滿足迅速增加的網際網路用戶，以及滿足從用於簡單圖像或文本文件的低容量數據傳輸向用於活動圖像文件的大容量數據傳輸的快速轉移。
一些超高速寬帶通信網絡包括用於無線通信和光纖通信(OC-768(40Gbps光纖網絡))的本地多點分配業務(LMDS)(28GHz頻帶)。
為了滿足信息業務中的快速增長，未來將用到更多的帶寬。目前，對用於超過100GHz帶寬的超高速寬帶通信網絡正進行著積極的研究。
尤其是，為了構成超高速寬帶通信網絡，在高頻帶中工作的半導體設備的微型化、性能改善和研製非常重要。
因此，正在積極研究高速性能的半導體設備。
尤其是，作為在超高速通信網絡中用來發送/接收數據的超高頻半導體設備，異質結雙極電晶體引起了大量注意。為了更好的超高速性能，積極的研究集中在減小設備的寄生部分上。
已經發現HBT的超高速性能被基極-集電極電容所抑制。到目前為止，已經公開了在為了超高速性能而減小基極-集電極電容上進行的許多研究工作。
可通過基極電阻RB、基極-集電極電容CBC和電流增益截止頻率fT來估算最大振蕩頻率fmax，如等式1所示等式1fmax=fT8RBCBC]]>從等式1中可看出，隨著基極-集電極電容的增加，HBT的運行速度增加。
上述基極-集電極電容可主要分為歸於有效基極區的電容和歸於用於互連通道的基極墊的電容。
隨著最近設備製造技術的改進，隨著激活區的縮減，有效基極區也成比例的縮減。然而，由於通道處理的複雜性，很難實現基極墊的縮減。
因此，最近的技術允許基極區和基極墊區域具有幾乎相同的尺寸。
尤其是，根據設備的縮減，用於基極區和基極墊區域的寄生電容的大小几乎相等。對於減小基極-集電極電容的觀點，減小基極墊區域中的電容是極為重要的。
美國專利4,380,774(名稱高性能雙極微波電晶體)和5,672,552(名稱製造選擇性子集電極異質結雙極電晶體的方法)都公開了使用HBT的基極墊來減小基極-集電極電容的方法。
這些現有技術依靠用於減小基極-集電極電容的離子注入和外延再生方法。然而，這些方法需要昂貴的設備，如離子注入裝置，並且也包括與可靠性和再現性問題有關的外延再生處理。
在IEEE電子設備報告書中，(卷14、第8期、297-299頁、1998年8月)Hyunchol Shin，Gaessler C.，和LeierH.公開了在雙聚醯亞胺平面化處理上的其他現有技術，名稱為「使用新穎的雙聚醯亞胺平面化處理在lnP/lnGaAs HBT中減小基極-集電極電容」。然而，在該文件中公開的製造過程非常複雜，並且該過程包括能損壞HBT設備的活性離子蝕刻。
發明概述設計本發明來克服現有技術的上述問題。本發明的目的是提供一種異質結雙極電晶體製造(HBT)方法，其中通過簡單的基極墊布局可減小由基極墊造成的基極-集電極電容，該基極墊布局使用三重臺面式異質結雙極電晶體的製造方法，該方法使用將有效基極區與基極墊區域分開的溼蝕刻。
根據本發明，該用於減小寄生的基極-集電極電容的基極墊布局包括在相對於半導體襯底的(01ī)或(011)方向上排列的基極區和連接基極區和基極墊區域的基極饋電區。
使用根據本發明的基極墊布局來製造三重臺面式HBT的方法包括以下處理步驟將基極區和基極墊區域分開並通過將所述區域連接到基極饋電區來形成基極墊布局的第一步驟；在半絕緣的lnP襯底上使用外延增長方法，順序的疊加子集電極InGaAs層/蝕刻阻塞lnP層/基極-集電極lnGaAs層/發射極lnP層/發射極覆蓋lnGaAs層的第二步驟；在所述第二步驟中形成的外延結構上沉積發射極金屬之後，利用作為掩模的所述基極墊布局來沉積基極金屬，並順序的蝕刻發射極覆蓋InGaAs層和發射極lnP層以允許所述發射極金屬自定位並暴露基極-集電極lnGaAs層的上部的第三步驟；對基極區和基極饋電區的一些部分規定第一光致抗蝕劑以保護髮射極區域的第四步驟；利用所述第一光致抗蝕劑和作為掩模的基極金屬層通過對基極-集電極lnGaAs層和的蝕刻阻塞lnP層進行蝕刻來暴露子集電極lnGaAs層的上部之後，使用所述蝕刻在基極饋電區的下面形成空白區域的第五步驟；在所述子集電極lnGaAs層上沉積集電極金屬的第六步驟；和規定第二光致抗蝕劑以便保護髮射極的下部和基極區，並且在通過蝕刻該子集電極lnGaAs層將基極區和基極墊區域分開之後，除去所述第二光致抗蝕劑的第七步驟。
附圖描述
圖1根據本發明顯示了基極墊布局的平面圖，其中圖1a顯示了(01ī)方向，以及圖1b顯示了(011)方向。
圖2顯示了用於本發明所需的HBT設備的標準的外延結構。
圖3a到3f根據本發明的製造過程顯示了HBT設備的橫截面框圖。
圖4顯示了根據本發明的製造過程製造的HBT設備的結構框圖。
圖5顯示了根據本發明的製造過程製造的HBT設備的電子微觀圖像。
(對附圖主要部分上的數字的描述)111半絕緣的lnP襯底112發射極覆蓋InGaAs層113發射極InP層114基極-集電極InGaAs層115蝕刻阻塞InP層
116子集電極InGaAs層121發射極金屬層122基極金屬層122a基極墊區域122b基極饋電區域122c基極區123集電極金屬層131、132光致抗蝕劑實施例的詳細描述以下，將參考附圖詳細描述本發明的優選實施例。
本發明中公開的方法能實施在單HBT和雙HBT上。下面將參照單HBT來描述該優選實施例。
圖1顯示了作為掩模設計的基極墊布局，用於沉積圖3a中的基極金屬層122。
該基極墊布局包括以襯底上的(01ī)或(011)方向排列的基極區122c；以矩形形狀(正方形或矩形)排列的基極墊區域122a，該區域相對於所述基極區122c和以(010)方向排列的基極饋電區122b傾斜(45度)，並且連接所述基極區122c和所述基極墊區域122a。
本發明的主要特徵是將基極區122c和基極墊區域122a分開，並通過連接該區域和基極饋電區122b來形成基極墊布局。本發明與其他方法的區別在於在常規的基極區的延長部分上規定了基極墊區域。
首先，如圖3顯示的結構是用於通過在基極饋電區122b的下面進行蝕刻從而在基極墊區域122a和基極區122c之間形成空白區域。
該基極墊布局基於這樣一種事實，即在(010)方向上的蝕刻速度比在(01ī)或(011)方向上的蝕刻速度要快，並且當對lnP層進行溼蝕刻時，在(011)方向上幾乎不會發生蝕刻。
使用上述布局，對於基極饋電區122b的下部，除了半絕緣的lnP襯底111之外的所有外延結構被蝕刻以減小基極-集電極電容，如圖3e所示。
通過將基極區122c和基極墊區域122a分開，寄生電容將與HBT的基極-集電極電容電隔離。
在基極墊區域122a下面的lnP層和lnGaAs層僅僅充當支撐基極墊區域122a的支柱，而不具有任何電角色。因此，大大減小了由基極墊造成的基極-集電極電容。
圖2顯示了用於本發明所需的lnP/lnGaAs SHBT或DHBT的標準的外延結構。
使用外延增長方法，如有機金屬化學汽相沉積MOCVD，或分子束外延(MBE)，在半絕緣的lnP襯底111上順序疊加子集電極InGaAs層116/蝕刻阻塞lnP層115/基極-集電極lnGaAs層114/發射極lnP層113/發射極覆蓋lnGaAs層112。
圖3a到3f顯示了根據本發明製造的HBT設備的橫截面框圖。
根據本發明的HBT設備的製造方法包括以下步驟在如圖2所示的外延結構上沉積以圖3的(01ī)或(011)方向排列的發射極金屬層121；順序的蝕刻發射極覆蓋lnGaAs層112和發射極lnP層113以允許基極金屬層自定位；使用作為掩模的基極墊布局112a、122b、122c，在基極-集電極lnGaAs層114上沉積金屬層122。
然後，在基極饋電區133和基極區122c的一些部分上規定了用於保護髮射極區域的光致抗蝕劑結構131，如圖3b所示。
然後，使用光致抗蝕劑結構113和作為蝕刻掩模的基極金屬層122順序的對基極-集電極lnGaAs層114和蝕刻阻塞lnP層115進行蝕刻。
在該過程中，通過使用各向異性的蝕刻特性在基極饋電區下面進行側面蝕刻將基極墊區域和基極區分開，蝕刻速度根據晶格方向變化。
在該情況下，在蝕刻基極-集電極lnGaAs層114的情況中，蝕刻劑使用H3PO4:H2O2:H2O2。
對於蝕刻劑H3PO4:H2O2:H2O，由於在蝕刻阻塞lnP層115和基極-集電極lnGaAs層114之間的高選擇性值，對於該蝕刻阻塞lnP層115幾乎不會發生蝕刻。
而且，對於蝕刻劑HCL:H3PO4，由於在蝕刻阻塞lnP層115和子集電極lnGaAs層116之間的高選擇性值，對於子集電極lnGaAs層116幾乎不會發生蝕刻。
換句話說，使用上述蝕刻劑能選擇的對子集電極lnGaAs層116和蝕刻阻塞lnP層115進行蝕刻，並且額外的少量蝕刻不會引起嚴重的問題。
在上述過程中，由於基極饋電區(在圖3c中左基極金屬層122下面的空白區域)在(010)方向上排列，發生快速側面蝕刻造成空白區域。
在這種情況下，蝕刻速度取決於蝕刻劑的類型，濃度和溫度。
然後，集電極金屬層沉積在子集電極lnGaAs層116上面，如圖3d所示。
然後，在除基極墊區域122a以外的整個面積上規定用於保護的光致抗蝕劑結構132，並且該子集電極lnGaAs層116被蝕刻，如圖3e所示。
在該過程中，通過使用各向異性的蝕刻特性在基極饋電區下面進行側面蝕刻將基極墊區域和基極區分開，其中蝕刻速度根據晶格方向變化。
在該情況下，在蝕刻基極-集電極lnGaAs層114的情況中，蝕刻劑使用H3PO4:H2O2:H2O。
對於蝕刻劑H3PO4:H2O2:H2O，由於在蝕刻阻塞lnP層115和半絕緣lnP襯底111之間的高選擇性值，對於該蝕刻阻塞lnP層115幾乎不會發生蝕刻。
在這種情況下，蝕刻速度取決於蝕刻劑的類型，濃度和溫度。
在上述過程中，通過對除了半絕緣lnP襯底111之外的基極饋電區122b(其中形成空白區域)的整個下部進行蝕刻來減小基極-集電極電容。
而且，通過將基極區和基極墊區域分開，寄生電容被電隔離。
在基極墊區域下面的lnP層和lnGaAs層僅僅充當支撐基極墊區域122a的支柱，而不具有任何電角色。因此，大大減小了由基極墊造成的基極-集電極電容。
最後，通過除去光致抗蝕劑結構132完成最後的HBT結構，如圖3f所示。
用於單HBT的基極-集電極層的基極-集電極lnGaAs層114將是用於雙HBT的基極層。用於單HBT的蝕刻阻塞層的lnP層115將是用於雙HBT的集電極層。
圖4顯示了在經歷了圖2和圖3a到3f的過程之後的最終的HBT結構。
圖5顯示了在經歷了圖2和圖3a到3d的過程之後的電子微觀結構。
圖4和圖5顯示了本發明的最終結果。
就本發明目前公開來看，通過簡單的基極墊布局和將有效基極區和基極墊區域分開的溼蝕刻，可以減小由基極墊造成的基極-集電極電容。
由於本發明使用常規的溼蝕刻方法來製造三重臺面式HBT，該HBT僅包括對基極墊布局的小的修改，因而不需要額外的過程。
本發明提供簡單的基極墊布局，其使用將有效基極區和基極墊區域分開的溼蝕刻，以便減小來自基極墊的基極-集電極電容。
根據本發明，在HBT設備製造過程中的新的基極墊布局使用常規過程而不需要額外過程，並帶來減小技術發展所需的時間的經濟優點。
而且，新的基極墊布局不僅應用於lnP/lnGaAs，而且可應用於各種類型的化合物半導體，該半導體使用包括異結質場效應電晶體(HFET)、光電二極體、光電三極體的臺面式電晶體結構。
權利要求
1.一種用於減小寄生的基極-集電極電容的基極墊布局，包括在相對於半導體襯底的(011)或(011)方向上排列的基極區；相對於所述基極區傾斜固定的基極墊區域；和在(010)方向上排列的並且連接所述基極區和所述基極墊區域的基極饋電區。
2.如權利要求1所述的基極墊布局，其中所述基極墊區域呈正方形或矩形形狀。
3.一種使用該基極墊布局製造三重臺面式HBT的方法，包括以下處理步驟第一步驟，將基極區和基極墊區域分開並通過將所述區域連接到基極饋電區來形成基極墊布局；第二步驟，使用外延增長方法，在半絕緣的lnP襯底上，順序的疊加子集電極InGaAs層/蝕刻阻塞lnP層/基極-集電極lnGaAs層/發射極lnP層/發射極覆蓋lnGaAs層；第三步驟，在所述第二步驟中形成的外延結構上沉積發射極金屬之後，利用作為掩模的所述基極墊布局來沉積基極金屬，並順序的蝕刻發射極覆蓋InGaAs層和發射極lnP層以允許所述發射極金屬自定位並暴露基極-集電極lnGaAs層的上部；第四步驟，對基極區和基極饋電區的一些部分規定第一光致抗蝕劑以保護髮射極區域；第五步驟，通過使用所述第一光致抗蝕劑和作為掩模的基極金屬層對基極-集電極lnGaAs層和的蝕刻阻塞lnP層進行蝕刻來暴露子集電極lnGaAs層的上部之後，使用所述蝕刻在基極饋電區的下面形成空白區域；第六步驟，在所述子集電極lnGaAs層上沉積集電極金屬；和第七步驟，規定第二光致抗蝕劑以便保護髮射極的下部和基極區，並且在通過蝕刻該子集電極lnGaAs層將基極區和基極墊區域分開之後，除去所述第二光致抗蝕劑。
4.如權利要求3所述的方法，其中在第五和第七步驟中的所述蝕刻包括使用各向異性的蝕刻特性對基極饋電區的下部進行蝕刻，其中蝕刻速度根據晶格方向變化。
5.如權利要求3所述的方法，其中在第五和第七步驟中的所述蝕刻包括使用用於lnGaAs層的蝕刻劑H3PO4:H2O2:H2O和用於InP層的蝕刻劑HCL:H3PO4對基極饋電區的下部進行蝕刻。
6.如權利要求3、4、5之一所述的方法，其中在第五和第七步驟中的蝕刻速度依賴於蝕刻劑的類型、濃度和使用溫度。
7.如權利要求3所述的方法，其中所述基極饋電區的下部經歷除半絕緣lnP襯底之外的整個外延結構的蝕刻，以便減小基極-集電極電容。
8.如權利要求3所述的方法，其中如果所述HBT是雙HBT，該lnGaAs層變為基極層，並且該InP層變為集電極層。
全文摘要
本發明涉及用於減小寄生的基極－集電極電容的基極墊布局和使用該布局製造HBT的方法。本發明包括在相對於半導體襯底的(011)或(011)方向上排列的基極區；相對於所述基極區傾斜固定的基極墊區域；和在(010)方向上排列的並且連接所述基極區和所述基極墊區域的基極饋電區。根據本發明，通過簡單的基極墊布局和能將有效基極區與基極墊區域分開的溼蝕刻可以減小由基極墊造成的基極－集電極電容。本發明使用常規的溼蝕刻方法來製造三重臺面式HBT，該HBT僅包括對基極墊布局的修改，因而不需要額外的過程。
文檔編號H01L21/331GK1645623SQ200510002869
公開日2005年7月27日 申請日期2005年1月27日 優先權日2005年1月27日
發明者梁景燻, 宋容周 申請人:韓國科學技術院