Sram電壓輔助的製作方法
2023-06-05 12:31:26
Sram電壓輔助的製作方法
【專利摘要】SRAM電壓輔助。本公開提供SRAM陣列，其具有多個字線和多個位線，一般稱為SRAM線。陣列具有多個元，每個元由字線中的一個和位線中的一個之間的交叉點來定義。SRAM陣列進一步包括可操作地與元耦連的電壓增強電路，該電壓增強電路配置為提供基於要存取的元的地址的電壓增強量和/或配置為經由電容性電荷耦連而在SRAM線上提供該電壓增強。
【專利說明】SRAM電壓輔助
【背景技術】
[0001]靜態隨機存取存儲器(SRAM)陣列有時設計為包括電壓輔助電路以改進性能。具體來講，電壓輔助可改進讀出以及寫到SRAM元(CELL)的能力，並可防止所存儲的值在讀和寫操作期間無意中被翻轉(flip)。已有的輔助機制典型地被設計用於情況最差的場景，以對範圍廣泛的操作條件和製造變形負責。這可導致輔助電路相對大並消耗大量功率。
【專利附圖】
【附圖說明】
[0002]圖1A示意性地示出裝備有本文所描述的電壓增強(boost)機制的實施例的示例性SRAM陣列。
[0003]圖1B示意性地示出圖1A的SRAM陣列的SRAM元。
[0004]圖2A示意性地示出用於在SRAM字線上提供所增強的電壓的電壓增強電路的示例。
[0005]圖2B示出在圖2A的電壓增強電路的操作期間出現的示例性波形。
[0006]圖3A示意性地示出用於在SRAM位線上提供所增強的電壓的電壓增強電路的示例。
[0007]圖3B示出在圖3A的電壓增強電路的操作期間出現的示例性波形。
[0008]圖4A和4B示出用於對SRAM線提供可變電平的電壓輔助的示例性電容器陣列。
[0009]圖5示意性地描繪用於基於地址和其他參數/條件的提供可變電平的電壓增強的機制。
【具體實施方式】
[0010]隨著技術發展，SRAM設備已變得較小並且操作電壓已降低，這提供節能和性能改進。然而，隨著參數減少，在製造公差和操作條件中固有的可變性具有較大潛在性來負面地影響設備性能。具體來講，這些改進允許採用較低電平的電荷來存儲存儲器狀態。然而，這可能增加設備將被噪聲源(例如環境電磁噪聲、由其他系統部件所輻射的噪聲、電源噪聲等)、被洩漏電流等所不利地影響的可能性。具體設計上的挑戰包括確保可靠地讀出和寫到元以及避免在讀和寫操作期間對存儲器狀態的無意中損壞的能力。
[0011]可使用電壓輔助以解決這些挑戰並確保面對降低電壓和物理尺寸時的成功操作。例如，各信號、節點等可被增強超出由正負供電(supply)所界定的範圍，該正負供電否則被用來操作存儲器存儲元。如本文所使用的，術語「電壓增強」和類似物將用來指代存儲器元的電壓供電範圍之外的任何電壓，並可因此意指例如將信號/節點增加到正供電之上的電平或負供電之下的電平。
[0012]一個在先的輔助方法是連續地將單個所增強的電壓電平提供到SRAM陣列的所有字線和位線，例如採用電荷泵或其他輔助供電。在設計時選擇所增強的電壓電平以對元與元之間的性能和行為中的變化負責，例如作為在製造期間出現的設備變化的結果。電平還必須考慮所有潛在的操作條件和模式。這必然使能量使用增加，並且該輔助在即使不被需要時也將不時被應用，或者處於超出或不同於特定字線、位線或元所需要的電平。此外，電荷泵和類似物的大小可能相對大(例如由於一個或多個大電容器)，其可能負面地影響設備的大小、成本、重量等。
[0013]本討論提供用於提供電壓增強的新穎和改進的方法。在一個實施例中，選擇性地產生電壓增強，並以基於正被存取的特定存儲器元即基於元的地址的電平來動態地應用電壓增強。除基於地址的電壓增強以外，還可通過電容性地將電荷耦連到字線和位線上來生成增強，從而消除對於輔助供電的需要以及與其相關聯的缺點。
[0014]在討論具體增強機制之前，將參考圖1A和IB描述增強機制可能隨其一起使用的示例性SRAM陣列和元。圖1A示意性地描繪可採用本文所描述的增強系統和方法實現的SRAM陣列100的示例。陣列100包括位線102和字線104，一般稱為SRAM線，用來存取SRAM元106。每個元106被定義在一個或多個位線102與一個或多個字線104之間的交叉點處。在典型的配置中，每個SRAM元106被定義在單個字線104與位線102對的交叉點處，SRAM元106的每行耦連到公用的字線104並且SRAM元106中的每列耦連到公用的位線102對，但其他配置是可能的。
[0015]為了與存儲器交互，協作單元(例如CPU、GPU等)提供用於特定SRAM元106的地址108，其由外圍電路110所接收並使用以對所尋址的SRAM元進行數據112的讀或寫。電路110可包括例如行解碼器114和列解碼器116，其配置為接收地址108並從而發起存取由地址所標識的SRAM元的操作。一旦已選擇所期望的元，則數據112或者經由感測和接口邏輯118從所尋址的SRAM元被檢索(讀)，或者經由邏輯118被提供(寫)到所尋址的SRAM元。將理解的是，出於易於理解的目的而提供圖1A中示出的部件，並且在一些實現方案中典型的存儲器設備可包括附加和/或不同部件。
[0016]現在轉到圖1B，以電晶體級別示意性地示出圖1A的單個SRAM元106。具體來講，SRAM元106被示出為6電晶體「6T」元，但本討論的電壓增強適用於其他SRAM配置。例如其可被應用到8電晶體「8T」元。SRAM元106包括用於存儲單個存儲器位的交叉耦連的反相器128對。第一反相器128a包括電晶體130和132 ;第二反相器128b包括電晶體134和136。反相器協作以對存儲節點138和140處的互補狀態加以存儲，每個反相器128經由正反饋強化另一個的操作。例如，如果SRAM元106正在存儲邏輯1，那麼節點138被保持在邏輯1，而節點140保持在邏輯O。
[0017]元106的讀可按以下內容進行。首先，位線102a和102b 「預充電」到正供電電壓148 (例如VDD)。字線104隨後被置位以使能對電晶體142和144的存取，所述電晶體142和144分別將節點138和140耦連到位線102a和102b。假定節點140由反相器128b (即經由電晶體134的傳導)保持在負供電(邏輯O)並且位線不再被有源地驅動，那麼位線102b通過電晶體134和144放電。隨著位線102b放電，在位線102a和102b之間觀測到差分電壓，因為位線102a可由於位線102a的固有電容而大致維持在供電電壓的附近。該電壓差分是可檢測的，例如經由耦連到位線102a和102b對的差分靈敏放大器，並且基於電壓差分提供二進位數字值形式的數據112 (例如經由感測和接口邏輯116)。
[0018]SRAM元106的寫可按以下內容進行。首先，位線中的一個(例如位線102a)經由驅動電路(例如經由電路110)被驅動到要加以存儲的期望值，並採用互補值驅動位線102b。出於該示例的目的，期望值是邏輯1，與正供電電壓148相對應，位線102a因此被驅動到正供電電壓而位線102b被驅動到負供電電壓150。一旦位線被適當地驅動，則字線104被置位以將SRAM元106耦連到位線102。一旦存取電晶體被耦連，則下拉的側使其反相器功率過載(overpower),從而將期望值寫到SRAM元中。
[0019]從上文中將理解的是，可靠的讀操作可能取決於SRAM元(例如經由NMOS電晶體130和/或134)將預充電的位線中的一個向負供電電壓150 (例如接地)進行驅動的能力。類似地，將信息可靠地寫到SRAM元的能力可能依賴位線中的一個(例如經由其驅動電路)取決於所要寫的狀態而通過使PMOS電晶體132和136中的一個功率過載來將節點138和140中的一個拉到負供電電壓的能力。在典型場景中，定製存取電晶體142和144的大小使其小於NMOS電晶體130和134，以便確保存取電晶體在讀操作期間不使NMOS電晶體功率過載並損壞所存儲的信息。類似地，可定製存取電晶體的大小使其大於PMOS電晶體132和136，以便確保PMOS電晶體以及因此交叉耦連的反相器在寫操作期間能夠功率過載。
[0020]然而，如上文所提及，製作中的和/或操作條件(例如溫度)中的變化可導致個體電晶體的性能中的明顯變化。因此，可根據最差情況場景定製SRAM元106的大小，例如通過增加各電晶體的相對定製大小。這類配置可以以大小和/或性能為代價來提供期望的讀/寫可靠性(例如由於增加的時間而改變各節點處的電荷)。
[0021]因此可期望的是在按需基礎上選擇性地對存儲器設備100的SRAM元106提供電壓輔助，從而潛在地使能較小的元定製大小和/或降低的功耗而不用犧牲讀/寫可靠性。如所示，典型的SRAM元具備5個「信號」，即兩個位線信號102、一個字線信號144、正供電148和負供電150 (例如接地)。因此，這些信號中的任何一個或多個的調整可有助於性能。
[0022]基於這點，圖2A示意性地示出根據本公開的實施例的、用於在一個或多個字線202 (例如字線104)上提供所增強的電壓的電壓增強電路200。如上文參考典型的SRAM元106所描述的，將數據寫到SRAM元的能力可能依賴使交叉耦連的反相器對的PMOS電晶體(例如電晶體132和136)中的一個功率過載的能力。過去的方法因此已包括定製存取電晶體(例如存取電晶體142和144)的大小使其大於PMOS電晶體以確保每個存取電晶體能夠使適當的PMOS電晶體功率過載(即通過傳導較大量的電流)。過去的方法還已包括通過連接到固定的較高電壓的供電來增強字線。
[0023]補充或取代定製大小的方法，所增強的電壓可應用到存取電晶體。由NMOS FET電晶體(例如存取電晶體142和144)所傳導的電流隨著柵極端(例如經由字線104或202)與源極端(例如經由位線102)之間的電壓差分而增加。示出的圖2A的電壓增強電路200配置為將應用到字線202的信號的電壓電平增加到正供電電平之上以改進正在存取的SRAM元的性能。
[0024]參考圖2A以及圖2B的相關聯波形，現在將描述示例性增強操作。當特定字線202並未正被存取時，字線被解置位(例如通過將字線驅動到負供電電壓)以禁用所耦連的存取電晶體(例如存取電晶體142和144)。如圖2B的252所示，應用到電晶體206的有源高信號D(204)被置位，其使能電晶體206並將字線202拉/保持到負供電203。接下來，如254所示，信號D被解置位以從負供電斷開字線202。
[0025]在256，有源低信號A』(210)隨後應用到電晶體208以使能PMOS電晶體208。如圖2B的258所示，正供電被連接並且字線202上的電壓隨著傳導通過電晶體208的電流對字線202的固有電容進行充電而開始上升。在260，有源低信號B』(212)應用到電晶體214，在增強節點219處將字線202耦連到字線增強電容器216的字線端218。當電容器216的端218耦連到字線時，電容器216的字線增強命令端220由信號C保持在負供電電壓；這將跨電容器216的電荷還原到完全的供電電位。本文一般稱為「增強命令信號」的信號C可被分布，例如在一些實施例中分布到每個字線驅動器224，然而在其他實施例中增強命令信號可被供應到字線驅動器224的子集或個體驅動器。
[0026]在262，有源低信號A』隨後被解置位，從而從正供電和負供電二者將字線202解耦。字線202的該解耦的或者說「浮動」的狀態允許字線增強到正供電電壓201之上。在264，應用到字線增強命令端220的有源高信號C (222)被置位。隨著其發生，經由字線增強電容器216所存儲的電荷與字線202的固有電容共享，從而在266處、實現增強節點219上的電壓上升到正供電之上，並因此在268處實現所耦連的字線202上的上升。換句話說，電壓增強電路200通過將字線增強電容器216耦連到字線202的固有位線電容來進行操作以將在字線202處所見的電壓增強到正供電電壓201之上。信號C觸發增強並可因此被稱為「字線增強命令信號」或更一般地，稱為「增強命令信號」。
[0027]在該點，可通過適當地驅動位線，來採用期望的信息對耦連到字線202的一個或多個SRAM元進行寫，例如如上文參考典型SRAM元106所描述的。字線202上的所增強的電壓可確保所耦連的存取電晶體(例如存取電晶體142和144)能夠提供合適的電流以寫期望的信息。一旦數據被寫，則信號C在270處被解置位以將字線放電到正供電電壓。接下來，有源低信號B』被解置位，從而禁用電晶體214並將增強電容器216的字線端218從字線202解耦。最後，信號D在274處被置位，以便激活電晶體206並使字線202降低。
[0028]通過使用每個字線202的固有電容，所示出的電壓增強電路200可比在現有方法中經常用來提供電壓輔助的輔助供電使用更少空間並典型地採用相對大的部件。雖然在一些實施例中增強電容器216可能是大的，但其輸出增強節點219可分布到每個耦連到個體字線202的多個字線驅動器224。通過該方式，可跨多個行使用單個增強電容器以在獨立的字線驅動器224上提供選擇性的控制(例如經由電晶體214)。與現有的恆定生成方法相t匕，通過選擇性地並且瞬時地生成所增強的電壓，所描述的電壓增強電路可降低功率損耗(例如由於減少的轉換、洩漏和/或分布損耗)、降低物理定製大小和/或可另外提供改進的性能。
[0029]電壓增強電路200和/或信號可實現在特定存儲器設備的控制邏輯(例如電路110)中或實現為特定存儲器設備的控制邏輯的部分。將理解的是，出於例示目的呈現上文所述信號，並且附加的配置(例如不同的激活電平、邏輯族等)是可能的而不脫離本公開的範圍。例如，雖然圖2B的波形示出為一般在負供電電平Vss (例如接地)和正供電電平Vdd之間擺動，但各配置可包括用於動態地調整特定信號的擺動的機制。這類機制例如可以是可取的以確保在電壓增強的瞬時生成期間電壓增強電路200的適當運行。
[0030]具體來講，電壓轉變/電平移位機制(例如單端和/或差分共源共柵驅動器)可用來動態地調整信號以在增強期間維護正確操作。在「正常」(例如非增強)操作期間，信號被正供電電壓和負供電電壓所界定，但在增強期間，其被電平移位使得其由所增強的電壓和負供電電壓所界定。該電平移位確保電壓增強電路跨改變的電壓範圍的期望的操作。離開了電平移位，例如如果各自的柵極到源極電壓差分(例如所增強的電壓和正供電電壓之間的電壓差分)超過電晶體208和/或214的閾值電壓，則在所增強的電壓的生成期間可能非故意地使能PMOS電晶體208和/或214。由於這類考慮可以不應用到NMOS電晶體，所以被提供到NMOS電晶體的信號(例如在電晶體206處的信號D)可以不被電平移位，但將理解的是，這些場景用於例示的目的被呈現，並且不意圖以任何方式加以限制。
[0031]除了將字線增強到正供電之上之外，還可通過將位線增強到負供電電壓之下來改進性能。在這兩種情況中，在元存取電晶體的終端調整電壓。存取電晶體(例如存取電晶體142和144)傳導電流的能力隨著增加的柵極到源極的電壓差分而增加；因此，通過增加柵極電壓(例如增加字線電壓)和/或降低源極電壓(例如降低位線電壓)，電流傳導的增加是可能的。
[0032]因此，現在轉到圖3A和伴隨的圖3B的波形，電壓增強電路300可用來通過將位線電壓降低到負供電的電平之下的電平來對其進行增強。如參考圖1A所討論的，在SRAM元(例如SRAM元106)經由一個或多個存取電晶體(例如存取電晶體142和144)耦連到位線之前，位線302a和302b預充電到正供電電壓301。因此，如圖3B的波形中的352所示，應用到預充電PMOS電晶體306a和306b的有源低信號PC』 (304)被置位以使能電晶體並確保位線被保持到正供電電壓。接下來，如354所示，信號PC』解置位以將位線302從正供電斷開。因為採用字線202，將理解的是每個位線302具有固有電容，一經禁用預充電電晶體306，則所述固有電容將位線維護在正供電電壓附近持續一段時間。
[0033]一旦位線從正供電解耦，則信號eN (308)和eP (310)中的一個被置位以分別使能電晶體312或314的二者之一，這取決於是邏輯I還是邏輯O正寫到所尋址的SRAM元。為了易於理解，電壓增強電路的描述將繼續參考通過在356處將應用到電晶體314的有源高信號eP置位來將位線302b向負供電303進行驅動。
[0034]如圖3B在358所示，隨著正在傳導通過電晶體314的電流使位線302b的固有電容放電，位線302b上的電壓開始下降。在360處，應用到電晶體316的有源高信號fP (315)被置位，從而使能電晶體316以在增強節點319處將位線302b耦連到位線增強電容器318的位線端317。電容器318的位線增強命令端320由本文稱為「位線增強命令信號」、或更一般地稱為「增強命令信號」的信號G』(322)保持在正供電電壓。在當有源低信號G』保持解置位時的、電容器318的位線端317經由電晶體316和314到負供電的耦連將跨電容318的電荷還原到完全的供電電位。在362處，有源高信號eP解置位，因此將位線302b和位線端317從負供電解耦並允許位線302b增強到負供電電壓303之下。
[0035]在364處，有源低增強命令信號G』置位，從而在增強節點319處將來自位線增強電容器318的電荷電容性地耦連到位線302b的固有位線電容，以使得在366處將位線302b增強到負供電電壓之下。位線302b上的該所增強的電壓提供電壓輔助，可能需要所述電壓輔助以確保存取電晶體提供充足的電流以按期望進行操作。
[0036]一旦已實施元存取操作，有源低增強命令信號G』在368處解置位，其使位線返回到增強前的負供電電壓。接下來，信號fP在370處解置位以禁用電晶體316並斷開增強電容器。最後，預充電信號PC』在372處置位以使位線返回到正供電電平。
[0037]當寫相反的狀態時電壓增強電路300的操作將如上文所述而採用以下不同之處來進行:(i)信號fP的所描述的行為替代地由應用到電晶體326的信號fN來實行，以及
(ii)信號eP的行為替代地由應用到電晶體312的信號eN來實行。這類操作將因此將位線302a上的電壓增強到負供電電壓之下。例如可經由列解碼邏輯(例如經由列解碼器116)提供信號eN、eP、fN和fP，然而在一些實施例中信號PC』和G』可跨所有列被共用。將理解的是，如採用圖2A的電壓增強電路200那樣，應用到電壓增強電路300的信號中的至少一些可動態地電平移位/轉變以確保在「正常」和「增強」條件者二者期間的正確操作。
[0038]如上文所提及，典型的SRAM元具備5個「信號」，其中的每個可被調整以改進SRAM元的性能。除了將字線增強到正供電電壓之上以及將位線增強到負供電電壓之下之外，增強被提供到SRAM元的正供電電壓(例如供電電壓148)和/或負供電電壓(例如供電電壓150)也是可取的。例如，正供電電壓可增加以改進讀裕量，或可降低以改進寫裕量。類似地，負供電電壓可增加以改進寫裕量，或可降低以改進讀裕量。圖2A和3A的電路還可用來增加和降低供電電壓。
[0039]除了一般地提供電壓增強之外，呈現的描述還包括通過控制在上文描述的電容性耦連中所採用的電容的大小來提供電壓增強的具體量。具體來講，所引起的電壓增強量取決於增強電容器(例如增強電容器216和318)對一個或多個所耦連的SRAM線的固有電容的相對大小。隨著增強電容相對於所耦連的SRAM線的電容的增加，可提供的電壓增強量也會如此。增加增強電容器的大小使得其能夠存儲較多電荷，並因此當增強命令信號被置位以致使電容性電荷耦連/共享時在所耦連的SRAM線上產生電壓的較大改變。
[0040]數量上，供電之上或是之下的電壓增強量Vb取決於增強電容器(Cb)的電容、一個或多個所耦連的SRAM線的固有電容(C1)以及正供電電壓和負供電電壓之間的電壓範
圍(ν_Ε)，如下
【權利要求】
1.一種SRAM陣列，包括: 多個字線和多個位線，一般稱為SRAM線； 多個元，每個元由所述字線中的一個和所述位線中的一個之間的交叉點來定義；以及 電壓增強電路，其可操作地與所述元耦連，所述電壓增強電路配置為提供基於要存取的元的地址的電壓增強量。
2.根據權利要求1所述的SRAM陣列，其中所述電壓增強電路配置為，針對要存取的元，提供基於定義所述元的所述字線的電壓增強量。
3.根據權利要求1所述的SRAM陣列，其中所述電壓增強電路配置為，針對要存取的元，提供基於定義所述元的所述位線的電壓增強量。
4.根據權利要求1所述的SRAM陣列，其中所述電壓增強電路配置為經由電容性電荷耦連而在所述SRAM線中的一個或多個上增強電壓。
5.根據權利要求4所述的SRAM陣列，其中所述電壓增強電路配置為通過控制在所述電容性電荷耦連中所使用的增強電容的量來提供對所增強的電壓的電平的可控變形。
6.根據權利要求4所述的SRAM陣列，其中所述電壓增強電路配置為通過以下各項來提供電壓增強:(i)將增強電容的SRAM線端充電到增強前的電壓；以及(ii)當所述SRAM線中的一個或多個連接到所述SRAM線端時並且在所述充電到所述增強前的電壓以後，將增強命令信號應用到所述增強電容的增強命令端。
7.根據權利要求1所述的SRAM陣列，其中所述電壓增強電路配置為，響應於指示所述SRAM陣列的第一部分與所述SRAM陣列的第二部分行為不同的測試，對所述SRAM陣列的所述第一和第二部分提供不同的電壓增強量。
8.根據權利要求1所述的SRAM陣列，其中所述電壓增強電路配置為提供基於所述SRAM陣列和使用所述SRAM陣列的電路中的一個或多個的功率狀態的電壓增強量。
9.根據權利要求1所述的SRAM陣列，其中所述電壓增強電路配置為提供基於所測量的溫度的電壓增強量。
10.根據權利要求1所述的SRAM陣列，其中所述電壓增強電路配置為提供基於所測量的供電電壓的電壓增強量。
11.一種SRAM陣列，包括: 多個字線和多個位線，一般稱為SRAM線； 多個元，每個元由所述字線中的一個和所述位線中的一個之間的交叉點來定義；以及 電壓增強電路，其與所述元耦連，所述電壓增強電路配置為經由電容性電荷耦連而在所述SRAM線中的一個或多個上生成所增強的電壓。
12.根據權利要求11所述的SRAM陣列，其中所述電壓增強電路配置為在SRAM線之間提供對所增強的電壓的電平的可控變形。
13.根據權利要求11所述的SRAM陣列，其中所述電壓增強電路配置為通過控制在所述電容性電荷耦連中所使用的增強電容的量來提供對所增強的電壓的電平的可控變形。
14.根據權利要求11所述的SRAM陣列，其中所述電壓增強電路包括具有增強命令端和SRAM線端的增強電容器，所述電壓增強電路配置為通過以下各項來生成所增強的電壓:(i )在所述SRAM線端將所述增強電容器充電到增強前的電壓，以及(ii )當所述SRAM線中的一個或多個連接到所述SRAM線端時並且在所述增強電容器的所述充電以後，將增強命令信號應用到所述增強命令端。
15.根據權利要求14所述的SRAM陣列，其中耦連到正被增強的所述SRAM線的所述增強電容器被分段以使能對電容的量的可控變形、。
16.根據權利要求11所述的SRAM陣列，其中所述電壓增強電路配置為，響應於指示所述SRAM陣列的第一部分與所述SRAM陣列的第二部分行為不同的測試，對所述SRAM陣列的所述第一和第二部分提供不同的電壓增強量。
17.根據權利要求11所述的SRAM陣列，其中所述電壓增強電路配置為提供基於所述SRAM陣列和使用所述SRAM陣列的電路中的一個或多個的功率狀態的電壓增強量。
18.根據權利要求11所述的SRAM陣列，其中所述電壓增強電路配置為提供基於所測量的溫度的電壓增強量。
19.根據權利要求11所述的SRAM陣列，其中所述電壓增強電路配置為提供基於所測量的供電電壓的電壓增強量。
20.一種SRAM陣列，包括: 多個字線和多個位線，一般稱為SRAM線； 多個元，每個元由所述字線中的一個和所述位線中的一個之間的交叉點來定義；以及 字線增強電容器，其具有字線增強命令端和字線端，電壓增強電路配置為通過以下各項來在所述字線中的一個或多個上生成所增強的電壓:(i )在所述字線端將所述字線增強電容器充電到增強前的電壓，以及(ii)當所述字線中的一個或多個連接到所述字線端時並且在所述字線增強電容器的所述充電以後，將字線增強命令信號應用到所述字線增強命令端；以及 位線增強電容器，其具有位線增強命令端和位線端，所述電壓增強電路配置為通過以下各項來在所述位線中的一個或多個上生成所增強的電壓:(i)在所述位線端將所述位線增強電容器充電到增強前的電壓，以及(ii )當所述位線中的一個或多個連接到所述位線端時並且在所述位線增強電容器的所述充電以後，將位線增強命令信號應用到所述位線增強命令夂而， 其中所述字線增強電容器、位線增強電容器、字線增強命令信號和位線增強命令信號被分段以使能對字線和位線電壓增強的電平的可控變形。
【文檔編號】G11C11/419GK103943143SQ201310753289
【公開日】2014年7月23日 申請日期:2013年12月31日 優先權日:2013年1月23日
【發明者】威廉·詹姆斯·達利 申請人:輝達公司