具有在行中連接不同陽極線的存儲單元的鐵電存儲器件的製作方法
2023-06-05 03:34:46
專利名稱：具有在行中連接不同陽極線的存儲單元的鐵電存儲器件的製作方法
技術領域：
本發明一般涉及存儲器件，更具體講，涉及鐵電存儲器件。
背景技術：
鐵電隨機存取存儲器(FRAM，Ferroelectric Random Access Memory)器件一般包括具有電介質的存儲電容，電介質包括鐵電材料，如鋯酸鉛與鈦酸鉛((lead zirconate and titanate)的化合物。用於FRAM的單元結構包括使用一個電晶體和一個電容的結構(稱為「1TC」單元結構)；以及使用兩個電晶體和兩個電容的結構(稱為「2TC」單元結構)。在美國專利No.4,873,664中，對2TC結構進行了描述。在美國專利No.5,978,251中，對1TC結構進行了描述。象DRAM(動態隨機存取存儲器)一樣，FRAM可以被分為具有共享(或公開)位線結構，例如，如美國專利No.6,137,711所描述的；或者是具有摺疊(folded)位線結構，例如，如美國專利No.6,151,243和5,880,989所描述的。一般來說，將預定的電壓脈衝信號施加到電容的電極上，通過確定電容上的電荷來讀出FRAM的數據。
為了製造高度集成的FRAM，一般希望將儘可能多的電容連接到一條陽極(plate)線上。但是，能夠連接到一條陽極線上的電容的數量一般受電容的電容量限制。由於能夠被連接到一條陽極線上的存儲單元的數量一般很少，通常需要使用數量相對較多的電路來控制陽極線。結果，會使晶片的尺寸增大。
圖1和圖2分別說明了用於共享和摺疊位線結構的1TC存儲單元的常規的存儲單元排列。在圖1所示的共享位線結構中，存儲單元的陣列單元MC10按照矩陣排列。在陣列單元MC 10中的存儲單元包括一個N溝道金屬氧化物電晶體(NMOS，N-channel Metal Oxide Transistor)N0，它具有連接到第i條字線WLi的柵極以及一個連接在第i條位線BLi和電容CF0之間的通道。連接到同一條位線上的存儲單元被連接到各自不同的陽極線PLi、PLi+1上。
在圖2所示的摺疊位線結構中，兩個存儲單元的陣列單元MC 20由相鄰的位線BLi，BLi+1驅動，陣列單元MC 20的兩個存儲單元的電容分別連接到字線WLi和WLi+1，並且共同連接到一條陽極線PLi。這樣的排列能夠比圖1的公開位線結構具有更高的集成度。但是，可以被連接到一條陽極線的電容的數量通常是有限的。因此，會需要許多電路來選擇陽極線，這會增加晶片的尺寸。
發明內容
根據本發明的實施例，一種鐵電存儲器件包括多條平行字線，沿著第一方向延伸；多條平行位線，沿著垂直於第一方向的第二方向延伸；以及多條平行陽極線，沿著第一方向延伸的。在沿著對應於第一和第二方向的行和列中排列多個存儲單元，每個存儲單元包括一個連接到一條字線和一條位線的電晶體以及一個連接到該電晶體和一條陽極線的鐵電電容，由此，在相應行中的存儲單元被連接到相應的字線，存儲單元行中的第一和第二子集的鐵電電容被連接到相應的第一和第二陽極線。
在本發明的某些實施例中，將陽極線排列為多對相鄰陽極線，由此，由一對存儲單元行將第一對相鄰陽極線與第二對相鄰陽極線分開。在與第一對相鄰陽極線相鄰的存儲單元行中的存儲單元可以交替地連接到沿著第一方向的第一和第二陽極線。可以將相應列中的存儲單元連接到相應的位線，或者，反過來，可以將存儲單元列中的存儲單元交替地連接到沿著第二方向的第一和第二位線。
在本發明的另一個實施例中，將第一和第二對相鄰陽極線連接到一對分開第一和第二對相鄰陽極線的存儲單元行的兩行中的存儲單元。可以將相應列中的存儲單元連接到相應位線，或者，反過來，可以將存儲單元列中的存儲單元交替地連接到沿著第二方向的第一和第二位線。在另一個實施例中，僅將一對相鄰的位線連接到位於該對位線的相對側的第一和第二存儲單元行中的存儲單元。
在本發明的另一個實施例中，由一對相鄰的存儲單元行將陽極線彼此分開。在某些實施例中，可以將陽極線僅連接到在沿著第一方向的每個其他列中的存儲單元。可以將相應列中的存儲單元連接到相應的位線，或者，反過來，可以將存儲單元列中的存儲單元交替地連接到沿著第二方向的第一和第二位線。
圖1為具有共享位線結構的常規鐵電存儲器件的示意圖；圖2為具有摺疊位線(folded bit line)結構的常規鐵電存儲器件的示意圖；圖3為按照本發明第一實施例的鐵電存儲器件的示意圖；圖4為按照本發明第二實施例的鐵電存儲器件的示意圖；圖5為按照本發明第三實施例的鐵電存儲器件的示意圖；圖6為按照本發明第四實施例的鐵電存儲器件的示意圖；圖7為按照本發明第五實施例的鐵電存儲器件的示意圖；圖8為按照本發明第六實施例的鐵電存儲器件的示意圖；圖9為按照本發明第七實施例的鐵電存儲器件的示意圖；以及，圖10為按照本發明第八實施例的鐵電存儲器件的示意圖。
具體實施例方式
在下文中，將參照其中示出了本發明實施例的附圖，對本發明進行更充分的描述。但是，本發明可以以許多不同的形式進行實施，並且不應該理解為受在此列舉的實施例的限制；相反，提供這些實施例將使本披露變得透徹而完整，並且將使本領域技術人員充分地了解本發明的範圍。自始至終，相同的數字表示相同的要素。
在圖3中示出的本發明的實施例中，具有共享位線結構的存儲器器件具有按照行和列排列的存儲單元MC0、MC1、MC2和MC3，其中，各列中的存儲單元連接到各條位線BLi、BLi+1、BLi+2和BLi+3。存儲單元的電容CF0、CF1、CF2和CF3連接到沿著行的方向延伸的陽極線(plate line)PLj和PLj+1，這樣，在給定行中的存儲單元交替地連接到陽極線PLj和PLj+1。兩行存儲單元將一對相鄰的陽極線PLj和PLj+1與另一對相鄰的陽極線PLj+2和PLj+3分開。應該這樣理解，在共享位線的結構中，藉助於位於一組參考(或互補)位線之間的讀出放大器(sense amplifier)，將不同的存儲單元陣列連接到該組位線。所述四個存儲單元MC0、MC1、MC2和MC3形成了一個重複的陣列單元MA30。
存儲單元MC0包括一個通過電晶體N0和一個電容CF0，電晶體N0的柵極連接到字線WLi，漏極連接到位線BLi，電容CF0連接在通過電晶體N0和陽極線PLj之間。存儲單元MC1包括一個通過電晶體N1和一個電容CF1。電晶體N1的漏極連接到位線BLi+1，柵極連接到字線WLi。電容CF1連接在通過電晶體N1和陽極線PLj+1之間。存儲單元MC2包括一個通過電晶體N2和一個電容CF2，電晶體N2的漏極連接到位線BLi，柵極連接到字線WLi+1，電容CF2連接在通過電晶體N2和陽極線PLj之間。在對應於位線BLi的列中的存儲單元MC0和MC2中的電容CF0和CF2連接到同一條陽極線PLj。存儲單元MC3包括一個通過電晶體N3和一個電容CF3，電晶體N3的漏極連接到位線BLi+1，柵極連接到字線WLi+1，電容CF3連接在通過電晶體N3和陽極線PLj+1之間。存儲單元MC1和MC3中的電容CF1和CF3連接到陽極線PLj+1。陣列單元MA30按照行和列進行排列。
為了對一個存儲單元進行讀或者寫操作，一般將一條字線、一條陽極線和一條位線同時激活。具體來說，由行解碼器有選擇地對字線進行控制，由控制輸入/輸出連接的柵極電路選擇位線(例如，如美國專利No.5,917,746中所描述的)。假設將字線WLi和陽極線PLj激活，則選中存儲單元MC0進行寫入或者讀出操作。由於沒有激活在所述陣列單元MA30中的字線WLi+1和陽極線PLj+1，因此，不能訪問其他存儲單元MC1-MC3。
由於在所述陣列單元MA30中將兩個電容連接到一條陽極線，因此，與圖1所示結構相比，圖3的結構能夠實現更大的集成度。當存儲單元MC0被選中，並且NMOS電晶體N2截止時，可以由下面公式計算存儲單元MC2中陽極線PLj上的電容量C2
C2＝CF2×Cjn2/(CF2+Cjn2)，其中，Cjn2為電晶體N2的源極和電容CF2之間的結電容。結電容Cnj2的電容量一般大約為3毫微微法(femtoFarads，fF，等於10-15法拉)，它與電容CF2的電容量相比是可以忽略的，電容CF2的電容量為300fF左右。這樣，來自由公共連接的但是沒有被選中的存儲單元的電容量的影響是可以忽略的。
在圖4中示出的本發明的實施例中，將沿著一行的電容交替地連接到被兩行存儲單元分開的兩條陽極線PLj和PLj+1。陣列單元MA40包括八個存儲單元MC0-MC7。在存儲單元MC0中，NMOS電晶體N0的漏極和柵極分別連接到位線BLi和字線WLi，電容CF0連接到陽極線PLj。存儲單元MC1的NMOS電晶體N1的漏極和柵極分別連接到位線BLi+1和字線WLi，電容CF1連接到陽極線PLj+1。在存儲單元MC2中，NMOS電晶體N2的漏極和柵極分別連接到位線BLi和字線WLi+1，電容CF2連接到陽極線PLj。在存儲單元MC3中，NMOS電晶體N3的漏極和柵極分別連接到位線BLi+1和字線WLi+1，電容CF3連接到陽極線PLj+1。
在存儲單元MC4中，NMOS電晶體N4的漏極和柵極分別連接到位線BLi和字線WLi+2，電容CF4連接到陽極線PLj。在存儲單元MC5中，NMOS電晶體N5的漏極和柵極分別連接到位線BLi+1和字線WLi+2，電容CF5連接到陽極線PLj+1。在存儲單元MC6中，NMOS電晶體N6的漏極和柵極分別連接到位線BLi和字線WLi+3，電容CF6連接到陽極線PLj。在存儲單元MC7中，NMOS電晶體N7的漏極和柵極分別連接到位線BLi+1和字線WLi+3，電容CF7連接到陽極線PLj+1。
當通過激活字線WLi、陽極線PLj和位線BLi選中存儲單元MC0時，其他存儲單元MC1-MC7保持斷開。當四個電容連接到一條陽極線時，斷開的存儲單元的電容量約為3fF，它與被選中的存儲單元MC0中的電容CF0的大約為300fF的電容量相比是可以忽略的。
在圖5中示出的本發明的實施例中，使用了與圖3相似的陽極線排列。可以減少用於選擇陽極線的電路數量，因此，與圖4所示結構相比，實現了更高的集成度。如上所述，由於電容的電容量(約為300fF)相對較大，因此，增加陽極線上的傳輸負載幾乎不影響正常操作。陣列單元MA50中包括四個存儲單元MC0-MC3。
在存儲單元MC0中，NMOS電晶體N0的漏極和柵極分別連接到位線BLi和字線WLi，電容CF0連接到陽極線PLj。在存儲單元MC1中，NMOS電晶體N1的漏極和柵極分別連接到位線BLi+2和字線WLi，電容CF1連接到陽極線PLj+1。在存儲單元MC2中，NMOS電晶體N2的漏極和柵極分別連接到位線BLi+1和字線WLi，電容CF2連接到陽極線PLj。在存儲單元MC3中，NMOS電晶體N3的漏極和柵極分別連接到位線BLi+3和字線WLi+1，電容CF3連接到陽極線PLj+1。
在存儲單元MC4中，NMOS電晶體N4的漏極和柵極分別連接到位線BLi和字線WLi+2，電容CF4連接到陽極線PLj。在存儲單元MC5中，NMOS電晶體N5的漏極和柵極分別連接到位線BLi+2和字線WLi+2，電容CF5連接到陽極線PLj+1。在存儲單元MC6中，NMOS電晶體N6的漏極和柵極分別連接到位線BLi+1和字線WLi+3，電容CF6連接到陽極線PLj。在存儲單元MC7中，NMOS電晶體N7的漏極和柵極分別連接到位線BLi+3和字線WLi+3，電容CF7連接到陽極線PLj+1。如果激活字線WLi、陽極線PLj和位線BLi，則選中存儲單元MC0，而陣列單元MA50中的其他存儲單元MC1-MC3未被選中。
圖6示出的結構與圖4所示的結構相似，其中，陽極線PLj和PLj+1被兩行存儲單元分開。陣列單元MA60中包括八個存儲單元MCO-MC7。
在存儲單元MC0中，NMOS電晶體N0的漏極和柵極分別連接到位線BLi和字線WLi，電容CF0連接到陽極線PLj。在存儲單元MC1中，NMOS電晶體N1的漏極和柵極分別連接到位線BLi+2和字線WLi，電容CF1連接到陽極線PLj+1。在存儲單元MC2中，NMOS電晶體N2的漏極和柵極分別連接到位線BLi+1和字線WLi+1，電容CF2連接到陽極線PLj。在存儲單元MC3中，NMOS電晶體N3的漏極和柵極分別連接到位線BLi+3和字線WLi+1，電容CF3連接到陽極線PLj+1。在存儲單元MC4中，NMOS電晶體N4的漏極和柵極分別連接到位線BLi和字線WLi+2，電容CF4連接到陽極線PLj。在存儲單元MC5中，NMOS電晶體N5的漏極和柵極分別連接到位線BLi+2和字線WLi+2，電容CF5連接到陽極線PLj+1。在存儲單元MC6中，NMOS電晶體N6的漏極和柵極分別連接到位線BLi+1和字線WLi+3，電容CF6連接到陽極線PLj。在存儲單元MC7中，NMOS電晶體N7的漏極和柵極分別連接到位線BLi+3和字線WLi+3，電容CF7連接到陽極線PLj+1。
由於在陣列單元MA60中有四個電容連接到一條陽極線上，因此可以提高集成度。對陣列單元MA60的讀和寫操作與上面所述相似，即，當一組指定的字線、位線和陽極線被激活時，連接到陽極線的一個存儲單元被選中，而連接到該陽極線的其他存儲單元則保持在未被選中狀態。
圖7示出了按照本發明的另一個實施例的結構，其中包括與圖3相似的陽極線排列。陣列單元MA70包括16個存儲單元MC0-MC15。
在存儲單元MC0中，NMOS電晶體N0的漏極和柵極分別連接到位線BLi和字線WLi，電容CF0連接到陽極線PLj。在存儲單元MC1中，NMOS電晶體N1的漏極和柵極分別連接到位線BLi+1和字線WLi，電容CF1連接到陽極線PLj+1。在存儲單元MC2中，NMOS電晶體N2的漏極和柵極分別連接到位線BLi+2和字線WLi，電容CF2連接到陽極線PLj+2。在存儲單元MC3中，NMOS電晶體N3的漏極和柵極分別連接到位線BLi+3和字線WLi，電容CF3連接到陽極線PLj+3。在存儲單元MC4中，NMOS電晶體N4的漏極和柵極分別連接到位線BLi和字線WLi+1，電容CF4連接到陽極線PLj。在存儲單元MC5中，NMOS電晶體N5的漏極和柵極分別連接到位線BLi+1和字線WLi+1，電容CF5連接到陽極線PLj+1。在存儲單元MC6中，NMOS電晶體N6的漏極和柵極分別連接到位線BLi+2和字線WLi+1，電容CF6連接到陽極線PLj+2。在存儲單元MC7中，NMOS電晶體N7的漏極和柵極分別連接到位線BLi+3和字線WLi+1，電容CF7連接到陽極線PLj+3。
在存儲單元MC8中，NMOS電晶體N0的漏極和柵極分別連接到位線BLi和字線WLi+2，電容CF8連接到陽極線PLj。在存儲單元MC9中，NMOS電晶體N9的漏極和柵極分別連接到位線BLi+1和字線WLi+2，電容CF9連接到陽極線PLj+1。在存儲單元MC10中，NMOS電晶體N10的漏極和柵極分別連接到位線BLi+2和字線WLi+2，電容CF10連接到陽極線PLj+2。在存儲單元MC11中，NMOS電晶體N11的漏極和柵極分別連接到位線BLi+3和字線WLi+2，電容CF11連接到陽極線PLj+3。在存儲單元MC12中，NMOS電晶體N12的漏極和柵極分別連接到位線BLi和字線WLi+3，電容CF12連接到陽極線PLj。在存儲單元MC13中，NMOS電晶體N13的漏極和柵極分別連接到位線BLi+1和字線WLi+3，電容CF13連接到陽極線PLj+1。在存儲單元MC14中，NMOS電晶體N14的漏極和柵極分別連接到位線BLi+2和字線WLi+3，電容CF14連接到陽極線PLj+2。在存儲單元MC15中，NMOS電晶體N15的漏極和柵極分別連接到位線BLi+3和字線WLi+3，電容CF15連接到陽極線PLj+3。
由於在陣列單元MA70中有四個電容連接到一條陽極線上，因此可以提高集成度。與上述操作相似，例如，當在讀和寫操作中，將字線WLi、陽極線PLj和位線BLi激活時，只有存儲單元MC0被選中，而連接到陽極線PLj的其他存儲單元則保持在未被選中狀態。
圖8示出了按照本發明的另一個實施例的結構，其中使用了與圖3相似的陽極線排列。陣列單元MA80中包括16個存儲單元MC0-MC15。
在存儲單元MC0中，NMOS電晶體N0的漏極和柵極分別連接到位線BLi和字線WLi，電容CF0連接到陽極線PLj。在存儲單元MC1中的NMOS電晶體N1的漏極和柵極分別連接到位線BLi+2和字線WLi，電容CF1連接到陽極線PLj+1。在存儲單元MC2中，NMOS電晶體N2的漏極和柵極分別連接到位線BLi+4和字線WLi，電容CF2連接到陽極線PLj+2。在存儲單元MC3中，NMOS電晶體N3的漏極和柵極分別連接到位線BLi+6和字線WLi，電容CF3連接到陽極線PLj+3。在存儲單元MC4中，NMOS電晶體N4的漏極和柵極分別連接到位線BLi+1和字線WLi+1，電容CF4連接到陽極線PLj。在存儲單元MC5中，NMOS電晶體N5的漏極和柵極分別連接到位線BLi+3和字線WLi+1，電容CF5連接到陽極線PLj+1。在存儲單元MC6中，NMOS電晶體N6的漏極和柵極分別連接到位線BLi+5和字線WLi+1，電容CF6連接到陽極線PLj+2。在存儲單元MC7中，NMOS電晶體N7的漏極和柵極分別連接到位線BLi+7和字線WLi+1，電容CF7連接到陽極線PLj+3。
在存儲單元MC8中，NMOS電晶體N8的漏極和柵極分別連接到位線BLi和字線WLi+2，電容CF8連接到陽極線PLj。在存儲單元MC9中，NMOS電晶體N9的漏極和柵極分別連接到位線BLi+2和字線WLi+2，電容CF9連接到陽極線PLj+1。在存儲單元MC10中，NMOS電晶體N10的漏極和柵極分別連接到位線BLi+4和字線WLi+2，電容CF10連接到陽極線PLj+2。在存儲單元MC11中，NMOS電晶體N11的漏極和柵極分別連接到位線BLi+6和字線WLi+2，電容CF11連接到陽極線PLj+3。在存儲單元MC12中，NMOS電晶體N12的漏極和柵極分別連接到位線BLi+1和字線WLi+3，電容CF12連接到陽極線PLj。在存儲單元MC13中，NMOS電晶體N13的漏極和柵極分別連接到位線BLi+3和字線WLi+3，電容CF13連接到陽極線PLj+1。在存儲單元MC14中，NMOS電晶體N14的漏極和柵極分別連接到位線BLi+5和字線WLi+3，電容CF14連接到陽極線PLj+2。在存儲單元MC15中，NMOS電晶體N15的漏極和柵極分別連接到位線BLi+7和字線WLi+3，電容CF15連接到陽極線PLj+3。
與圖7的結構相似，在陣列單元MA80中有四個電容共同連接到一條陽極線上。舉例來說，如果在讀或寫操作中，同時將字線WLi、陽極線PLj和位線BLi激活，則存儲單元MC0被選中，而連接到陽極線PLj的其他存儲單元則保持在未被選中狀態。
圖9示出了按照本發明的另一個實施例的結構，其中使用了與圖3相似的陽極線排列。陣列單元MA90中包括8個存儲單元MC0-MC7。
在存儲單元MC0中，NMOS電晶體N0的漏極和柵極分別連接到位線BLi和字線WLi，電容CF0連接到陽極線PLj。在存儲單元MC1中，NMOS電晶體N1的漏極和柵極分別連接到位線BLi+1和字線WLi，電容CF1連接到陽極線PLj。在存儲單元MC2中，NMOS電晶體N2的漏極和柵極分別連接到位線BLi+2和字線WLi，電容CF2連接到陽極線PLj+1。在存儲單元MC3中，NMOS電晶體N3的漏極和柵極分別連接到位線BLi+3和字線WLi，電容CF3連接到陽極線PLj+1。在存儲單元MC4中，NMOS電晶體N4的漏極和柵極分別連接到位線BLi和字線WLi+1，電容CF4連接到陽極線PLj。在存儲單元MC5中，NMOS電晶體N5的漏極和柵極分別連接到位線BLi+1和字線WLi+1，電容CF5連接到陽極線PLj。在存儲單元MC6中，NMOS電晶體N6的漏極和柵極分別連接到位線BLi+2和字線WLi+1，電容CF6連接到陽極線PLj+1。在存儲單元MC7中，NMOS電晶體N7的漏極和柵極分別連接到位線BLi+3和字線WLi+1，電容CF7連接到陽極線PLj+1。
圖9的結構與圖7的結構相似之處在於，陣列單元MA90中有四個電容連接到一條陽極線。舉例來說，如果在讀或寫操作中，同時將字線WLi、陽極線PLj和位線BLi激活，則存儲單元MC0被選中，而連接到陽極線PLj上的其他存儲單元保持在未被選中狀態。
圖10示出了按照本發明的另一個實施例的結構，這是一種在共享位線中結構中，將具有電容的陽極線應用於擴展連接方式的情況，其中，陽極線的排列與圖4的排列具有相似的陽極線間隔。陣列單元MA100中包括16個存儲單元MC0-MC15。
在存儲單元MC0中，NMOS電晶體N0的漏極和柵極分別連接到位線BLi和字線WLi，電容CF0連接到陽極線PLj。在存儲單元MC1中，NMOS電晶體N1的漏極和柵極分別連接到位線BLi+1和字線WLi，電容CF1連接到陽極線PLj。在存儲單元MC2中，NMOS電晶體N2的漏極和柵極分別連接到位線BLi+2和字線WLi，電容CF2連接到陽極線PLj+1。在存儲單元MC3中，NMOS電晶體N3的漏極和柵極分別連接到位線BLi+3和字線WLi，電容CF3連接到陽極線PLj+1。在存儲單元MC4中，NMOS電晶體N4的漏極和柵極分別連接到位線BLi和字線WLi+1，電容CF4連接到陽極線PLj。在存儲單元MC5中，NMOS電晶體N5的漏極和柵極分別連接到位線BLi+1和字線WLi+1，電容CF5連接到陽極線PLj。在存儲單元MC6中，NMOS電晶體N6的漏極和柵極分別連接到位線BLi+2和字線WLi+1，電容CF6連接到陽極線PLj+1。在存儲單元MC7中，NMOS電晶體N7的漏極和柵極分別連接到位線BLi+3和字線WLi+1，電容CF7連接到陽極線PLj+1。
在存儲單元MC8中，NMOS電晶體N8的漏極和柵極分別連接到位線BLi和字線WLi+2，電容CF8連接到陽極線PLj。在存儲單元MC9中，NMOS電晶體N9的漏極和柵極分別連接到位線BLi+1和字線WLi+2，電容CF9連接到陽極線PLj。在存儲單元MC10中，NMOS電晶體N10的漏極和柵極分別連接到位線BLi+2和字線WLi+2，電容CF10連接到陽極線PLj+1。在存儲單元MC11中，NMOS電晶體N11的漏極和柵極分別連接到位線Bli+3和字線WLi+2，電容CF11連接到陽極線PLj+1。在存儲單元MC12中，NMOS電晶體N12的漏極和柵極分別連接到位線BLi和字線WLi+3，電容CF12連接到陽極線PLj。在存儲單元MC13中，NMOS電晶體N13的漏極和柵極分別連接到位線BLi+1和字線WLi+3，電容CF13連接到陽極線PLj。在存儲單元MC14中，NMOS電晶體N14的漏極和柵極分別連接到位線BLi+2和字線WLi+3，電容CF14連接到陽極線PLj+1。在存儲單元MC15中，NMOS電晶體N15的漏極和柵極分別連接到位線Bli+3和字線WLi+3，電容CF15連接到陽極線PLj+1。
應該理解的是，雖然上述實施例示出了使用1TC存儲單元的情況，但是本申請也適用於2TC存儲單元結構，它可以通過減少用於選擇和激活陽極線的電路的數量，同時增加連接到一條陽極線上的電容的數量而被高度集成。此外，還能夠減少所需要的讀出放大器的數量，從而可以減少功耗。
在附圖和說明中，已經披露了本發明的典型實施例，雖然使用了一些特定的術語，但是它們僅在一般的和描述的意義上被使用，而並非用於限制的目的，在後面的權利要求書中對本發明的範圍作出了規定。雖然已經參照特定的實施例對本發明進行了描述，但本領域的一般技術人員應該明白，在不脫離本發明的精神和範圍的情況下，可以對所述實施例進行各種修改。
權利要求
1.一種鐵電存儲器件，包括多條平行字線，沿著第一方向延伸；多條平行位線，沿著垂直於第一方向的第二方向延伸；多條平行陽極線，沿著第一方向延伸；以及多個存儲單元，排列在分別沿著第一和第二方向的行和列中，每個所述存儲單元包括一個電晶體，連接到所述字線中的一條字線和所述位線中的一條位線；以及一個鐵電電容，連接到所述電晶體和所述陽極線中的一條陽極線，由此，將相應行中的所述存儲單元連接到相應的字線，將一行存儲單元的第一和第二子集的電容連接到相應的第一和第二陽極線。
2.如權利要求1所述的存儲器件，其中，將所述陽極線排列為多對相鄰的陽極線，由此，由一對存儲單元行將第一對相鄰陽極線與第二對相鄰陽極線分開。
3.如權利要求2所述的存儲器件，其中，將與第一對相鄰陽極線相鄰的存儲單元行中的存儲單元交替地連接到沿著第一方向的第一和第二陽極線中的一條。
4.如權利要求3所述的存儲器件，其中，將相應列的存儲單元連接到相應位線。
5.如權利要求3所述的存儲器件，其中，將在存儲單元列中的存儲單元交替地連接到沿著第二方向的第一和第二位線。
6.如權利要求2所述的存儲器件，其中，將第一和第二對相鄰陽極線連接到將第一和第二對相鄰陽極線分開的一對存儲單元行的兩行中的存儲單元。
7.如權利要求6所述的存儲器件，其中，將相應列中的存儲單元連接到相應的位線。
8.如權利要求6所述的存儲器件，其中，將存儲單元列中的存儲單元交替地連接到沿著第二方向的第一和第二位線。
9.如權利要求2所述的存儲器件，其中，將第一對相鄰位線僅連接到位於第一對位線相對側的第一和第二存儲單元行中的存儲單元。
10.如權利要求1所述的存儲器件，其中，由一對相鄰行中的存儲單元行將所述陽極線彼此分開。
11.如權利要求10所述的存儲器件，其中，每條陽極線僅連接到在沿著第一方向的每個其他列中的存儲單元。
12.如權利要求11所述的存儲器件，其中，將相應列中的存儲單元連接到相應位線。
13.如權利要求11所述的存儲器件，其中，將一個存儲單元列當中的存儲單元交替地連接到沿著第二方向的第一和第二位線。
14.如權利要求10所述的存儲器件，將每條陽極線僅連接到沿著第一方向的每個其它對的相鄰列中的存儲單元。
15.一種鐵電存儲器件，包括一個陣列單元，被連接到沿著相應的行和列的方向排列的多條字線和多條位線以及沿著行方向延伸的多條陽極線，所述陣列單元包括多個存儲單元，其中，所述陣列單元的存儲單元行中的m個存儲單元中的n(m＞n)個存儲單元被連接到一條陽極線。
16.如權利要求15所述的器件，其中，將一條陽極線公共地連接到沿著所述列方向的相鄰存儲單元。
17.一種鐵電存儲器件，包括一個存儲單元陣列，包括按照行和列排列的類似的陣列單元，其中，每個陣列單元包括一個第一存儲單元，連接到第一字線、第一位線和第一陽極線；一個第二存儲單元，連接到第一字線、第二位線和第二陽極線；一個第三存儲單元，連接到第二字線、第一位線和第一陽極線；以及一個第四存儲單元，連接到第二字線、第二位線和第二陽極線。
18.一種鐵電存儲器件，包括一個存儲單元陣列，包括按照行和列排列的重複的陣列單元，其中，每個陣列單元包括一個第一存儲單元，連接到第一字線、第一位線和第一陽極線；一個第二存儲單元，連接到第一字線、第二位線和第二陽極線；一個第三存儲單元，連接到第二字線、第一位線和第一陽極線；一個第四存儲單元，連接到第二字線、第二位線和第二陽極線；一個第五存儲單元，連接到第三字線、第一位線和第一陽極線；一個第六存儲單元，連接到第三字線、第二位線和第二陽極線；一個第七存儲單元，連接到第四字線、第一位線和第一陽極線；以及一個第八存儲單元，連接到第四字線、第二位線和第二陽極線。
19.一種鐵電存儲器件，包括一個存儲單元陣列，包括按照行和列排列的類似的陣列單元，其中，每個陣列單元包括一個第一存儲單元，連接到第一字線、第一位線和第一陽極線；一個第二存儲單元，連接到第一字線、第三位線和第二陽極線；一個第三存儲單元，連接到第二字線、第二位線和第一陽極線；以及一個第四存儲單元，連接到第二字線、第四位線和第二陽極線，其中，在與所述陣列單元相鄰的列方向的陣列單元中，所述第一和第二陽極線沿著行的方向延伸。
20.一種鐵電存儲器件，包括一個存儲單元陣列，包括按照行和列排列的多個陣列單元，其中，每個陣列單元包括一個第一存儲單元，連接到第一字線、第一位線和第一陽極線；一個第二存儲單元，連接到第一字線、第三位線和第二陽極線；一個第三存儲單元，連接到第二字線、第一位線和第一陽極線；一個第四存儲單元，連接到第二字線、第四位線和第二陽極線；一個第五存儲單元，連接到第三字線、第一位線和第一陽極線；一個第六存儲單元，連接到第三字線、第三位線和第二陽極線；一個第七存儲單元，連接到第四字線、第一位線和第一陽極線；以及一個第八存儲單元，連接到第四字線、第四位線和第二陽極線。
21.一種鐵電存儲器件，包括一個存儲單元陣列，包括按照行和列排列的多個陣列單元，其中，每個陣列單元包括一個第一存儲單元，連接到第一字線、第一位線和第一陽極線；一個第二存儲單元，連接到第一字線、第二位線和第二陽極線；一個第三存儲單元，連接到第一字線、第三位線和第三陽極線；一個第四存儲單元，連接到第一字線、第四位線和第四陽極線；一個第五存儲單元，連接到第二字線、第一位線和第一陽極線；一個第六存儲單元，連接到第二字線、第二位線和第二陽極線；一個第七存儲單元，連接到第二字線、第三位線和第三陽極線；一個第八存儲單元，連接到第二字線、第四位線和第四陽極線；一個第九存儲單元，連接到第三字線、第一位線和第一陽極線；一個第十存儲單元，連接到第三字線、第二位線和第二陽極線；一個第十一存儲單元，連接到第三字線、第三位線和第三陽極線；一個第十二存儲單元，連接到第三字線、第四位線和第四陽極線；一個第十三存儲單元，連接到第四字線、第一位線和第一陽極線；一個第十四存儲單元，連接到第四字線、第二位線和第二陽極線；一個第十五存儲單元，連接到第四字線、第三位線和第三陽極線；以及一個第十六存儲單元，連接到第四字線、第四位線和第四陽極線。
22.一種鐵電存儲器件，包括一個存儲單元陣列，包括按照行和列排列的多個陣列單元，其中，每個陣列單元包括一個第一存儲單元，連接到第一字線、第一位線和第一陽極線；一個第二存儲單元，連接到第一字線、第三位線和第二陽極線；一個第三存儲單元，連接到第一字線、第五位線和第三陽極線；一個第四存儲單元，連接到第一字線、第七位線和第四陽極線；一個第五存儲單元，連接到第二字線、第二位線和第一陽極線；一個第六存儲單元，連接到第二字線、第四位線和第二陽極線；一個第七存儲單元，連接到第二字線、第六位線和第三陽極線；一個第八存儲單元，連接到第二字線、第八位線和第四陽極線；一個第九存儲單元，連接到第三字線、第一位線和第一陽極線；一個第十存儲單元，連接到第三字線、第三位線和第二陽極線；一個第十一存儲單元，連接到第三字線、第五位線和第三陽極線；一個第十二存儲單元，連接到第三字線、第七位線和第四陽極線；一個第十三存儲單元，連接到第四字線、第二位線和第一陽極線；一個第十四存儲單元，連接到第四字線、第四位線和第二陽極線；一個第十五存儲單元，連接到第四字線、第六位線和第三陽極線；以及一個第十六存儲單元，連接到第四字線、第八位線和第四陽極線。
23.一種鐵電存儲器件，包括一個存儲單元陣列，包括按照行和列排列的多個陣列單元，其中，每個陣列單元包括一個第一存儲單元，連接到第一字線、第一位線和第一陽極線；一個第二存儲單元，連接到第一字線、第二位線和第一陽極線；一個第三存儲單元，連接到第一字線、第三位線和第二陽極線；一個第四存儲單元，連接到第一字線、第四位線和第二陽極線；一個第五存儲單元，連接到第二字線、第一位線和第一陽極線；一個第六存儲單元，連接到第二字線、第二位線和第一陽極線；一個第七存儲單元，連接到第二字線、第三位線和第二陽極線；以及一個第八存儲單元，連接到第二字線、第四位線和第二陽極線。
24.一種鐵電存儲器件，包括一個存儲單元陣列，包括按照行和列排列的多個陣列單元，其中，每個陣列單元包括一個第一存儲單元，連接到第一字線、第一位線和第一陽極線；一個第二存儲單元，連接到第一字線、第二位線和第一陽極線；一個第三存儲單元，連接到第一字線、第三位線和第二陽極線；一個第四存儲單元，連接到第一字線、第四位線和第二陽極線；一個第五存儲單元，連接到第二字線、第一位線和第一陽極線；一個第六存儲單元，連接到第二字線、第二位線和第一陽極線；一個第七存儲單元，連接到第二字線、第三位線和第二陽極線；一個第八存儲單元，連接到第二字線、第四位線和第二陽極線；一個第九存儲單元，連接到第三字線、第一位線和第一陽極線；一個第十存儲單元，連接到第三字線、第二位線和第一陽極線；一個第十一存儲單元，連接到第三字線、第三位線和第二陽極線；一個第十二存儲單元，連接到第三字線、第四位線和第二陽極線；一個第十三存儲單元，連接到第四字線、第一位線和第一陽極線；一個第十四存儲單元，連接到第四字線、第二位線和第一陽極線；一個第十五存儲單元，連接到第四字線、第三位線和第二陽極線；以及一個第十六存儲單元，連接到第四字線、第四位線和第二陽極線。
全文摘要
一種鐵電存儲器件,包括沿著第一方向延伸的多條平行字線、沿著垂直於第一方向的第二方向延伸的多條平行位線以及沿著第一方向延伸的多條平行陽極線。在沿著對應於第一和第二方向的行和列中,排列多個存儲單元,每個存儲單元包括一個連接到一條字線和一條位線的電晶體以及一個連接到該電晶體和一條陽極線的鐵電電容,由此,將在相應行中的存儲單元連接到相應的字線,使得存儲單元行的第一和第二子集的鐵電電容連接到相應的第一和第二陽極線。
文檔編號H01L27/105GK1367492SQ0210151
公開日2002年9月4日 申請日期2002年1月7日 優先權日2001年1月8日
發明者田炳吉 申請人:三星電子株式會社