包括邊緣端接的半導體器件的製作方法
2023-06-04 08:23:36
包括邊緣端接的半導體器件的製作方法
【專利摘要】一種超結半導體器件，包括：超結結構，包括第一區域和第二區域，所述第一區域和所述第二區域沿著第一側向方向交替地布置並且沿著第二側向方向並行延伸。所述第一區域中的每一個包括第一導電類型的第一半導體區域。所述第二區域中的每一個沿著所述第一側向方向包括與所述第一導電類型相反的第二導電類型的相對的第二半導體區域之間的內部區域。所述第一半導體區域在電晶體單元區域中的寬度w1大於在邊緣端接區域中的寬度，並且所述第二半導體區域的每一個在所述電晶體單元區域中的寬度w2大於在所述邊緣端接區域中的寬度。
【專利說明】包括邊緣端接的半導體器件
【技術領域】
[0001]本公開涉及半導體器件，更具體而言涉及包括邊緣端接的半導體器件。
【背景技術】
[0002]諸如超結(SJ)半導體器件(例如SJ絕緣柵場效應電晶體(SJ IGFET))之類的半導體器件基於半導體主體中的η摻雜區域和ρ摻雜區域的相互空間電荷補償，允許諸如源極和漏極之類的負載端子之間的高擊穿電壓Vbr和低區域特定導態電阻RonxA之間的改進折衷。邊緣端接目的在於將電擊穿從邊緣端接區域移位到電晶體單元區域中，用於避免由於邊緣端接中的不希望的電擊穿引起的阻擋電壓的降級。
[0003]期望改善半導體器件的阻擋電壓和區域特定導態電阻之間的折衷。
【發明內容】
[0004]根據一個實施例，一種超結半導體器件，包括:超結結構，包括第一區域和第二區域，所述第一區域和所述第二區域沿著第一側向方向交替地布置並且沿著第二側向方向並行延伸。所述第一區域中的每一個包括第一導電類型的第一半導體區域。所述第二區域中的每一個沿著所述第一側向方向包括與所述第一導電類型相反的第二導電類型的、相對的第二半導體區域之間的內部區域。所述第一半導體區域在電晶體單元區域中的寬度W1大於在邊緣端接區域中的寬度。所述第二半導體區域的每一個在所述電晶體單元區域中的寬度W2大於在所述邊緣端接區域中的寬度。
[0005]根據另一實施例，一種超結半導體器件，包括:超結結構，包括第一區域和第二區域，所述第一區域和所述第二區域沿著第一側向方向交替地布置並且沿著第二側向方向並行延伸。所述第一區域中的每一個包括第一導電類型的第一半導體區域。所述第二區域中的每一個沿著所述第一側向方向包括與所述第一導電類型相反的第二導電類型的相對的第二半導體區域之間的內部區域。半導體器件進一步包括溝道停止層結構，溝道停止層結構包括電耦合到場板的摻雜半導體區域。沿著所述第二側向方向從所述電晶體單元區域延伸通過所述邊緣端接區域的所述第二半導體區域與所述場板交疊。
[0006]根據又一實施例，一種半導體器件，包括:超結結構，包括第一區域和第二區域，所述第一區域和所述第二區域沿著第一側向方向交替地布置並且沿著第二側向方向並行延伸。所述第一區域中的每一個包括第一導電類型的第一半導體區域。所述第二區域中的每一個沿著所述第一側向方向包括與所述第一導電類型相反的第二導電類型的相對的第二半導體區域之間的內部區域。半導體器件進一步包括在所述電晶體單元區域和所述邊緣端接區域之間的轉變區域。所述第二半導體區域在所述第二區域的不同區域中的深度d2沿著所述第一側向方向從所述電晶體單元區域向所述轉變區域中減小。
[0007]通過閱讀下列詳細描述以及查看附圖，本領域技術人員將認識到附加特徵和優勢。
【專利附圖】
【附圖說明】
[0008]包括附圖以提供對本發明的進一步理解，並且將附圖併入在本說明書中並構成本說明書的一部分。附圖圖示本發明的實施例並且與描述一起用於說明本發明的原理。由於通過參照下列詳細描述它們變得更好理解，所以將容易認識到本發明的其它實施例和預期優勢。
[0009]圖1是根據半導體器件的實施例的與半導體主體的第一側和第二側平行並且定位於半導體主體的第一側和第二側之間的截平面的俯視圖。
[0010]圖2是根據半導體器件的另一實施例的與半導體主體的第一側和第二側平行並且定位於半導體主體的第一側和第二側之間的截平面的俯視圖。
[0011]圖3A是沿著圖1所示半導體器件的單元區域中的線A-A』的示意性截面圖。
[0012]圖3B是沿著圖1所示半導體器件的邊緣端接區域中的線B-B』的示意性截面圖。
[0013]圖4是圖示電晶體單元區域之間的轉變區域的一個實施例的截面圖，其中具有從電晶體單元區域到轉變區域中減小的ρ摻雜補償區域的深度d2。
[0014]圖5A是具有溝道停止層結構的半導體器件的一個實施例的截面圖，該溝道停止層結構包括電耦合到場板的摻雜半導體區域。
[0015]圖5B是圖5A所示半導體器件的俯視圖。
[0016]圖6圖示了沿著圖1所示半導體器件的單元區域中的線A-A』的示意性截面圖的一個實施例。
[0017]圖7是製造半導體器件的方法的工藝流程的示意性圖示，包括對溝槽中的半導體層的一部分進行電化學刻蝕，該溝槽在彼此相對的第一區域中具有第一寬度並且在第一區域之間的第二區域中具有大於第一寬度的第二寬度。
[0018]圖8是製造包括溝道停止層結構的超結結構的工藝流程的示意性圖示。
[0019]圖9是製造半導體器件的工藝流程的示意性圖示，包括對溝槽中的半導體層的一部分進行刻蝕，該溝槽在彼此相對的第一區域中具有第一深度並且在第一區域之間的第二區域中具有小於第一深度的第二深度。
[0020]圖1OA是用於圖示根據一個實施例的製造SJ半導體器件的方法的半導體主體部分的示意性截面圖。
[0021]圖1OB圖示在第一溝槽和第二溝槽形成之後圖1OA的半導體主體部分的示意性截面圖的一個實施例。
[0022]圖1OC是在外延半導體層形成之後圖1OB的半導體主體部分的示意性截面圖的一個實施例。
[0023]圖1OD圖示在外延半導體層的電化學刻蝕期間的狀態下圖1OC的半導體主體部分的示意性截面圖的一個實施例。
[0024]圖1OE圖示在外延半導體層的電化學刻蝕結束時圖1OD的半導體主體部分的示意性截面圖的一個實施例。
[0025]圖1OF圖示在半導體外延層的電化學刻蝕之後且在外延半導體層的各向異性刻蝕之後圖1OE的半導體主體部分的示意性截面圖的一個實施例。
[0026]圖1OG圖示在利用材料填充第一溝槽和第二溝槽之後圖1OF的半導體主體部分的示意性截面圖的一個實施例。
【具體實施方式】
[0027]在下面的詳細描述中，參照附圖，該附圖構成其一部分並且在附圖中通過圖示的方式示出可以實施本發明的特定實施例。將理解的是，在不脫離本發明的範圍的情況下，可以利用其它實施例並且可以進行結構或邏輯上的改變。例如，可以在其它實施例上或者結合其它實施例使用針對一個實施例圖示或描述的特徵，以產生又一個實施例。期望本發明包括這樣的修改和變型。使用特定語言描述示例，該特定語言不應被認為是限制所附權利要求的範圍。附圖不按比例繪製並且僅用於圖示的目的。為清晰起見，如果未另外陳述，則在不同附圖中通過對應的參考標號標示相同的元件。
[0028]術語「具有」、「含有」、「包括」、「包含」等是開放性的，並且該術語指示所述結構、元件或特徵的存在，但並不排除附加元件或特徵。除非上下文另外清晰指出，否則冠詞「一個」、「一」和「該」旨在包括複數以及單數。術語「電連接」描述電連接元件之間的永久低歐姆連接，例如所關注的元件之間的直接接觸或經由金屬和/或高摻雜半導體的低歐姆連接。術語「電耦合」包括可以在電耦合元件之間設置適於信號傳輸的一個或多個中間元件，例如可控制用於臨時提供第一狀態中的低歐姆連接和第二狀態中的高歐姆電解耦合的元件。
[0029]附圖通過在摻雜類型「η」或「p」附近指示或「 + 」圖示了相關摻雜濃度。例如，「η-」是指低於「η」摻雜區域的摻雜濃度的摻雜濃度，而「η+」摻雜區域具有比「η」摻雜區域更高的摻雜濃度。相同相關摻雜濃度的摻雜區域不一定具有相同的絕對摻雜濃度。例如，兩個不同的「η」摻雜區域可以具有相同或不同的絕對摻雜濃度。
[0030]圖1圖示了根據半導體器件的一個實施例的與半導體主體100的第一側和第二側平行並且位於半導體主體100的第一側和第二側之間的截平面的俯視圖。半導體主體由例如矽(Si)、碳化矽(SiC)、鍺(Ge)、鍺矽(SiGe)、氮化鎵(GaN)或砷化鎵(GeAs)之類的單晶半導體材料提供。第一側和第二側之間的距離可以在例如20μπι和300μπι之間的範圍內，第一側和第二側之間的距離即半導體主體的厚度。第一側和第二側的法線限定垂直方向，並且與法線方向正交的方向是側向方向。
[0031]半導體器件的超結結構102包括第一區域103和第二區域104，第一區域103和第二區域104沿著第一側向方向X1交替布置並且沿著第二側向方向X2並行延伸。第一區域103中的每一個包括第一導電類型的第一半導體區域105，例如η型臺面區域。第二區域104中的每一個沿著第一側向方向xl包括相反的第二導電類型的、在相對第二半導體區域107a、107b之間的內部區域106，第二導電類型為例如在本示例中與作為第一導電類型的η型相反的P型。第一半導體區域105在電晶體單元區域109中的寬度W1大於在邊緣端接區域110中的寬度。轉變區域111位於電晶體單元區域109和邊緣端接區域110之間。在電晶體單元區域109中，電晶體單元被布置成包括去往負載/控制端子的接觸，例如電連接到例如半導體主體中的半導體區域(諸如η+摻雜源極區域)的接觸插塞或接觸線。邊緣端接區域110目的在於使電擊穿移位到電晶體單元區域109中，用於避免由於邊緣端接中的不希望的電擊穿引起的阻擋電壓的降級，該不希望的電擊穿可能是由於本區域中等勢線的曲率引起的。
[0032]根據一個實施例，第一半導體區域105在邊緣端接區域110中的寬度W1的範圍是半導體區域105在電晶體單元區域109中的寬度W1的30%至90%之間或者40%至80%之間。
[0033]內部區域106在電晶體單元區域109中的寬度W3小於在邊緣端接區域110中的寬度。根據圖1所示的實施例，寬度W、w2、W3在轉變區域111中持續地改變，即，沿著第二側向方向X2從電晶體單元區域109中的第一值減小到邊緣端接區域110中的第二值。
[0034]根據一個實施例，第二區域107a、107b的每一個中的摻雜濃度大於在第一半導體區域105的每一個中的摻雜濃度。對於由矽製成的半導體主體而言，第一半導體區域105中的摻雜濃度可以在lX1015cm_3和1.5 X 116CnT3之間的範圍內，而第二半導體區域107a、107b的每一個中的摻雜濃度可以在5 X 115CnT3和I X 117CnT3之間的範圍內。如磷(P)、砷(As)或銻(Sb)的N型摻雜劑可以在第一半導體區域105的每一個中限定η型。如硼(B)、鋁(Al)、銦(In)或鎵(Ga)的P型摻雜劑可以在第二半導體區域107a、107b的每一個中限定P型。第一半導體區域105在電晶體單兀區域109中的寬度W1可以例如在500nm和5 μ m的範圍內。第二半導體區域107a、107b的寬度W2可以例如在10nm和3 μ m的範圍內。
[0035]根據一個實施例，內部區域106包括未摻雜(即本徵或輕摻雜)的半導體材料。內部區域106的半導體材料的摻雜濃度小於第一半導體區域105中的半導體材料的摻雜濃度。具有氣體夾雜或不具有氣體夾雜的空隙可以位於內部區域106中。根據一個實施例，空隙由處理半導體主體100引起。根據另一實施例，內部區域106由電介質材料製成或包括電介質材料，例如像S12的氧化物和任選的具有或不具有氣體夾雜的空隙。根據另一實施例，內部區域可以包括未摻雜或輕摻雜的半導體材料與含具有或不具有氣體夾雜的任選空隙的電介質材料的組合。
[0036]根據一個實施例，半導體器件為超結電晶體。半導體器件可以為超結絕緣柵場效應電晶體(SJ IGFET)，例如SJ金屬氧化物半導體場效應電晶體(SJ M0SFET)或超結絕緣柵雙極電晶體(SJ IGBT)。根據一個實施例，半導體器件的阻擋電壓在100V和5000V之間的範圍內，並且可以進一步在200V和1000V之間的範圍內。SJ電晶體可以是包括一個負載端子和另一負載端子的垂直SJ電晶體，該一個負載端子例如是在半導體主體100的前側處的源極端子，該另一負載端子例如在半導體主體100的後側處的漏極端子。
[0037]圖2是根據半導體器件的另一實施例的與半導體主體100的第一側和第二側平行並且位於第一側和第二側之間的截平面的俯視圖。在圖1的俯視圖中，沿著第二側向方向X2在電晶體單元區域109和邊緣端接區域110之間圖示第一區域103和第二區域104的形狀。在圖2的示意性俯視圖中，沿著第一側向方向X1在電晶體單元區域109和邊緣端接區域110之間圖示第一區域103和第二區域104的形狀。
[0038]在圖2所示的實施例中，交替布置的第一區域103和第二區域104的不同區域中的寬度Wp W2> W3分別沿著第一側向方向X2從電晶體單元區域109中的第一值逐步地變為邊緣端接區域110中的第二值。在轉變區域111中具有兩個第一半導體區域105的圖2所示實施例中，寬度W1的示例性值可以對應於電晶體單元區域109中的參考值的100%、位於鄰近電晶體單元區域109的轉變區域111中的第一半導體區域105中的參考值的90%、位於鄰近邊緣端接區域110的轉變區域111中的第一半導體區域105中的參考值的80%以及邊緣端接區域110中的參考值的70%。這些值在其它實施例中可以不同，並且可以依賴於轉變區域中的第一半導體區域105的數目。參照圖1的描述給定的關於尺寸、摻雜濃度、材料等的示例性值同樣適用於圖2。
[0039]電晶體單元區域109和邊緣端接區域110之間的寬度wpw2、w3的特定變化允許如將參照圖3A和圖3B的示意性截面圖所描述的改進的超結結構。
[0040]圖3A是沿著圖1所示半導體器件的單元區域109中的線A_A』的示意性截面圖。
[0041]在電晶體單元區域109中，擊穿電壓Vfc處的電場矢量EraiU包括側向電場分量EhOT，jP垂直電場分量ErartY
[0042]圖3B是圖1所示半導體器件的邊緣端接區域110中的線B_B』的示意性截面圖。第一半導體區域105和第二半導體區域107a、107b在邊緣端接區域110中的寬度％、W2小於在電晶體單元區域109中的寬度，如圖1中所示那樣。因此，第一半導體區域105和第二半導體區域107a、107b在邊緣端接區域110中的每單位長度的電荷容量小於在電晶體單元區域109中由第二半導體區域107a、107b在邊緣端接區域110中的每單位長度的更小空間電荷引起的每單位長度的電荷容量。側向電場分量EhOT，2在邊緣端接區域110中的量小於側向電場分量E1^1在電晶體單元區域109中的量。因此，垂直電場分量EVOTt，2在邊緣端接區域110中的量可以超過垂直電場分量Evotm在電晶體單元區域109中的量。由於垂直電場分量表示阻擋電壓能力，所以圖1和圖2的實施例所示的第一半導體區域105的寬度W1和第二半導體區域107a、107b的寬度W2的特定設計允許與電晶體單元區域109相比電壓阻擋能力在邊緣端接區域110中的增加。由此，可以改進半導體器件的堅固性和可靠性。可以通過對例如圖1和圖2所示的第二區域104表示的溝槽中的第二半導體區域107a、107b的電化學刻蝕來實現第一半導體區域105的寬度W1和第二半導體區域107a、107b的寬度W2的特定設計。
[0043]圖4是圖示電晶體單元區域109和邊緣端接區域110之間的轉變區域111的一個實施例的截面圖。示例性截面圖是沿著圖1所示的半導體器件的線C-C』截取的。在所示實施例中，第二半導體區域107b是沿著與第一側113垂直延伸的垂直方向y具有深度d2的P摻雜的。半導體主體100的η摻雜部分與第二半導體區域107b的底側鄰接。第二半導體區域107b的深度d2從電晶體單元區域109中的第一值通過轉變區域111減小到邊緣端接區域110中的第二值。儘管半導體主體100的部分115整個布置在電晶體單元區域109中的第二半導體區域107b下方，但邊緣端接區域110中的半導體主體100的對應部分沿著與圖4的繪製平面垂直的方向與第二半導體區域107a、107b交替布置。出於如上面參照圖3A和圖3B所述的類似原因，這導致與電晶體單元區域109相比在邊緣端接區域110中的電壓阻擋能力的增加。同樣，可以改善器件堅固性和器件可靠性。上述效應在主要具有垂直分量的邊緣區域中，即在直接鄰接電晶體單元區域109的邊緣區域中特別有效。
[0044]溝槽端部是奇異點並且構成連續單元設計的斷點。作為示例,溝槽端部處的外延填充行為和外延生長行為不同於電晶體單元陣列。因而，與電晶體單元陣列內的溝槽的內部部分相比，包括溝槽的超結結構中的電荷補償在溝槽端部處作用不同。
[0045]圖5A是具有溝道停止層結構的半導體器件的一個實施例的截面圖，溝道停止層結構包括n+摻雜半導體區域117，該η+摻雜半導體區域117電耦合到場板118例如多晶矽和/或金屬場板。電介質120 (例如諸如S12之類的氧化物和/或諸如Si3N4之類的氮化物)布置在場板118和半導體主體100之間。轉變線122標示其中電介質120的厚度朝電晶體單元區域增加的位置或者場板彎曲的位置。
[0046]圖5B是圖5A所示的半導體器件的俯視圖。第二半導體區域107a、107b沿著第二側向方向X2延伸通過邊緣端接區域110到無場區域124中。因而，當在溝槽中例如通過電化學刻蝕形成第二半導體區域107a、107b時，溝槽端部置於溝道停止層結構以外的無場區域124中。由此，溝槽端部轉移到如下區域中，在該區域中它們對電荷補償的影響不會引起對器件堅固性和器件可靠性的傷害。
[0047]圖6圖示了沿著圖1所示半導體器件的電晶體單元區域109中的線D-D』的示意性截面圖的一個實施例。在包括第一區域103和第二區域104的超結結構之上，鄰接P摻雜主體區域126。P摻雜主體區域126經由P+摻雜主體接觸區128電耦合到源極接觸127。源極接觸127的側壁也電耦合到n+摻雜源極區域129。用於將主體126和源極區域129電耦合到源極接觸127的其它接觸機制可以類似地適用。在相對的源極區域129之間，溝槽130沿著垂直方向延伸到第一半導體區域105中。電介質結構131將溝槽130的上部部分中的柵極電極132與P摻雜主體區域126的周圍部分電隔離，並且進一步將溝槽130的下部部分中的場電極134與第一半導體區域105的周圍部分電隔離。通過向柵極電極132施加電壓，可以通過場效應控制沿著溝道區域136的導電性。
[0048]圖6所示的半導體器件是包括第一負載端子和第二負載端子的垂直IGFET，該第一負載端子例如半導體主體100的第一側113處的包括源極接觸127的源極端子，該第二負載端子例如半導體主體100的與第一側113相對的第二側133處的包括漏極接觸139的漏極端子。圖1、圖2和圖5B中圖示了圖6的半導體器件的示例性俯視圖。
[0049]圖7是製造超結半導體器件的方法的工藝流程的示意性圖示。
[0050]工藝特徵S700包括在第一導電類型的半導體主體中形成沿著側向方向延伸的溝槽，其中溝槽在沿著側向方向彼此相對的第一區域中具有第一寬度，並且溝槽在第一區域之間的第二區域中具有比第一寬度更大的第二寬度。
[0051]工藝特徵S710包括形成對溝槽的側壁和底側進行加襯的第二導電類型的半導體層。
[0052]工藝特徵S720包括通過電化學刻蝕去除側壁處和底側處的半導體層的部分。
[0053]可以利用本徵半導體材料、輕摻雜半導體材料、電介質材料和空隙中的一種或組合填充溝槽。
[0054]圖8是製造超結半導體器件的另一方法的工藝流程的示意性圖示。
[0055]工藝特徵S800包括形成包括第一區域和第二區域的超結結構，第一區域和第二區域沿著第一側向方向交替布置並且沿著第二側向方向並行延伸，其中第一區域中的每一個包括第一導電類型的第一半導體區域，並且第二區域中的每一個沿著第一側向方向包括與第一導電類型相反的第二導電類型的相對第二半導體區域之間的內部區域。
[0056]工藝特徵S810包括形成溝道停止層結構，該溝道停止層結構包括電耦合到場板的摻雜半導體區域，其中沿著第二側向方向從電晶體單元區域延伸通過邊緣端接區域的第二半導體區域與場板交疊。
[0057]圖9是製造超結半導體器件的另一方法的工藝流程的示意性圖示。
[0058]工藝特徵S900包括在第一導電類型的半導體主體中形成沿著側向方向延伸的溝槽，其中溝槽在沿著側向方向彼此相對的第一區域中具有第一深度並且該溝槽在第一區域之間的第二區域中具有小於第一深度的第二深度。
[0059]工藝特徵S910包括形成對溝槽的側壁和底側進行加襯的第二導電類型的半導體層。
[0060]工藝特徵S920包括通過電化學刻蝕去除在側壁處和在底側處的半導體層的部分。
[0061]除了圖7至圖9所示的工藝特徵外，在這些特徵中的任意一個之前或之後或者在這些特徵中的任意兩個之間，可以與所示工藝特徵中的任意一個一起形成其它器件元素。作為示例，這些方法還可以包括諸如源極區域、漏極區域、柵極結構、電耦合到半導體主體的有源區域內形成的半導體元素的導電結構之類的元素的形成。由此，可以在第二區域中形成電晶體單元區域並且可以在第一區域中形成邊緣端接區域。
[0062]圖1OA至圖1OG圖示了根據實施例的在超結半導體器件的製造期間的不同工藝階段處的半導體主體部分404的示意性截面圖。作為示例，截面圖可以指代圖1所示實施例的線A-A』。
[0063]參照圖10A，設置包括n+摻雜襯底440和在其上形成的η摻雜外延層442的半導體主體404作為基礎材料。
[0064]可以根據在最終器件的操作模式中吸收阻擋電壓的體積的目標厚度選擇外延層442的厚度d。半導體層442內的摻雜劑的濃度可以對應於構成最終超級結半導體器件的漂移區的η摻雜的柱的目標摻雜劑濃度。半導體層442的摻雜劑的濃度可以經受生產容限。這些生產容限可能是由在例如外延生長期間設置摻雜濃度時的有限準確度引起的。
[0065]參照圖1OB的示意性截面圖，在外延層442內形成從前表面406沿著垂直方向420延伸到半導體主體404的深度中的第一溝槽408a和第二溝槽408b。可以使用在半導體主體404的表面406上的刻蝕掩膜諸如硬掩膜444，在半導體主體404中刻蝕溝槽408a和408b。溝槽408a和408b的底側可以布置在半導體層442內。溝槽408a和408b之間的臺面區域可以限定漂移區402。
[0066]參照圖1OC所示的半導體主體部分404的示意性截面圖，在半導體主體404的前表面406上、在第一溝槽408a和第二溝槽408b中的每一個的側壁處和底側處形成外延ρ慘雜層415。
[0067]參照圖1OD所示的半導體主體部分404的示意性截面圖，外延半導體層415經歷電化學刻蝕，諸如使用鹼性溶液446的鹼性溼法刻蝕。例如，當刻蝕矽時，鹼性溶液可以包括KOH或ΤΜΑΗ。電壓V1施加在外延半導體層415和電化學鹼性溶液446之間。鹼性溶液446和外延半導體層415之間的結類似於肖特基勢壘結。因此，在該界面處構建肖特基耗盡區域448。可以選擇電壓V1,使得將通過外延半導體層415和鹼性溶液446之間的結形成的肖特基二極體短路或正向偏置。
[0068]電壓V2施加在ρ摻雜外延半導體層415和η摻雜半導體主體404之間，使得這些區域之間的ρη結反向偏置並且形成空間電荷區域，該空間電荷區域包括半導體主體404內的第一耗盡層450和外延半導體層415內的第二耗盡層452。可以選擇V2的值，使得第一溝槽408a和第二溝槽408b之間的半導體主體404的區域(即漂移區402)變得耗儘自由電荷載流子。可以選擇外延半導體層415的厚度，使得在施加電壓'、V2之後耗盡區域448、452並不相遇。換言之，可以選擇電壓V1和V2,使得不構成空間電荷區域的中性區域454保
&3甶O
[0069]參照圖1OE中所示的半導體主體部分404的示意性截面圖，一旦遇到耗盡區域452和448，就結束外延半導體層415的刻蝕。外延半導體層415的體積包括兩部分，即，肖特基耗盡層448和ρη耗盡層452的體積。耗盡層452引起在半導體主體404內形成的另一ρη耗盡層450的精確補償。該電荷補償不受器件元件製造期間的任意生產容限影響。由於在去除電化學鹼性溶液之後不保持肖特基勢壘，所以關於理想電荷補償，肖特基耗盡層448的電荷構成過多電荷。在稍後工藝階段中使這些過多電荷可以反平衡、針對改善魯棒性的電場調諧維持這些過多電荷或者去除這些過多電荷。作為示例，可以通過外延半導體層415的相應部分的各向同性幹法或溼法刻蝕，部分地或全部地去除肖特基耗盡層448的電荷。作為另一示例，也可以通過例如對外延半導體層415的相應部分進行熱氧化和隨後通過刻蝕工藝去除氧化層，來去除肖特基耗盡層448的電荷。作為又一示例，可以通過利用具有與外延半導體層415的導電類型不同的導電類型的外延半導體材料填充溝槽408a、408b，來使肖特基耗盡層448的電荷反平衡。可以在去除鹼性溶液446之後且在利用如圖1OG所示後續工藝階段中所述的材料填充溝槽408a、408b之前，執行通過上述工藝去除過多電荷。
[0070]儘管可以在溝槽408a、408b中的每一個內的底側處保持外延半導體層415，但圖1OF所示的半導體主體部分404的示意性截面圖指代其中刻蝕外延半導體層415以去除位於溝槽408a、408b中的每一個內的底側處和半導體主體404的前表面406上的該層的這些部分。作為示例，可以使用各向異性幹法刻蝕來刻蝕半導體層415。在刻蝕之後，該層的剩餘部分限定第一溝槽408a和第二溝槽408b內的第一半導體子區416a、……、416d。
[0071]參照圖1OG所示的半導體主體部分404的示意性截面圖，第一溝槽408a和第二溝槽408b填充有參照圖1所述的材料。
[0072]其它工藝可以隨後，或者在圖1OA至圖1OG所示的工藝之前、之間或一起執行，以最終實現SJ半導體器件。
[0073]儘管這裡圖示和描述了特定實施例，但本領域普通技術人員將理解到，在不偏離本發明範圍的情況下，各種備選和/或等同實現方案可以替代所示和所述的特定實施例。本申請旨在於覆蓋這裡所述特定實施例的任意修改或變型。因此，本發明旨在於僅受權利要求和其等同方案限制。
【權利要求】
1.一種超結半導體器件，包括: 超結結構，包括第一區域和第二區域，所述第一區域和所述第二區域沿著第一側向方向交替地布置並且沿著第二側向方向並行延伸；所述第一區域中的每一個包括第一導電類型的第一半導體區域；所述第二區域中的每一個沿著所述第一側向方向包括與所述第一導電類型相反的第二導電類型的、相對的第二半導體區域之間的內部區域；以及其中 所述第一半導體區域的第一個的寬度W1在電晶體單元區域中比在邊緣端接區域中更大，並且所述第二半導體區域的每一個的寬度W2在所述電晶體單元區域中比在所述邊緣端接區域中更大。
2.根據權利要求1所述的超結半導體器件，進一步包括在所述電晶體單元區域和所述邊緣端接區域之間的轉變區域，其中所述寬度W、W2分別沿著所述第二側向方向從所述電晶體單元區域中的第一值連續地變為所述邊緣端接區域中的第二值。
3.根據權利要求1所述的超結半導體器件，進一步包括在所述電晶體單元區域和所述邊緣端接區域之間的轉變區域，其中在所述交替布置的第一區域和第二區域的不同區域中的所述寬度WpW2分別沿著所述第一側向方向從所述電晶體單元區域中的第一值逐步地變為所述邊緣端接區域中的第二值。
4.根據權利要求1所述的超結半導體器件，其中所述第二半導體區域中的每一個在所述邊緣端接區域中的所述寬度W2的範圍是在所述電晶體單元區域中的所述寬度W2的30%到90%之間。
5.根據權利要求1所述的超結半導體器件，其中所述內部區域包括本徵半導體材料、輕摻雜半導體材料、電介質材料和空隙中的一種或組合。
6.根據權利要求1所述的超結半導體器件，其中所述第一區域中的每一個是臺面區域，並且所述第二區域中的每一個包括溝槽和對所述溝槽的相對側壁進行加襯的所述第二半導體區域。
7.根據權利要求1所述的超結半導體器件，進一步包括在所述電晶體單元區域和所述邊緣端接區域之間的轉變區域，其中所述第二半導體區域在所述第二區域的不同區域中的深度d2沿著所述第一側向方向從所述電晶體單元區域向所述轉變區域中減小。
8.根據權利要求1所述的超結半導體器件，進一步包括溝道停止層結構，所述溝道停止層結構包括電耦合到場板的摻雜半導體區域，其中沿著所述第二側向方向從所述電晶體單元區域延伸通過所述邊緣端接區域的所述第二半導體區域與所述場板交疊。
9.一種超結半導體器件，包括: 超結結構，包括第一區域和第二區域，所述第一區域和所述第二區域沿著第一側向方向交替地布置並且沿著第二側向方向並行延伸；所述第一區域中的每一個包括第一導電類型的第一半導體區域；所述第二區域中的每一個沿著所述第一側向方向包括與所述第一導電類型相反的第二導電類型的、相對的第二半導體區域之間的內部區域；以及 溝道停止層結構，包括電耦合到場板的摻雜半導體區域，其中沿著所述第二側向方向從所述電晶體單元區域延伸通過所述邊緣端接區域的所述第二半導體區域與所述場板交疊。
10.根據權利要求9所述的超結半導體器件，其中所述摻雜半導體區域將第二晶片側處的電極電耦合到與所述第二晶片側相對的第一晶片側處的所述場板。
11.根據權利要求9所述的超結半導體器件，其中 所述第一半導體區域的第一個的寬度W1在電晶體單元區域中比在邊緣端接區域中更大，並且所述第二半導體區域的每一個的寬度W2在所述電晶體單元區域中比在所述邊緣端接區域中更大。
12.根據權利要求9所述的超結半導體器件，進一步包括在所述電晶體單元區域和所述邊緣端接區域之間的轉變區域，其中所述寬度W、W2分別沿著所述第二側向方向從所述電晶體單元區域中的第一值連續地變為所述邊緣端接區域中的第二值。
13.根據權利要求9所述的超結半導體器件，進一步包括在所述電晶體單元區域和所述邊緣端接區域之間的轉變區域，其中在交替布置的所述第一區域和所述第二區域的不同區域中的所述寬度WpW2分別沿著所述第一側向方向從所述電晶體單元區域中的第一值逐步地變為所述邊緣端接區域中的第二值。
14.根據權利要求9所述的超結半導體器件，進一步包括在所述電晶體單元區域和所述邊緣端接區域之間的轉變區域，其中所述第二半導體區域在所述第二區域的不同區域中的深度d2沿著所述第一側向方向從所述電晶體單元區域向所述轉變區域中減小。
15.一種超結半導體器件，包括: 超結結構，包括第一區域和第二區域，所述第一區域和所述第二區域沿著第一側向方向交替地布置並且沿著第二側向方向並行延伸；所述第一區域中的每一個包括第一導電類型的第一半導體區域；所述第二區域中的每一個沿著所述第一側向方向包括與所述第一導電類型相反的第二導電類型的、相對的第二半導體區域之間的內部區域；以及 在所述電晶體單元區域和所述邊緣端接區域之間的轉變區域，其中所述第二半導體區域在所述第二區域的不同區域中的深度d2沿著所述第一側向方向從所述電晶體單元區域向所述轉變區域中減小。
16.根據權利要求15所述的超結半導體器件，其中 所述第一半導體區域的第一個的寬度W1在電晶體單元區域中比在邊緣端接區域中更大，並且所述第二半導體區域的每一個的寬度W2在所述電晶體單元區域中比在所述邊緣端接區域中更大。
17.根據權利要求15所述的超結半導體器件，進一步包括: 在所述電晶體單元區域和所述邊緣端接區域之間的轉變區域，其中所述寬度Wl、W2分別沿著所述第二側向方向從所述電晶體單元區域中的第一值連續地變為所述邊緣端接區域中的第二值。
18.根據權利要求15所述的超結半導體器件，進一步包括: 在所述電晶體單元區域和所述邊緣端接區域之間的轉變區域，其中在交替布置的所述第一區域和所述第二區域的不同區域中的所述寬度^、W2分別沿著所述第一側向方向從所述電晶體單元區域中的第一值逐步地變為所述邊緣端接區域中的第二值。
19.根據權利要求15所述的超結半導體器件，進一步包括: 溝道停止層結構，包括電耦合到場板的摻雜半導體區域，其中沿著所述第二側向方向從所述電晶體單元區域延伸通過所述邊緣端接區域的所述第二半導體區域與所述場板交疊。
【文檔編號】H01L29/78GK104347715SQ201410370323
【公開日】2015年2月11日 申請日期:2014年7月30日 優先權日:2013年7月31日
【發明者】H·韋伯 申請人:英飛凌科技奧地利有限公司