一種低壓金屬柵互補金屬氧化物半導體及其製備方法
2023-06-04 09:33:36 2
專利名稱：一種低壓金屬柵互補金屬氧化物半導體及其製備方法
技術領域：
本發明涉及半導體製備工藝，特別涉及一種低壓金屬柵互補金屬氧化物半導體及其製備方法。
背景技術：
傳統工藝中，廣泛使用的I. 5V低壓金屬柵金屬氧化物半導體如圖I所示，當柵氧厚度為500埃以下時(例如，350埃)，晶片P型區域介質層的厚度和柵氧厚度一樣也是500埃以下(例如，350埃)；介質層過薄，經過後續金屬蝕刻工藝，介質層會被完全蝕刻乾淨，甚至會蝕刻到矽襯底，導致矽襯底表面損傷，使整個電路漏電。為解決上述問題，參閱圖2所示，目前通常採用的製備方法為在矽襯底上做完P型阱工藝，N型金屬氧化物半導體(簡稱NM0S)源漏工藝，P型金屬氧化物半導體(簡稱 PM0S)源漏工藝後，將矽襯底的晶片表面氧化層完全去除，用低壓汽相澱積設備(LPCVD)，對正矽酸乙酯(TEOS)進行熱分解，形成二氧化矽，從而在經過上述工藝後的矽襯底表面澱積一層200埃左右的氧化層，經過900度高溫緻密，作為最終的介質層。這樣，可以防止矽襯底表面在後續金屬蝕刻工藝中被損傷，從而導致整個電路漏電。然而，採用上述方法製備的低壓金屬柵金屬氧化物半導體，在澱積的介質層(二氧化矽)與矽襯底的晶片表面(矽)內有很多不飽和鍵及斷鍵，這樣，在晶片表面會造成固定電荷累積，從而導致對PMOS及NMOS性能起決定性作用的閾值電壓參數不穩定，即片內閾值電壓均勻性差，甚至會導致晶片因閾值電壓超出規範而報廢。實際應用中，根據長期生產統計，採用現有製備工藝流程生產的低壓金屬柵金屬氧化物半導體大約有I. 5%的報廢率。
發明內容
本發明實施例提供一種低壓金屬柵互補金屬氧化物半導體的製備方法，用以提高低壓金屬柵互補金屬氧化物半導體的產品質量，降低產品報廢率。本發明實施例提供一種方法包括—種低壓金屬柵互補金屬氧化物半導體的製備方法，包括採用金屬加工工藝製作N型矽襯底，並在所述N型矽襯底上形成P型阱區；採用N型金屬氧化物半導體NMOS源漏工藝在N型矽襯底的P型阱區上製作NMOS源區和漏區；以及採用P型金屬氧化物半導體PMOS源漏工藝在N型矽襯底的非P型阱區上形成NMOS源區和漏區的N型矽襯底上製作PMOS源區和漏區；在製作了 NMOS和PMOS的N型矽襯底的表面製作熱氧化層及介質層。一種低壓金屬柵互補金屬氧化物半導體，包括N型矽襯底，所述N型矽襯底上具有P型阱區；N型金屬氧化物半導體NMOS源區和漏區，設置在所述N型矽襯底的P型阱區；P型金屬氧化物半導體PMOS源區和漏區，設置在所述N型矽襯底的非P型阱區；熱氧化層，設置在所述N型矽襯底上，覆蓋所述NMOS源區和漏區，以及所述PMOS源區和漏區；介質層，設置在所述N型矽襯底上，覆蓋所述熱氧化層。本發明實例中，在製作低壓金屬柵互補金屬氧化物半導體的過程中，在沉積介質層之前，增加了一層起鋪墊作用的熱氧化層，由於熱氧化層的緩衝，有效減小了介質層與N型娃襯底的娃片表面的應力，降低了該娃片表面的電荷密度，有效提升了 N型娃襯底上製作的NMOS及PMOS閾值電壓的穩定性，從而提高了矽片的成品質量，進而顯著了降低了矽片報廢率。
圖I為現有技術下在低壓金屬柵互補金屬氧化物半導體製備工藝中獲得的第一娃片結構不意圖；圖2為現有技術下在低壓金屬柵互補金屬氧化物半導體製備工藝中獲得的第二 娃片結構不意圖；圖3為本發明實施例中低壓金屬柵互補金屬氧化物半導體製備流程圖；圖4為本發明實施例中在低壓金屬柵互補金屬氧化物半導體製備工藝中獲得的第一娃片結構不意圖；圖5為本發明實施例中在低壓金屬柵互補金屬氧化物半導體製備工藝中獲得的第二矽片結構示意圖；圖6為本發明實施例中在低壓金屬柵互補金屬氧化物半導體製備工藝中獲得的第三矽片結構示意圖；圖7為本發明實施例中在低壓金屬柵互補金屬氧化物半導體製備工藝中獲得的第四矽片結構示意圖。
具體實施例方式為了提高低壓金屬柵金屬氧化物半導體的成品質量，降低報廢率，本發明實施例中，在低壓金屬柵金屬氧化物半導體製造工藝中，在澱積介質層前增加一層熱氧化層，由於熱氧化層是晶片表面矽與氧氣在高溫下反應生成的二氧化矽，因此晶片表面矽與二氧化矽的結合鍵要好於澱積的氧化層，因而，固定電荷密度也小於澱積的氧化層，從而令PMOS及NMOS的閾值電壓穩定性明顯提高，片內均勻性也明顯改善，可以有效解決閾值電壓異常引起的產品報廢問題。下面結合附圖對本發明優選的實施方式進行詳細說明。參閱圖3所示，本發明實施例中，製備低壓金屬柵金屬氧化物半導體的詳細流程如下步驟I :在矽襯底表面進行N型磷離子注入，調節N型磷離子濃度，形成N型矽襯
。本發明實施例中，優選地，矽襯底採用的矽片(初始材料片)為摻雜磷的6寸N型晶向矽襯底片，電阻率規格為4-7ohm. Cm。步驟2 :在N型矽襯底的矽片表面採用熱反應生長氧化層，較佳的，氧化層的厚度為1500埃。
步驟3 :在N型矽襯底的指定位置形成P型阱區。步驟4 :將已沉積的氧化層去除後，在矽片表面採用熱反應生長犧牲氧化層，較佳的，犧牲氧化層的厚度為300埃。本實施例中，步驟1-4與傳統工藝相同。步驟5 :採用NMOS (N型金屬氧化物半導體)源漏工藝在經步驟1_4後的N型矽襯底的P型阱區上製作NMOS源區和漏區。本實施例中，步驟5的具體執行方式如下首先，採用光刻工藝使用NMOS掩膜板對N型矽襯底進行光刻，形成NMOS的源區和漏區，NMOS的源區和漏區的具體位置如圖4所示，其中，N+是在製作NMOS的源區和漏區時注入的材料，P+是隔離電極。其次，在NMOS源區和漏區中注入磷離子，此步驟中注入的磷離子未在圖4中標註。本實施例中，因後續步驟中增加了一步熱製程，NMOS會發生濃度變化，因此，NMOS中磷離子的注入劑量需要重新確定，較佳的，磷(P)離子的注入能量及劑量為50Kev，5E15ion/cm2，其中，劑量由優化實驗得到，可以採用的取值分別為4. OE15ion/cm2,
5.OE15ion/cm2或6. OE15ion/cm2,具體的劑量由NMOS摻雜阻值結果確定；最後，採用幹法加溼法去除光刻工藝中遺留的光刻膠。
具體為使用桶式刻蝕機，通入氧氣，利用產生的氧氣等離子體與光刻膠反應，進行幹法去膠20分鐘，之後將矽片放入120度硫酸槽內，30分鐘後將矽片表面光刻膠去除，衝水旋幹。步驟6 :採用PMOS (P型金屬氧化物半導體)源漏工藝在形成NMOS源區和漏區的N型矽襯底的非P型阱區上製作PMOS源區和漏區。本實施例中，步驟6的具體執行方式如下首先，採用光刻工藝使用PMOS掩膜板對N型矽襯底的非P型阱區的指定位置進行光刻，形成PMOS的源區和漏區，PMOS的源區和漏區的具體位置如圖4所示，其中，P+是在製作NMOS的源區和漏區時注入的材料，N+是隔離電極。其次，在PMOS源區和漏區中注入硼離子，此步驟中注入的硼離子未在圖4中標註。本實施例中，因增加了一步熱製程，PMOS會發生濃度變化，因此，PMOS中硼離子的注入劑量需要重新確定，較佳的，硼離子(B+)的注入能量及劑量為30KeV，1.2E14ion/cm2，其中，劑量由優化實驗得到，可以採用的取值分別為4. 0E15ion/cm2、5. OE15ion/cm2或
6.0E15ion/cm2，具體的劑量由PMOS摻雜阻值結果確定。最後，採用幹法加溼法去除光刻工藝中遺留的光刻膠。具體為使用桶式刻蝕機，通入氧氣，利用產生的氧氣等離子體與光刻膠反應，進行幹法去膠20分鐘，之後將矽片放入120度硫酸槽內，30分鐘後將矽片表面光刻膠去除，衝水旋幹。進一步地，在去除光刻膠後，還需要去除N型矽襯底的矽片表面上遺留的犧牲氧化層。具體為將矽片放入緩衝氧化矽蝕刻液(BOE)中600秒左右，矽片表面的氧化層被蝕刻乾淨。步驟7 :在製作了 NMOS和PMOS的N型矽襯底的表面製作熱氧化層及介質層。
本實施例中，步驟7的具體執行方式為首先，在製作了 NMOS和PMOS的N型矽襯底表面，即矽片表面生長作為墊層的熱氧化層，也稱為PAD Oxide。具體為，將矽片清洗後，將矽片置於氮氣氛圍的臥式石英爐管裡，溫度升至900度，通入氧氣和二氯乙烯(o2+dce)，在矽片表面發生幹氧反應，反應式如下Si (s) +O2 (g) — SiO2 (S)(俗稱幹氧);參閱圖5所示，50分鐘後，在P離子摻雜區沉積約200埃左右(僅為舉例)的氧化層，在N離子摻雜區沉積約500埃左右(僅為舉例)氧化層，這是由於N離子摻雜區的矽片表面氧化層沉積速率快，然後在氮氣氛圍下降溫出爐，在此過程中，矽片在步驟5，步驟6中經離子注入時損傷的晶格得到恢復。其次，在沉積的熱氧化層表面澱積氧化層。 具體為使用低壓化學汽相設備，通入TEOS (正矽酸乙酯)分解生成二氧化矽，反應溫度650度至750度，反應壓力200mtoor至ltoor，反應時間200分鐘，在N型矽襯底的矽片表面澱積氧化層，反應式如下Si (0C2H5) 4 (g) — Si02 (s) + 反應副產物(g)參閱圖5所示，此時，N型矽襯底的矽片表面的P離子摻雜區有2200埃左右的氧化層，而N尚子慘雜區有2500埃左右的氧化層。最後，將澱積的氧化層進行緻密，形成介質層。具體為將矽片置於氮氣氛圍的臥式石英爐管裡，溫度升至900度，較佳的，通入氮氣30分鐘，在高溫下澱積的氧化層結構變的緻密從而形成介質層，此時，緩衝氧化矽蝕刻液(BOE)蝕刻速率由緻密前每分鐘5000埃左右，變為緻密後每分鐘1800埃左右。本發明實例中，增加熱氧化層的介質層，由於熱氧化層的緩衝，有效減小了介質層與矽片表面的應力，並降低矽片表面的電荷密度，可以有效提升了 NMOS及PMOS閾值電壓的穩定性，提高了矽片的成品質量，進而顯著了降低了矽片報廢率。經過上述實施例，可以在沉積了熱氧化層和介質層的N型矽襯底的矽片表面的指定位置進行柵孔製作。參閱圖6和圖7所示，具體為首先，按照光刻工藝在沉積了介質層的N型矽襯底的矽片表面分布柵孔掩模板。其次，採用溼法進行柵孔蝕刻。其中，將光刻後的矽片放入緩衝氧化矽蝕刻液中120秒左右(僅為舉例)，柵孔區域及N離子摻雜區域的介質層和熱氧化層被蝕刻乾淨，此蝕刻時間由熱氧化層BOE (緩衝氧化矽蝕刻液)的蝕刻速率每分鐘880埃，及澱積的氧化層的蝕刻速率每分鐘1800埃，在增加一定量的過蝕刻時間後計算得到；傳統工藝因只有澱積氧化層形成的介質層，蝕刻時間較佳的為90秒。最後，米用溼法去除光刻工藝中沉積的光刻膠；較佳的，將娃片放入120度硫酸槽內，30分鐘後將矽片表面光刻膠去除，衝水旋幹，接著，進行柵氧化，即在柵孔內沉積柵氧化層，簡稱柵氧。較佳的，柵氧的製作過程為將矽片置於氮氣氛圍的臥式石英爐管裡，溫度升至900度，通入同步驟7相同的氣體〔氧氣和二氯乙烯(02+DCE)〕20分鐘，在矽片上柵孔上方蝕刻淨的區域生長350埃氧化層，然後通氮氣30分鐘，降溫出爐，最後，閾值調整及退火；具體與傳統工藝相同；如，參閱圖7所示，在沉積柵氧的過程中，N型矽襯底的矽片表面上的N離子摻雜區域上也會生長出一層氧化層，但僅有柵孔上方的氧化層被稱為柵氧。基於上述實施例，在製作完柵孔後，還可以在製作了柵孔的N型矽襯底的矽片表面進行接觸孔製作。參閱圖7所示，具體為首先，按照光刻工藝在製作了柵孔的N型矽襯底的矽片表面分布接觸孔掩模板。其次，採用溼法進行接觸孔蝕刻。其中，將光刻後的矽片放入緩衝氧化矽蝕刻液中160秒左右，接觸孔區域的氧化層(包括生長柵氧過程中沉積的氧化層和之前生長的熱氧化層及介質層)被蝕刻乾淨，此蝕刻時間同樣由熱氧化層BOE (緩衝氧化矽蝕刻液)的蝕刻速率每分鐘880埃，及澱積的介質層的蝕刻速率每分鐘1800埃，在增加一定量的過蝕刻時間後計算得到。
最後，採用溼法去除光刻工藝中沉積的光刻膠人；較佳的，將矽片放入120度硫酸槽內，30分鐘後將娃片表面的光刻膠去除,衝水旋幹。基於上述實施例可以採用傳統工藝在矽片上進行鋁布線及護層製作，以進一步完善低壓金屬柵金屬氧化物半導體的製作。基於上述實施例，參閱圖5所示，本發明實施例，採用新設計的工藝流程生產了一種低壓金屬柵互補金屬氧化物半導體，包括N型矽襯底，在N型矽襯底上具有P型阱區；NMOS源區和漏區，設置在N型矽襯底的P型阱區；PMOS源區和漏區，設置在N型矽襯底的非P型阱區；熱氧化層，設置在N型矽襯底上，覆蓋NMOS源區和漏區，以及PMOS源區和漏區；介質層，設置在N型矽襯底上，覆蓋熱氧化層。相較於現有技術，本發明實例中，在製作低壓金屬柵互補金屬氧化物半導體的過程中，在沉積介質層之前，增加了一層起鋪墊作用的熱氧化層，由於熱氧化層的緩衝，有效減小了介質層與N型娃襯底的娃片表面的應力，降低了該娃片表面的電荷密度，有效提升了 N型矽襯底上製作的NMOS及PMOS閾值電壓的穩定性，從而提高了矽片的成品質量，進而顯著了降低了矽片報廢率。進一步地，如圖7所示，在上述低壓金屬柵互補金屬氧化物半導體上，還包括柵孔，設置在N型矽襯底上，去除熱氧化層和介質層的NMOS源區和漏區的非N離子摻雜區域，以及去除熱氧化層和介質層的PMOS源區和漏區的非P離子摻雜區域。進一步包括接觸孔，設置在N型矽襯底上，去除熱氧化層和介質層的NMOS源區和漏區的N離子摻雜區域，以及去除熱氧化層和介質層的PMOS源區和漏區的P離子摻雜區域。顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和範圍。這樣，倘若本發明的這些修改和變型屬於本發明權利要求及其等同技術的範圍之內，則本發明也意圖包含這些改動和變型在內。
權利要求
1.一種低壓金屬柵互補金屬氧化物半導體的製備方法，其特徵在於，包括 採用金屬加工工藝製作N型矽襯底，並在所述N型矽襯底上形成P型阱區； 採用N型金屬氧化物半導體NMOS源漏工藝在N型矽襯底的P型阱區上製作NMOS源區和漏區；以及採用P型金屬氧化物半導體PMOS源漏工藝在N型矽襯底的非P型阱區上形成NMOS源區和漏區的N型矽襯底上製作PMOS源區和漏區； 在製作了 NMOS和PMOS的N型矽襯底的表面製作熱氧化層及介質層。
2.如權利要求I所述的方法，其特徵在於，採用N型金屬氧化物半導體NMOS源漏工藝在N型矽襯底上製作NMOS源區和漏區，包括 採用光刻工藝使用NMOS掩膜板對N型矽襯底進行光刻，形成NMOS的源區和漏區 在NMOS源區和漏區中注入磷離子； 採用幹法加溼法去除光刻工藝中遺留的光刻膠。
3.如權利要求2所述的方法，其特徵在於，在NMOS源區和漏區中注入的磷離子的劑量為-A. 0E15ion/cm2、5. OE15ion/cm2 或 6. 0E15ion/cm2。
4.如權利要求I所述的方法，其特徵在於，採用P型金屬氧化物半導體PMOS源漏工藝在N型矽襯底上製作NMOS源區和漏區，包括 採用光刻工藝使用PMOS掩膜板對N型矽襯底進行光刻，形成PMOS的源區和漏區； 在PMOS源區和漏區中注入硼離子； 採用幹法加溼法去除光刻工藝中遺留的光刻膠。
5.如權利要求2所述的方法，其特徵在於，在PMOS源區和漏區中注入的硼離子的劑量為 4. 0E15ion/cm2、5. OE15ion/cm2 或 6. 0E15ion/cm2。
6.如權利要求1-5任一項所述的方法，其特徵在於，在製作了NMOS和PMOS的N型矽襯底的表面製作熱氧化層及介質層，包括 在製作了匪OS和PMOS的N型矽襯底表面，生長作為墊層的熱氧化層； 在沉積的熱氧化層表面澱積氧化層，並對澱積的氧化層進行緻密形成介質層。
7.如權利要求6所述的方法，其特徵在於，在製作了NMOS和PMOS的N型矽襯底表面，生長作為墊層的熱氧化層，包括 將製作了 NMOS和PMOS的N型矽襯底清洗後，置於氮氣氛圍的爐管裡，溫度升至900度，通入氧氣和二氯乙烯，在所述N型矽襯底表面發生幹氧反應，生長為所述熱氧化層。
8.如權利要求6所述的方法，其特徵在於，製作所述熱氧化層及介質層後，在沉積了熱氧化層和介質層的N型矽襯底上採用光刻工藝進行柵孔製作。
9.如權利要求8所述的方法，其特徵在於，進行柵孔製作後，在製作了柵孔的N型矽襯底上採用光刻工藝進行接觸孔製作。
10.一種低壓金屬柵互補金屬氧化物半導體，其特徵在於，包括 N型矽襯底，所述N型矽襯底上具有P型阱區； N型金屬氧化物半導體NMOS源區和漏區，設置在所述N型矽襯底的P型阱區； P型金屬氧化物半導體PMOS源區和漏區，設置在所述N型矽襯底的非P型阱區； 熱氧化層，設置在所述N型矽襯底上，覆蓋所述NMOS源區和漏區，以及所述PMOS源區和漏區； 介質層，設置在所述N型矽襯底上，覆蓋所述熱氧化層。
11.如權利要求10所述的半導體，其特徵在於，還包括柵孔，設置在所述N型矽襯底上，去除所述熱氧化層和介質層的NMOS源區和漏區的非N離子摻雜區域，以及去除所述熱氧化層和介質層的PMOS源區和漏區的非P離子摻雜區域。
12.如權利要求10或11所述的半導體，其特徵在於，還包括接觸孔，設置在所述N型矽襯底上，去除所述熱氧化層和介質層的NMOS源區和漏區的N離子摻雜區域，以及去除所述熱氧化層和介質層的PMOS源區和漏區的P離子摻雜區域。
全文摘要
本發明涉及半導體製備工藝，提供一種低壓金屬柵互補金屬氧化物半導體及其製備方法，用以提高低壓金屬柵互補金屬氧化物半導體的產品質量，降低產品報廢率。該方法為在製作低壓金屬柵互補金屬氧化物半導體的過程中，在沉積介質層之前，增加了一層起鋪墊作用的熱氧化層，由於熱氧化層的緩衝，有效減小了介質層與N型矽襯底的矽片表面的應力，降低了該矽片表面的電荷密度，有效提升了N型矽襯底上製作的NMOS及PMOS閾值電壓的穩定性，從而提高了矽片的成品質量，進而顯著了降低了矽片報廢率。
文檔編號H01L21/314GK102832172SQ201110164780
公開日2012年12月19日 申請日期2011年6月17日 優先權日2011年6月17日
發明者李如東 申請人:北大方正集團有限公司, 深圳方正微電子有限公司